「bits」に関連した英語例文の一覧と使い方(117ページ目) - Weblio英語例文検索

Specific pattern detecting means 4 and 8 monitor whether data outputted from a compressor 3 and a read buffer 2 match the specific pattern and when they match the specific pattern, specific bit inserting means 5 and 9 insert specific bits showing that the pattern is not the specific pattern having special meaning under the control of the control circuit 1.例文帳に追加

特定パターン検出手段４，８は、圧縮器３，リード・バッファ２から出力されるデータが特定パターンに一致するどうかを監視し、一致する場合には、制御回路１からの制御により、特定ビット挿入手段５，９は、これが特別な意味を持つ特定パターンでないことを示す特定ビットを挿入する。 - 特許庁

A turbo coding device includes a deinterleave generator 2 for calculating two consecutive deinterleave positions by only executing addition/subtraction processing and comparison calculation processing and a memory IF3 for generating an interleave sequence of turbo codes which disposes by disposing a plurality of information bits in a deinterleave position calculated by the deinterleave generator 2.例文帳に追加

連続する２つの逆インタリーブ位置を加減算処理と比較計算処理を実施するだけで算出する逆インタリーブ生成器２と、逆インタリーブ生成器２により算出された逆インタリーブ位置に複数の情報ビットを配置してターボ符号のインタリーブ系列を生成するメモリＩＦ３とを設ける。 - 特許庁

The code generating amount controller is provided with a code generating amount control device 101 that receives an alpha value 113 and assigns small bits relatively to an image with higher transparency as quantization characteristic designation information 115 given to a quantizer 105 in response to the alpha value 113 by increasing/decreasing a quantization step size, for example.例文帳に追加

アルファ値１１３を入力する符号発生量制御器１０１を設け、このアルファ値１１３に応じて、量子化器１０５に与える量子化特性指定情報１１５として、例えば量子化ステップサイズの値を増減することで、透明度の高い画像に対しては相対的に少ないビットを割り当てるようにした。 - 特許庁

The method comprises irradiating the disk surface of the information recording medium with an electromagnetic wave of a high frequency and heating and destroying the recording bits and reflection layer formed on the recording layer recorded with information and a substrate by the electromagnetic wave utilizing the reflection layer which is a metallic film forming the information recording medium.例文帳に追加

情報記録媒体のディスク面に向かって高周波数の電磁波を照射し、情報記録媒体を構成する金属膜である反射層を利用して情報が記録されている記録層及び基板上に形成されている記録ピット及び反射層を電磁波で加熱破壊ように構成した。 - 特許庁

A semiconductor device comprises an amplification portion, a bias control circuit which generates a bias voltage applied to an input signal to the amplification portion, an A-D conversion circuit for A-D converting the output of the amplifier by the prescribed number of bits and a control circuit which outputs a control signal to the bias control circuit.例文帳に追加

増幅部と、前記増幅部の入力信号に印加するバイアス電圧を生成するバイアス制御回路と、前記増幅部の出力を所定のビット数でＡＤ変換するＡＤ変換回路と、前記バイアス制御回路に制御信号を出力する制御回路とを具備する半導体装置を構成する。 - 特許庁

Pseudo half-tone gradations are given corresponding to the decimal place data generated by processing a signal of n-bits as a result of a time-spatial integration of the lighted dot pattern by changing over the turned-on dot pattern of a different turned-on dot density at a display unit cycle.例文帳に追加

ｎビットの信号を処理することによりに発生する小数点以下のデータに対応して、点灯ドット密度の異なる点灯ドットパターンを表示単位周期で切り換えることにより、上記点灯ドットパターンの時空間的な積分結果として、上記小数点以下のデータに対応する擬似的な中間階調を与える。 - 特許庁

The method for scrambling address data includes; a step in which external address data inputted from a flash controller 2000 is converted to internal address data which operates in a flash memory device 1000; and a step in which a present data accessing operation relating to the address data is neglected when address bits in the external address data have specific scramble values.例文帳に追加

フラッシュ制御器２０００から入力された外部アドレスデータを、フラッシュメモリ装置１０００で動作する内部アドレスデータに変換するステップと、前記外部アドレスデータ内のアドレスビットが特定のスクランブル値を有するとき、前記外部アドレスデータと関連した現在のデータアクセス動作を無視するステップとを含む。 - 特許庁

An encrypting device expresses designated time data as a bit train, designates a plurality of IDs comprising a bit train where several bits are connected from the most significant bit, and reads a cryptographic key outputted from the time device and the plurality of IDs, thus encrypting the same plaintext and outputting a plurality of cryptograms.例文帳に追加

暗号化装置は、指定時刻データをビット列として表現したもので、上から数ビット連結してできるビット列で構成される複数のＩＤを指定し、前記タイム装置から出力された暗号鍵及び前記複数のＩＤを読み込んで同一平文を暗号化して複数の暗号文を出力する。 - 特許庁

The processor determines that the whole bits of one subword are the same value using the output of an ALU 18 as an input, assigns a register entry in the register file respectively concerning other subwords after excluding the subwords with the same value, and holds data, which indicates granting the same value, concerning the subwords having the same value.例文帳に追加

プロセッサは、ＡＬＵ１８の出力を入力として、いずれかのサブワードの全てのビットが同一値であることを判断し、同一値であるサブワードを除き、他のサブワードについて、それぞれ、レジスタファイル中のレジスタエントリを割り当て、同一値であるサブワードについて、同一値を与えることを示すデータを保持する。 - 特許庁

The PPCM sink information includes the number of samples per packet (40, 80, or 160, depending on the sampling frequency), a data rate ['0', when it is VBR(variable bit rate): an identifier showing that data in the sub-packet are compressed data], sampling frequency and the number of quantizing bits, channel allocating information, and the like.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

The antialiasing circuit 250 extracts a plurality of image blocks including 16 or 4 pixels from inputted image data and outputs a bit string of 32 bits expressing a pixel value with each the image block as one pixel based on a pixel value of the pixel included in each the extracted image block.例文帳に追加

アンチエイリアス回路２５０は、入力された画像データから１６個又は４個の画素を含む複数の画像ブロックを抽出して、抽出した各々の画像ブロックに含まれる画素の画素値に基づいて、各々の画像ブロックを１画素としたときの画素値を表す３２ビットのビット列を出力する。 - 特許庁

The 2nd digital information is recorded on the disk-like recording medium by wobbling a pit sequence recorded as a 1st signal so that a plurality of bits constituting the 2nd digital information are allocated in unit sections of one and the same synchronizing signal included in the 1st signal.例文帳に追加

ディスク状記録媒体に対して第１の信号として記録されるピット列をウォブルさせることにより記録される第２のデジタル情報について、上記第１の信号中に含まれる同一の同期信号の単位区間内に、第２のデジタル情報を構成する複数のビットを割り振るようにして記録する。 - 特許庁

When the consecutive six bits of dominant of the communication received from the process input/output parts 6-8 appears equal to or more than setting number of times in a setting time period, a communication line connecting between the first and second transceivers and transmitting the communication from the process input/output part 6 to the process control controller 1 is disconnected.例文帳に追加

プロセス入出力部６〜８から受信した通信のドミナントが、設定時間内に設定回数以上、６ビット連続した場合には、第１のトランシーバと第２のトランシーバを接続してプロセス入出力部６からプロセス制御コントローラ１への通信を伝送している通信回線を切断する。 - 特許庁

A practical tone number is increased by expanding (n)-bit input image data by α bits by an original data bit expanding unit (5) and smoothing a gradation increased by the bit expansion (6) by a linear (m)-order ε filter unit by using an (m)-order linear horizontal ε filter for (n+α)-bit original data.例文帳に追加

原データビット拡張部によりｎビットの入力画像データをαビット分ビット拡張し（５）、一次元ｍ次εフィルタ部によりｎ＋αビットの原データに対してｍ次の一次元水平εフィルタを用いてビット拡張により増えた階調を平滑化する（６）ことで、実効的な階調数を増やす。 - 特許庁

In this case, the data transmission section 12 transmits transmission data in n-bits to a data reception section 22 via data lines D1 to Dn synchronously with the received transfer clock, and the data reception section 22 receives the n-bit received data sent from the data transmission section 12 synchronously with a delayed transfer clock outputted from a transfer clock delay section 23.例文帳に追加

このとき、データ送信部１２は送信された転送クロックに同期してｎビットの送信データをデータ線Ｄ１〜Ｄｎを介してデータ受信部２２へ送信し、データ受信部２２は送信されたｎビットの受信データを転送クロック遅延部２３から出力される遅延転送クロックに同期して受信する。 - 特許庁

Binary data are formed with a frequency modulation signal in which two kinds of a high frequency signal and a low frequency signal are combined and data equivalent to one character are formed by the number of prescribed bits and a parity bit and binary data are demudulated by detecting the presence or absence of a peak point in a fixed time interval from the reproduced signal waveforms of a recorded data signal.例文帳に追加

高低２種の周波数信号を組み合わせた周波数変調信号で２値データを形成し、その所定ビット数とパリティビットにより１文字分のデータを形成し、記録データ信号の再生信号波形より一定の時間間隔内でのピーク点の有無を検出して２値データを復調する。 - 特許庁

Monitoring a clock pulse from a conversion operation clock 10 by a monitor circuit allows a clock monitor circuit 7 to monitor number of bits confirmed by the successive approximation register 11 and the successive approximation type analog/digital converter is provided with a setting value storage register 17 to set a plurality of resolution setting values in order to allow the analog/digital converter to cope with each resolution requirement.例文帳に追加

監視回路が変換動作クロック１０のクロック・パルスを監視することで、クロック監視回路７は逐次比較レジスタ１１で確定しているビット数を監視し、また、個々に要求される分解能に対応するため、複数の分解能設定値を設定するための設定値格納レジスタ１７を備えている。 - 特許庁

Components easily procured can be used for cell transmission between sub systems, boards or components, and dimensioning and connection data tables required for a processing unit can be decreased through in-band control using the D-bits released after revision of a connection identifier range to preserve an ATM cell header size as a whole.例文帳に追加

接続識別子範囲を変更後に解放されたＤビットを使用し、全体としてＡＴＭセルヘッダサイズを保存する帯域内制御により、サブシステム、ボードまたはコンポーネント間のセル伝送に調達容易なコンポーネントを使うことができる、ほか、処理ユニットに必要なディメンショニングと接続データテーブルを低減させる。 - 特許庁

A prescribed image area is designated on the basis of the object information corresponding to the image drawing object that is expanded, after bits of image data in the prescribed image area are shifted up, the prescribed image area of the image drawing object that is expanded and the other image area are encoded at different compression rates.例文帳に追加

この描画展開された描画オブジェクトに対応するオブジェクト情報に基づいて所定画像領域を指定し、その所定画像領域の画像データのビットをシフトアップした後、その描画展開された描画オブジェクトの所定画像領域とそれ以外の画像領域とを異なる圧縮率で符号化する。 - 特許庁

At this time, headers indicating that the head of the additional information appears are embedded in the least significant digit bits in time series, the additional information is embedded in time series successively to the heads, and further check data for checking the adequacy of the additional information are embedded in time series successively to the additional information.例文帳に追加

このとき、付加情報の先頭が出現することを示すためのヘッダを前記最下位ビットに時系列で埋め込み、そのヘッダに続けて前記付加情報を時系列で埋め込み、さらに、付加情報のあとに続けて当該付加情報の正当性をチェック可能なチェック用データを時系列で埋め込む。 - 特許庁

A monitor side microcomputer 107 of the display that has received the transmission-enabled signal sets the number of bits of the image signals to be received via the ports 105, 106 on the 1st and 2nd monitors, and sends via the HPD line a receiving-enabled signal representing that the divided image signals can be received.例文帳に追加

送信可能信号を受け取ったディスプレイのモニタ側マイコン１０７は、第１および第２モニタ側ポート１０５，１０６を介して受信する画像信号のビット数を設定して、分割された画像信号を受信可能であることを示す受信可能信号を、ＨＰＤラインを介して送出する。 - 特許庁

This device is a semiconductor integrated circuit device in which a ROM circuit 1 and a control circuit 68 controlling data access for the ROM circuit, when data access by continuous addresses is performed, address signals of a plurality of bits in which only values of one bit are varied successively are outputted.例文帳に追加

ＲＯＭ回路１と、ＲＯＭ回路に対するデータアクセスを制御する制御回路６８とが内蔵された半導体集積回路装置であって、制御回路は、ＲＯＭ回路に対して、連続アドレスによるデータアクセスを行なう際に、１ビットのみ値が順次変化する複数ビットのアドレス信号を出力する。 - 特許庁

The lookup table 30 divides the 125 lattice point coordinates into 8 sets according to the fact whether the value expressed by 2 significant bits of input data RGB is odd or even, and 8 RAMs are provided in correspondence with the 8 sets of lattice point coordinates in order to store the output data at the continuous addresses of each RAM.例文帳に追加

ルックアップテーブル３０は、前記入力データＲＧＢの上位２ビットで表される値が奇数であるか偶数であるかによって前記１２５個の格子点座標を８組に分け、該８組に対応して８個のＲＡＭを設け、該各ＲＡＭの連続するアドレスに前記出力データを格納する。 - 特許庁

A horizontal adjacent data change reduction part 17 transmits polarity signals which have less bits changing from the last internal video data ID between an inverted signal of the operation results and a polarity signal showing a negative polarity, and a signal representing the operation results itself and a polarity signal indicating a positive polarity as current internal video data ID.例文帳に追加

水平隣接データ変化削減部１７は、演算結果の反転信号および負極性を示す極性信号と、演算結果自体を示す信号および正極性を示す極性信号とのうち、前回の内部映像データＩＤから変化するビットの少ない方を、今回の内部映像データＩＤとして送信する。 - 特許庁

The digital signal of plural bits outputted from an internal circuit is inputted via an internal bus to one of D/A converters 28-34 by a multi- level interface provided n a microcomputer 2, and the digital signal is converted to an analog multi-level signal and outputted to the connected semiconductor integrated circuit device.例文帳に追加

マイクロコンピュータ２に設けられた多値インタフェースが、内部回路から出力された複数ビットのデジタル信号を、内部バスを介してＤ／Ａ変換器２８〜３４のいずれかに入力され、そのデジタル信号をアナログの多値信号に変換して接続された半導体集積回路装置に出力する。 - 特許庁

To reduce the power consumption required for precharging the bit line by dividing the word line by one bit or a plurality of bits to provide the local word lines, providing a sense amplifier to each block divided and the shortening the activation time of local word lines by non-activating the local word lines for each block based on the sense end signal.例文帳に追加

ワード線を１または複数ビット単位に分割してローカルワード線とし、分割したブロック毎にセンスアンプを設け、センス終了信号に基づいてブロック毎にローカルワード線を非活性化することで、ローカルワード線の活性化時間を短縮し、これによりビット線プリチャージに要する消費電力を低減する。 - 特許庁

This structure of an underground heat utilization method, includes a mechanism capable of burying the plurality of U-tubes PU simultaneously in the ground in a short time by simultaneously performing digging by bits while continuously injecting the water jet cutter water, and improving heat collecting effect of the U-tubes PU by performing back-filling with cement milk.例文帳に追加

複数のＵチューブＰＵを同時に地盤へ、ウオータージェットカッター水を連続的に噴射しつつ同時にビットによる掘削ができ、埋め戻しはセメントミルクによりＵチューブＰＵの集熱効果向上が図れる、短期間で埋設施工が可能な優れた機構を含む地中熱利用方法の構造。 - 特許庁

To provide a wireless communication system in which, in the case where a common search area overlaps a mobile station apparatus specific search area and the numbers of bits of DCI formats transmitted in the common search area and the mobile station apparatus specific search area are equal, a mobile station apparatus is allowed to identify the kind of the DCI format.例文帳に追加

共通探索領域と移動局装置固有探索領域が重複し、共通探索領域と移動局装置固有探索領域それぞれで送信されるＤＣＩフォーマットのビット数が同じ場合に、移動局装置がＤＣＩフォーマットの種類を識別することができる無線通信システムを提供する。 - 特許庁

An instruction fetch part (FTC) for discriminating whether an instruction code is a prefix code or another instruction code and outputting the discrimination result and an instruction code of 16 bits is adopted, and decoders (BDYDEC1, BEYDEC2) for decoding the instruction code based on the discrimination result and decoders (PRFDEC1, PRFDEC2) for decoding a prefix code are separately arranged.例文帳に追加

命令コードに対して、プレフィックスコードか、それ以外の命令コードかを判定し、その判定結果と前記１６ビットの命令コードとを出力する命令フェッチ部（ＦＴＣ）を採用すると共に、その判別結果に基づいて命令コードデコードするデコーダ（ＢＤＹＤＥＣ１，ＢＤＹＤＥＣ２）とプレフィックスコードをデコードするデコーダ（ＰＲＦＤＥＣ１，ＰＲＦＤＥＣ２）とを別々に配置する。 - 特許庁

CPU 25, ROM 26 and RAM 27 preset an initial value of random number using the serial number of the stamp making device 3, then generate a random number based on the initial value of the random number, and transforms the bit data by modifying some of the bits of bit data representing the imprint image according to the types of transformation corresponding with the random numbers.例文帳に追加

ＣＰＵ２５、ＲＯＭ２６、ＲＡＭ２７がスタンプ作成装置３の製造番号を用いて乱数初期値を設定し、前記乱数初期値から乱数を生成し、前記乱数に対応する変形種類に基づき印影画像を表すビットデータの一部ビットを変更することによりビットデータを変形する。 - 特許庁

The newly created symbol constellation may be stored in a storage medium, such as volatile or non-volatile storage, or also immediately used for data transmission by mapping bits of data to the symbol constellation and by transmitting the mapped data to a receiver of a frequency domain parallel modulation system.例文帳に追加

新しく作成されたシンボル配置は、記憶媒体、例えば、揮発性又は不揮発性記憶装置の中に記憶されるか、データのビットをシンボル配置にマッピングし、マッピングされたデータを周波数領域並列変調システムの受信機に送信することによって、データ送信のために即時に使用されてもよい。 - 特許庁

A transmitter 10 includes: MFSK sections 12-1 to 12-n_T for performing frequency shift keying on data bits 11-1 to 11-n_T; zero inserting sections 13-1 to 13-n_T for performing zero insertion as guard interval on a frequency-shift keyed signal after the frequency shift keying; and transmission antennas Tx.1 to Tx.n_T.例文帳に追加

送信機１０は、データビット１１−１〜１１−ｎ_Ｔに対して周波数偏移変調を行うＭＦＳＫ変調部１２−１〜１２−ｎ_Ｔ、周波数偏移変調後の信号に対してガードインターバルとしてゼロ挿入を行うゼロ挿入部１３−１〜１３−ｎ_Ｔ、送信アンテナＴｘ．１〜Ｔｘ．ｎ_Ｔを備える。 - 特許庁

Further, this refresh control circuit 31 generates a refresh address to supply to the memory macro 1c of the maximum capacity, and also has a refresh address generator to supply the higher bits of the refresh address to other memory macros 1a having smaller capacities as the refresh address.例文帳に追加

さらに、リフレッシュ制御回路３１は、最も大きな容量のメモリマクロ１ｃに対するリフレッシュアドレスを生成してメモリマクロ１ｃに対して供給するとともに、リフレッシュアドレスのうち上位の所定ビットを、容量規模の小さい他のメモリマクロ１ａ等に対するリフレッシュアドレスとして供給するリフレッシュアドレス生成回路を備える。 - 特許庁

The slave device measures the pulse width of the strobe signal STB, detects whether the slave address according to the pulse width and its own slave address accord, and decides the data of a prescribed number of bits taken in by a serial data signal SDATA and a synchronous clock signal SCK when according.例文帳に追加

スレーブ装置では、ストローブ信号ＳＴＢのパルス幅を測定するとともに、そのパルス幅に応じたスレーブアドレスと自身のスレーブアドレスとが一致するか否かを検知し、一致する時に、シリアルデータ信号ＳＤＡＴＡおよび同期クロック信号ＳＣＫによって取り込んだ所定ビット数のデータを確定する。 - 特許庁

A MIMO wireless system comprises: a parser that parses a bitstream into multiple spatial data streams; and multiple interleavers corresponding to the multiple spatial data streams, where each interleaver interleaves the bits in the corresponding spatial data stream by performing frequency rotation after an interleaving operation, to increase diversity of the wireless system.例文帳に追加

ＭＩＭＯ無線システムは、ビットストリームを多数の空間データストリームにパスするパーザと多数の空間データストリームに対応する多数のインターリーバを含み、ここでそれぞれのインターリーバは無線システムのダイバーシティ増加のため、インターリビング動作後、周波数ローテーションをすることによって対応する空間データストリーム上のビットをインターリーブする。 - 特許庁

An optical sensor 12 measuring the illuminance of external light is mounted on the array substrate 2 as well as a filtering means (an adding circuit 75 and a circuit 76 outputting high-order bits) filtering a signal output from the optical sensor 12 and a processing circuit (an external LSI 10) processing the signal output from the optical sensor 12 are also provided.例文帳に追加

アレイ基板２上に外光照度を計測する光センサ１２が設置されるとともに、光センサ１２から出力される信号をフィルタリングするフィルタリング手段（加算回路７５及び上位ビットを出力する回路７６）及び光センサ１２から出力される信号を処理する処理回路（外部ＬＳＩ１０）を備える。 - 特許庁

The bus interface 124 has a data input/output section 128 for inputting/outputting data, a pre-rooter 129 shuffling the connection state of the data bus when inputting/outputting the data, and a bus switch 130 shuffling the connection state of the data bus for unit of a predetermined number of bits.例文帳に追加

このバスインターフェイス１２４は、データの入出力を行うデータ入出力部１２８と、データの入出力の際に、データバスの接続状況の入れ換えを行うプリルーター１２９と、所定のビット数の単位で前記データバスの接続状況の入れ換えを行うバススイッチ１３０と、を有するようにしてある。 - 特許庁

Data of one pixel is converted into multilevel image data with the small number of gradations as approximately 2 to 4 bits for each color depending on a printing ability of the printer for every color by multilevel dither processing by the pseudo gradation processing part 24.例文帳に追加

そしてこの算出した値に最も近い値を多値ディザマトリクスの出力特性の曲線上から得てこのときのＯＮドット数に換算し、閾値優先順位表からＯＮ画素分の抽出を行い、ＯＮさせるドット数に応じて全閾値プレーン間の優先順位の小さい順に多値ディザの閾値を割り当てる。 - 特許庁

When a transmitting terminal 1 divides a file into packets and transmits them to a receiving terminal 2 through a one-way transmission line 3, an attribute information generation unit 12 generates attribute information containing data for specifying the number of bits of a block number BN field and a sequence number Sn field in the header information.例文帳に追加

送信端末１が、ファイルをパケットに分割して一方向伝送路３を介して受信端末２へ送信する際に、属性情報生成部１２は、ヘッダ情報内におけるブロック番号ＢＮフィールド及びシーケンス番号ＳＮフィールドのビット数を特定するためのデータを含む属性情報を生成する。 - 特許庁

The reference fail bit verification circuit is provided with a fail bit counter which counts detection of the prescribed fail bits to generate a first counting signal and a second counting signal, and a bit verification block which generates a reference bit verification signal that is activated in response to transition of the first counting signal and the second counting signal.例文帳に追加

基準フェイルビット確認回路は、所定のフェイルビットの検出をカウンティングして第１カウンティング信号及び第２カウンティング信号を発生するフェイルビットカウンターと、第１カウンティング信号の遷移及び第２カウンティング信号の遷移に応答して活性化される基準ビット確認信号を発生するビット確認ブロックとを備える。 - 特許庁

The PPCM sync information includes the number of samples per packet (40, 80 or 160 according to sampling frequencies fs), a data rate ('0' in the case of VBR: an identifier showing that the data in the sub-packet are compressed data), the sampling frequency fs, the number of quantization bits Qb and channel allocation information, etc.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

The section 2 controls the section 3, a spread section 5 and an amplifier section 6 so that the number of bits in a radio frame becomes smaller, dis-persion rate becomes larger, and the amplification amount is increased for a prescribed period so that the information amount for the prescribed period is smaller, on the basis of the detection result of information transmission amount.例文帳に追加

制御部２は伝送情報量の検出結果に基づき所定期間の伝送情報量が少ない程、該所定期間の情報に対する無線フレーム中のビット数を少なく、拡散率を大きく、増幅量を下げるように、無線フレーム構成部３、拡散部５および増幅部６を制御する。 - 特許庁

At the time of driving the AC type plasma display panel which is constituted of an address period and a sustenance period, when gray levels is expressed by the sum of luminance of sub-fields to be selected, the mismatching of gray level expression due to luminance saturation is corrected by making the regularity of the selection order of sub-fields of lower bits different in accordance with gray levels.例文帳に追加

アドレス期間と維持期間とで構成されたＡＣ型プラズマディスプレイパネルの駆動時に、選択するサブフィールドの輝度の和により階調を表現する場合に、階調レベルの高低により、下位ビットのサブフィールド選択順序の規則性を異ならせることにより、輝度飽和による階調表現の不整合を補正する。 - 特許庁

In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.例文帳に追加

カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁

A power supply control section 6 selects a timing when the power supply of the transmission section is turned on among timings corresponding to bits of a received slot whose reception is not required before a transmission start point of time of a transmission slot in the case of transmission of the transmission slot and sets a count corresponding to the selected timing to a register 43 of a control timing generating section 4.例文帳に追加

電源制御部６は、送信スロットの送信に際し、送信スロットの送信開始時点より前の受信スロットの受信不要ビットに対応するタイミングのうち、送信電源をＯＮするタイミングを選定し、この選定したタイミングに対応するカウント値を制御タイミング生成部４のレジスタ４３に設定する。 - 特許庁