「bits」に関連した英語例文の一覧と使い方(119ページ目) - Weblio英語例文検索

Transmission data are interleaved into a plurality of sequences as needed, an ECC encoding process is performed so as to fix the number of parities for each ECC interleaved sequence, these ECC codes are then multiplexed to constitute a payload, thereby adjusting the number of redundant bits (the number of parities) suitable for a transmission data length as a whole.例文帳に追加

伝送データを必要に応じて複数の系列にインターリーブし、ＥＣＣインターリーブ系列毎にパリティー数が一定となるＥＣＣ符号化処理を行なった後、これらのＥＣＣ符号を多重化してペイロードを構成することで、全体として伝送データ長に適した冗長ビット数（パリティー数）を調整する。 - 特許庁

On a transmission side, the number of encoded bit series that the GCD of a puncture pattern period of each encoding rate in a plurality of sets of encoding rates and modulation systems determined by specified algorithm is determined and the number of series is regarded as a minimum unit to perform time-space interleaving for allocating encoded bits to a plurality of streams.例文帳に追加

送信側では、所定のアルゴリズムにより決定した複数の符号化率・変調方式のセットのうち、各符号化率のパンクチャ・パターン周期のＧＣＤが示す符号化ビット系列数を決定し、その系列数を最小単位として複数のストリームへ符号化ビットを配分する時空間インタリーブを行なう。 - 特許庁

A transport stream outputted from a TS multiplex section 41 in a transmitter side device is given to an error correction coding section 44 via a selection switch 43, where an error correction code is inserted to excess bits of a PID inserted to each header of each TS packet and the resulting stream is transmitted.例文帳に追加

送信側の装置において、ＴＳ多重部４１から出力されたトランスポート・ストリームを選択スイッチ４３を介して誤り訂正符号化部４４に入力し、ここで各ＴＳパケットごとにヘッダに挿入されているＰＩＤにその余剰ビットを利用して誤り訂正符号を挿入して送信する。 - 特許庁

A predetermined identification mark is inserted to data packets, the data packets are subjected to variable length coding, object data packets resulting from replacing bits of transmission errors detected by transmission line coding with 0s or 1s are all decoded and data packets in matching with the identification mark insertion rules are outputted as correct decoded packets.例文帳に追加

予めで定めた識別マークをデータパケットの複数個所に挿入して、可変長符号化を行い、伝送路符号化により検出された伝送誤り個所のビットを０または１に置き換えた候補データパケットを全て復号し、識別マーク挿入規則に合致するデータパケットを正しい復号パケットとして出力する。 - 特許庁

The bus controller has a finite state machine 11 for controlling the output of data direction signals (RDir and WDir) for instructing the data direction of external bus access, address output and data output on the basis of the transition of a state code (STN) of plural bits in response to the request of the CPU.例文帳に追加

バスコントローラは、中央処理装置の要求に応答して、外部バスアクセスのデータ方向を指示するデータ・ディレクション信号（ＲＤｉｒ，ＷＤｉｒ）の出力、アドレス出力、及びデータ入出力を、複数ビットのステートコード（ＳＴＮ）の遷移に基いて制御する有限状態マシン（１１）を有する。 - 特許庁

Thereby, since the number of bits of propagating input data can be reduced for the circuit 81 for sequential processing for achieving the sequential processing including the two-dimensional propagation process, a memory for table conversion can be downsized as compared with a conventional one and the scale of the circuit 81 for sequential processing can be reduced.例文帳に追加

これにより、２次元の伝播処理を含む逐次処理を実現する逐次処理用回路８１に対し、伝播する入力データのビット数を削減することができるので、従来に比べてテーブル変換用のメモリを小さくすることができ、逐次処理用回路８１の規模を小さくすることができる。 - 特許庁

Raster image data for a number of lines corresponding to the number of bits of a print head is set as image data to be printed and the image data in the image memory 104 is read out, line by line, in the reverse order from a line among lines related to the image data to be printed onto which the image data is written most lately.例文帳に追加

そして、印刷ヘッドのビット数に相当する行数分づつのラスタ画像データを印刷に供する画像データとし、この印刷に供する画像データに関連する行のうち最も最近に画像データが書き込まれた行から画像データの書き込みの逆順に１列づつ画像メモリ１０４から読み出す。 - 特許庁

The video data of color data within the predetermined color band and video data of color data not within the predetermined color band are composed of a predetermined number of bits for each pixel, and transmitted in timing synchronized to the pixel clock to transmit video data exceeding the predetermined color band from the source-side device to the sink-side device.例文帳に追加

規定された色帯域内の色データの映像データと、規定された帯域外の色データの映像データとは、それぞれ１画素毎に所定ビット数で構成して、画素クロックに同期したタイミングで伝送して、ソース側装置からシンク側装置に、規定された色帯域を越える映像データを伝送する。 - 特許庁

Attribute bits indicating that a program has recently checked that a block of memory is appropriate for the current portion of the program to access, indicating that the program has analyzed this block of memory by a performance monitoring tool, or having properties such as access right are included in a cache memory line, and correspond to only one software thread of the program having multisoftware threads.例文帳に追加

プログラムが現在アクセスしようとする部分に対して、メモリブロックが適切であることをチェックしたこと、性能モニタリングツールによってそのメモリブロックを分析したこと、あるいはアクセス権のようなプロパティを示す属性ビットを、キャッシュメモリラインに持ち、マルチソフトウェアスレッドを有するプログラムの唯一のソフトウェアスレッドに対応する。 - 特許庁

In an approximate quotient calculation process (S10), for an approximate quotient to a true quotient, when dividing a first integer (A) by a second integer (N), a value of lower bits for a predetermined bit number based on relation between a true quotient and an approximate quotient is computed, by using the quotient when dividing a power of 2 by the second integer.例文帳に追加

近似商算出処理（Ｓ１０）において、第１整数（Ａ）を第２整数（Ｎ）で割った場合の真の商に対する近似の商について、２のべき乗を第２整数で割った場合の商を用いて、真の商および近似の商の関係に基づく所定のビット数分の下位ビットの値が算出される。 - 特許庁

In such a constitution, it is possible to store all digital signals S102 in the memory 100 and then to read them out with no loss by storing the data (which cannot be stored in the macro 101) of the final cycle whose signals S102 are smaller than the number of bits of serial/parallel conversion into the register 111.例文帳に追加

この構成によって、デジタル信号Ｓ１０２がシリアルパラレル変換のビット数に満たない最終サイクル（メモリマクロ１０１に格納できない）データをシフトレジスタ１１１に格納することにより、デジタル信号Ｓ１０２をラインメモリ１００にすべて格納することができ、ロスなく読み出すことが可能である。 - 特許庁

A register 7 for simultaneously writing data into two electronic circuit boards 1 corresponding to write access from the side of host is provided for each electronic circuit board 1, and a base address 201 of 2 bits in the address showing the electronic circuit board 1 to be accessed is compared with a base address register 3 by an address comparator circuit 4.例文帳に追加

ホスト側からのライト・アクセスによって２枚の電子回路ボード１内部へ同時にデータを書き込むレジスタ７が電子回路ボード１の各々に設けられ、何れの電子回路ボード１に対してアクセスするかを示すアドレスの内の２ビットのベース・アドレス２０１とベース・アドレス・レジスタ３とを、アドレス比較回路４が比較する。 - 特許庁

In order to reduce the complexity of manufacture resulting form the need of primarily providing all bits of the key in hardware, the key is decided by combining the first portion of the key primarily provided in the hardware with the second portion of the key selected from among many candidates existing in a memory device following a prescribed rule.例文帳に追加

キーの全ビットをハードウェアに本来的に備える必要性から生じる製造の複雑さを減少するために、キーの第１部分がハードウェアに本来備えられ、第２部分は、メモリ装置内の多数の候補から選択され、所定のルールにより第１部分及び第２部分を組合せることによりキーが決定される。 - 特許庁

The controller 50 supplies the light source 42 with a control pulse signal CS for flickering the light source 42 in two-level state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which can take two states of a first level for lighting the light source 42 and a second level for unlighting the light source 42.例文帳に追加

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。 - 特許庁

A data comparison circuit 10 comprises a plurality of exclusive OR circuits (XOR circuits) 11-1, 11-2, and so on to which a plurality of pieces of data to which each of data strings to be compared is divided by a prescribed number of bits are inputted, and an OR circuit (OR circuit) 12 which receives outputs of these XOR circuits and outputs a comparison result.例文帳に追加

データ比較回路１０は、比較するデータ列がそれぞれ所定ビット数ずつ複数のデータに分けられて入力される複数の排他的論理和回路（ＸＯＲ回路）１１−１、１１−２、・・・と、これらの出力が入力されて比較結果を出力する論理和回路（ＯＲ回路）１２とから構成される。 - 特許庁

A method for processing data comprises the steps of converting a binary code aligned to a pixel value into a new code of a bit train in which values are aligned so that intervals of the values corresponding to the bit train of the same numbers of '0' or '1' become uniformly rough, conducting a bit swap for replacing the bits of the new code, and hence embedding data in the pixel value.例文帳に追加

画素値に割り当てられたバイナリコードが、０または１の数が同一のビット列に対応する値どうしの間隔が均一に粗になるように値が割り当てられたビット列である新コードに変換され、その新コードのビットを入れ替えるビットスワップを行うことにより、画素値に、データが埋め込まれる。 - 特許庁

A memory controller 61 connects an inversion of the LSB of the horizontal counter 72 to the write enable terminal of a memory 62 when the counted number of the vertical counter 71 is even, and connects the LSB of the horizontal counter 72 when the counted number of the vertical counter 71 is odd, and connects upper bits other than the LSB of the horizontal counter 72 to the address terminal of the memory 62.例文帳に追加

メモリコントローラ６１は、縦方向カウンタ７１が偶数の場合には横方向カウンタ７２のＬＳＢの反転をメモリ６２のライトイネーブル端子に接続し、奇数の場合にはＬＳＢを接続し、また、横方向カウンタ７２のＬＳＢを除く上位ビットをメモリ６２のアドレス端子に接続する。 - 特許庁

A secondary quantization bit number calculation part 52e obtains the absolute value of the difference between the quantization noise power in the current frame and the in the preceding frame preserved in a quantization noise preservation part 52f, and the number of frequency bands is so corrected that the absolute value may be smaller than a prescribed value, and the number of quantization bits n is corrected on the basis of the corrected number of frequency bands.例文帳に追加

２次量子化ビット数算出部５２ｅで、その現フレームの量子化雑音パワーと、量子化ノイズ保存部５２ｆに保存された前フレームの量子化雑音パワーとの差分の絶対値を求め、それが所定値より小さくなるように周波数帯域の個数を修正し、それに基づいてｎを修正する。 - 特許庁

To provide a sigma-delta modulator which modifies resolution of output frequencies by an average value of periodic pulse input signals having variable pulse width without increasing the number of input bits of the sigma-delta modulator, a fractional divided frequency synthesizer using the same and a fractional divided frequency synthesizing method.例文帳に追加

シグマデルタ変調機の入力ビットの数を増加させず、可変パルス幅を有する周期的なパルス入力信号の平均値で出力周波数の解像度を変化させるシグマデルタ変調装置、これを用いた分数分周周波数合成器、及び分数分周周波数合成方法を提供する。 - 特許庁

Transmission data streams are grouped by defining the combination (b1, b2) of data bits to be transmitted from one part or whole part of a plurality of transmission antennas at the same time as one group, and transmission data streams are grouped, and transmission processing including at least one of bit repetition processing and retransmission processing is performed in the group (bit combination) units.例文帳に追加

複数の送信アンテナの一部又は全部から同時刻に送信すべきデータビットの組み合わせ（ｂ１，ｂ２）を１グループとして送信データストリームをグループ化し、当該グループ（ビット組み合わせ）単位で、ビット繰り返し処理及び再送処理の少なくともいずれかを含む送信処理を行なうようにする。 - 特許庁

To provide a wireless burst signal transmission system in which switching is made appropriately between (control 1) for optimizing the number of bits being added per symbol depending on reception success probability of a reception success notification signal and (control 2) for performing split transmission control of a burst signal, depending on the state of a propagation path between a base station and a terminal.例文帳に追加

基地局と端末の間の伝搬路の状態に応じて、受信成功通知信号の受信成功確率に応じてシンボルあたりに付加するビット数を最適にする（制御１）と、バースト信号の分割送信処理を行う（制御２）の切り替えを適切に行う無線バースト信号伝送システムを提供する。 - 特許庁

By that the index to specify the data recordable area is recorded in the manner of changing a land to a pit and inverting a part of bits of a specified block, the capacity is easily expanded by changing this index, even when the recording speed is improved and the recording amount per unit time is increased.例文帳に追加

ランドをピットに変化させて所定ブロックの一部のビットを反転させてデータ記録可能領域を特定するインデックスが記録されることから、記録速度が向上し単位時間当たりの記録量が増加したときにも、このインデックスを変更することで、容易に容量を拡張することができる。 - 特許庁

A data line-driving circuit 140 includes: an X shift register 142 which selects, in prescribed order, blocks in which data lines 114 are collected for every eight lines, in the period of time in which scanning lines 112 are selected; and A/D conversion circuits 144 which convert the voltages of analog signals An supplied to a signal line 152 to 8-bit data bits.例文帳に追加

データ線駆動回路１４０は、走査線１１２が選択される期間にデータ線１１４を８本毎にまとめたブロックを、所定の順番で選択するＸシフトレジスタ１４２と、信号線１５２に供給されたアナログ信号Ａnの電圧を８ビットのデータビットに変換するＡ／Ｄ変換回路１４４とを含む。 - 特許庁

A cutter head 3 mounted with bits 15 changeable in the machine is arranged in front of the concave ring member 21 and a rotating side member 23 is provided so as to have one end connected to the cutter head 3 and the other end connected to the cylindrical shaft body 4 to form a secondary crushing mechanism in cooperation with the concave ring member 21.例文帳に追加

そのコーンケーブリング部材２１の前方に、機内から交換可能としたビット１５を取付けたカッターヘッド３を配設して、そのカッターヘッド３と一端側が連結され、他端側は前記回転軸体４と連結され、且つ上記コーンケーブリング部材２１と協働して二次破砕機構を構成する回転側部材２３を設ける。 - 特許庁

This nonvolatile semiconductor storage device is provided with: a voltage judging part 38 for judging the voltage level of a prescribed node in the semiconductor storage device in rewriting the storage area 24; and a rewriting unit determining part 44 for determining the number of bits of input data to be rewritten at a time on the basis of the judgment result of the voltage judging part 38.例文帳に追加

記憶領域２４の書き換え時における半導体記憶装置内の所定ノードの電圧レベルを判定する電圧判定部３８と、電圧判定部３８の判定結果に基づき一度に書き換える入力データのビット数を決定する書き換え単位決定部４４とを備えている。 - 特許庁

Since original image data S0 is provided with R, G and B information of eight bits respectively, for example, and four pixels are respectively provided with 8-bit information, (3×4×8=96)-bit information is obtained as numerical information from the image with the lowest resolution concerning three R, G and B colors.例文帳に追加

例えば原画像データＳ０がＲＧＢ各８ビットの情報を有し、最低解像度の画像が２×２画素の時は、４画素にそれぞれ８ビットの情報を有するため、ＲＧＢ３色であると、最低解像度の画像により３×４×８＝９６ビットの情報が数値情報として得られる。 - 特許庁

The controller 50 supplies the light source 42 with a control pulse signal CS for blinking the light source 42 in a binary state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which takes two states of a first level for turning on the light source 42 and a second level for turning off the light source 42.例文帳に追加

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

To keep SNR characteristics while improving a circuit area and a consumption current by keeping a determination dispersion range of a comparator while forming a quantizer with a plurality of comparators less than the number of bits output from a delta sigma AD modulator by a tracking method when a power voltage is operated at a low voltage.例文帳に追加

電源電圧を低電圧動作させた場合に、トラッキング方式によりデルタシグマＡＤ変調器より出力するビット数より少ない複数のコンパレータで量子化器を構成しつつ、コンパレータの判定ばらつき範囲を維持することで、回路面積、消費電流を改善しながら、ＳＮＲ特性を維持する。 - 特許庁

When a series of pixel data is divided into groups each comprising a plurality of pixel data, and T bits in which encoded data of the pixel data in the group can be arranged is defined as one block, an error determination part 4 determines whether all the encoded data arranged in the block are actually subjected to lossless encoding by the lossless encoding part 2.例文帳に追加

誤差判定部４は、一連の画素データを複数の画素データからなる群に分け、群内の画素データの符号化データを配置可能なＴビットを１つのブロックとしたとき、ブロック内に配置する全ての符号化データがロスレス符号化部２で実際にロスレス符号化が行われたデータであるか否かを判定する。 - 特許庁

In an information storage system by a flash memory for storing information, and for rewriting or erasing the stored information as necessary, specific bits in the specific region of the memory relating to the information are rewritten from 1 to 0, so that the meaning of the stored information can be changed.例文帳に追加

情報を格納し、必要に応じて格納した情報を書き換えまたは消去するフラッシュメモリによる情報格納システムフラッシュメモリシステムにおいて、その情報に関するメモリの特定の領域における特定のビットを１から０に書き換えることにより、格納した情報の意味付けを変更する。 - 特許庁

A decoding section 92 receives low-order four bits of a video signal output from an LUT, specifies a modulation period (for example, 8 frames, 7 frames, 6 frames, 5 frames, etc.) of frame modulation, and specifies a frame modulation pattern designating which of the respective frames is made +1 higher in gradation than a basic gradation.例文帳に追加

デコード部９２は、ＬＵＴから出力される映像信号の下位４ビットを受け取り、フレーム変調の変調周期（例えば、８フレーム、７フレーム、６フレーム、５フレームなど）を特定し、各フレームのいずれのフレームを基本階調より＋１だけ階調を高くするかを示すフレーム変調パターンを特定する。 - 特許庁

A 1-bit signal of serial/parallel converted transmitted data is inputted to a convolutional encoder 2 and is divided into a real part and an imaginary part by a combination of two bits of the output of the convolutional encoder 2 and another signal which is not inputted to the encoder 2, and signal points for sending the real part and the imaginary part are determined independently of each other.例文帳に追加

シリアル／パラレル変換した送信データの内、１ビットの信号を畳み込み符号器２に入力し、その出力の２ビットと畳み込み符号器２に入力しなかった他の信号との組み合わせにより、それぞれ実数部・虚数部に分け、それぞれ独立に送出する信号点を決める。 - 特許庁

A specified pattern is printed by means of a plurality of heads 103 under control of a head control section 105, a specified pattern element thus printed is read out by means of a sensor 111 and subjected to sampling and A/D conversion at a pattern detecting section 106 to produce a digital value of a plurality of bits from the sensor 111.例文帳に追加

ヘッド制御部１０５の制御により複数のヘッド１０３により所定のパターンを印字させ、この印字された所定のパターン要素をセンサ１１１で読み取って、パターン検出部１０６でサンプリングおよびＡ／Ｄ変換を行い、センサ１１１の出力を複数ビットのデジタル値として得る。 - 特許庁

A plurality of boring devices 48 and 49 having rotary bits 52 and 53 are arranged to the lower end side sharp head sections 46 and 47 of the holding members 15 and 16, and motor gears (driving sources) 23 and 24 neighboring on the drilling devices 48 and 49 are arranged so that circulating water as a driving medium can make mutually rotary drive in the opposite direction.例文帳に追加

該保持部材１５，１６の下端側鋭頭部４６，４７には、回転ビット５２，５３を有する削孔装置４８，４９を複数配置し、削孔装置４８，４９の隣り合うモーターギヤ（駆動源）２３，２４は、循環水を駆動媒体として互いに反対方向に回転駆動するように配置する。 - 特許庁

While a first signal train comprising the data bit group of two or more digits indicating the rotation angle of a detection object outputted from the absolute encoder is changed in either increasing or decreasing direction, when the bits of the lower orders are not changed while the N-th bit of the signal train is changed for two or more times, the abnormality is judged.例文帳に追加

アブソリュートエンコーダから出力される検出対象の回転角度を表す複数桁のデータビット群からなる第１の信号列が増減いずれかの一方向に変化しているときに、この信号列のＮビット目が２回以上変化する間に、それより下位のビットに変化がなければ、異常と判定する。 - 特許庁

c) Microprocessors, microcomputers or microcontrollers that fall under any of the following (excluding those designed for use in other goods; however microcomputers or microcontrollers using silicon as their principal material designed for use in other goods or devices with an operand length of 8 bits or less are included 例文帳に追加

ハ　マイクロプロセッサ、マイクロコンピュータ又はマイクロコントローラであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。ただし、シリコンを主材料としたマイクロコンピュータ又はマイクロコントローラであって、オペランドの長さが八ビット以下のものにあっては、他の貨物に使用するように設計したものを含む。） - 日本法令外国語訳データベースシステム

CTM will not do this, and if you wipe some portion of your source tree out (and do not have it backed up) then you will have to start from scratch (from the most recent CVS base delta) and rebuild it all with CTM or, with Anonymous CVS, simply delete the bad bits and resync. 例文帳に追加

CTM はこれをやってくれませんし、 AnonymousCVS はおそらく他の何よりも深く混乱してしまうことが多いでしょう。 もしソースツリーの一部を消してしまったら、(最新の CVS ベースデルタ から)一からやり直し、 CTM か AnonymousCVS を使って悪い部分を消去し、再同期させることによってすべてを再構築しなければなりません。 - FreeBSD

Although a GLX implementation can export manyvisuals that support GL rendering, it must support at least one RGBA visual.This visual must have at least one color buffer, a stencil buffer of at least 1 bit, a depth buffer of at least 12 bits, and an accumulation buffer.Alpha bitplanes are optional in this visual.例文帳に追加

.PGLX の実装では GL レンダリングをサポートするビジュアルをたくさんエクスポートすることができるが、少なくとも 1 つの RGBA ビジュアルをサポートしていなければならない。 このビジュアルは少なくとも 1 つのカラーバッファ、少なくとも 1 ビットであるステンシルバッファ、少なくとも 12 ビットであるデプスバッファ、1 つのアキュームレーションバッファを持たなければならない。 - XFree86

To provide a defective bit evading method for a semiconductor device, by which the semiconductor device such as a microcomputer with a CPU and a memory formed on a single semiconductor board is delivered as a product even with a large number of defective bits, an yield is improved, and relief is efficiently performed.例文帳に追加

ＣＰＵとメモリを単一の半導体基板上に形成したマイクロコンピュータ等の半導体装置において、不良ビットの個数が多い場合でも製品として出荷することができ、歩留まりが向上し、救済効率の良い半導体装置の不良ビット回避方法及び半導体装置を提供する。 - 特許庁

When found that all the bits are logical 0 in UOP 6, 7, 8, 9, and 11 at the start to playback an optical disk, the program reproduction or random playback become possible by carrying out a program to enable the program reproduction function or random setting to enable the random playback function.例文帳に追加

光ディスクに対する再生処理が開始し、ＵＯＰ６，７，８，９，１１の各ビットが全て論理０であると判定された場合に、プログラム再生機能の設定を可能にするプログラム設定可処理またはランダム再生機能の設定を可能にするランダム設定可処理の実行により、プログラム再生またはランダム再生が可能になる。 - 特許庁

The wireless receiving apparatus 1 includes an antenna verification section 19 that decides a phase offset added to a signal which a wireless transmission apparatus 5 transmits via a second antenna 64 according to FBI bits by comparing a received signal with a plurality of weight vector objects determined on the basis of a phase offset decided in the past.例文帳に追加

無線受信装置１は、過去に判定した位相オフセットに基づいて決定した複数のウエイトベクトル候補値を受信信号と比較することにより、ＦＢＩビットに従って無線送信装置５が第２アンテナ６４から送信する信号に付加した位相オフセットを判定するアンテナ・ベリフィケーション部１９を備える。 - 特許庁

To perform a read or a write of a plurality of bytes by one time access even in a memory array constitution in which two bits are accumulated in one memory cell, and to make this memory array usable for every system while increasing the read speed by using a sense amplifier not precharged which is the read system with furthermore high speed.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

The PPCM sync information contains the number of samples (40, 80, or 160, according to sampling frequencies), a data rate ('0' in the case of VBR: being an identifier showing that data in the sub-packet are compressed data), the sampling frequencies fs and the number of quantized bits, Qb, and channel allocation information.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

The information processor comprises means for generating the binary data part by inserting a specified bit value for every specified bits such that the data sequence of a real time command is not included for the binary data being transmitted to the printer, and means for transmitting a data sequence including the generated binary data part to the printer.例文帳に追加

情報処理装置の挿入生成手段は、印刷装置に対して送信するバイナリデータに対して、リアルタイムコマンドのデータ列が含まれないように所定ビットごとに所定のビット値を挿入してバイナリデータ部を生成し、送信手段は、生成されたバイナリデータ部を含むデータ列を印刷装置に送信する。 - 特許庁