「bits」に関連した英語例文の一覧と使い方(122ページ目) - Weblio英語例文検索

The bus use permission is transferred tentatively from the writing request to any one of a reading request to the internal memory 211 of an n-bit width, a reading request to an internal memory 212 of an m-bit width, and a writing request from the internal memory 212 of m-bits, when the bus use is next permitted to any one of those, in this data conversion period.例文帳に追加

このデータ変換期間において、次の使用許可が与えられるべきバス使用要求が、ｎビット幅の内部メモリ２１１への読み出し要求、ｍビット幅の内部メモリ２１２への読み出し要求、ｍビットの内部メモリ２１２からの書き込み要求のうち何れかの場合、書き込み要求からそれらの要求に対して一時的にバス使用許可を譲る。 - 特許庁

To provide an image processing apparatus which increases bits of data stored in a memory to use and process in a fine tuning scaling process of an image output, after normal variable and the size-for-size magnification processes and a tone processing are given so that an easily fine-tuned proper scaled image can be obtained, without having to read an original again.例文帳に追加

通常の変倍・等倍処理を施して階調処理を行い出力した画像の微調変倍処理において、メモリに保存されたデータのビット数を増やして活用、処理することによって、もう一度原稿を読み込ませることなく簡易に微調節した良好な変倍画像を得る画像処理装置を提供すること。 - 特許庁

The Ethernet-HSD converter includes: an HSD line termination section; a speed conversion section; and an Ethernet frame termination section, and the HSD line termination section has: a means that detects LOOP 2 bits received at the loop test and capsulates a random pattern for the loop test to an Ethernet frame; and a means that uncapsulates the capsulated random pattern for the loop test from the Ethernet frame.例文帳に追加

ＨＳＤ回線終端部と、速度変換部と、イーサネットフレーム終端部とを備え、ＨＳＤ回線終端部は、ループ試験時に送信されるＬＯＯＰ２ビットを検出し、ループ試験用のランダムパターンをイーサネットフレームにカプセリング化する手段と、当該カプセリング化されたループ試験用のランダムパターンをイーサネットフレームからアンカプセリング化する手段とを有する。 - 特許庁

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The reversible decoding method includes a process, where reversible decoding is applied to each frame of reversible coding series (210), a process where each bit obtained by the reversible decoding is separated into respective bits, a process where each bit is connected by each same time in the order of bit location (220), and a process where frames obtained by the connection are connected sequentially (250).例文帳に追加

一方、本発明の可逆復号化方法は、可逆符号化系列をフレーム毎に可逆復号化する過程と、可逆復号化によって得られた各ビット列を個々のビットに分解する過程と、各ビットを同一時刻毎にビット位置順に連結する過程と、連結によって得られたフレームを順次連結する過程とを有することを特徴とする。 - 特許庁

When the user uses the contents, the discrimination software of the use contract is actuated at the client computer, a reproducing signal in which bits of the magnetic information of the upper and lower layer parts 102 and 104 obtained from a magnetic head are superimposed is identified, and the reproducing signals of the upper and lower layer parts 102 and 104 are subjected to digital signal processing to obtain the degree of correlation between both signals.例文帳に追加

ユーザーがコンテンツを利用する際、クライアントコンピュータにおいて利用契約の判別ソフトが作動し、磁気ヘッドから得られる上層部１０２と下層部１０４の磁気情報が重畳した再生信号を弁別して、上層部１０２と下層部１０４の再生信号をデジタル信号処理して、両信号の相関度を求める。 - 特許庁

The method comprises: receiving an encoded bit stream; obtaining index information based on each bit of a code word formed with bits of a part of the received encoded bit stream, and accessing an entry of the look-up table corresponding to the index information; and determining which of an intermediate node or a terminal node the entry corresponds to based on an internal value of the accessed entry.例文帳に追加

符号化されたビットストリームを受信し、受信されたビットストリームの一部ビットよりなるコードワードの各ビットに基づきインデックス情報を求め、前記インデックス情報に対応するルックアップテーブルのエントリにアクセスし、アクセスされたエントリの内部値に基づき前記エントリが中間ノードに該当するか、それとも端末ノードに該当するかを判断する。 - 特許庁

An input value generation unit generates a plurality of partial multiplication results of divided multiplicand data and multiplier data obtained by dividing multiplicand data and multiplier data for each predetermined decode unit as decode data that indicates a value being different from a fixed value which has a wider data width than the divided multiplicand data and the multiplier data by a predetermined number of bits.例文帳に追加

入力値生成部は所定のデコード単位ごとに被乗数データおよび乗数データを区切って、区切られた被乗数データおよび乗数データの複数の部分乗算結果を、区切られた被乗数データおよび乗数データよりも広いデータ幅を有する固定値から所定ビット数だけ異なる値を示すデコードデータとして生成する。 - 特許庁

The compression device and the decompression device for probability-statistical encoded data on which variable length coding is performed in accordance with an appearance frequency, in which, in an order starting from the maximum appearance frequency, characters are represented with different numbers of bits and registered in distinguishable tables so as to be easily specified, thereby performing compression and decompression at high speed and with high efficiency.例文帳に追加

出現頻度の多い順に文字を異なるビット数で表すとともに、区別したテーブルに登録して特定しやすくする事により、高速に且つ高効率に圧縮復元することを可能とした、出現頻度に応じて可変長符号化する確率統計型符号化データの圧縮装置及び復元装置を提供する。 - 特許庁

A selection circuit 14 receives the decision signal JD and selectively outputs either data of a first representation format obtained by adding a decision bit to the dimensional data DX or data of a second representation format obtained by adding the decision bit to complement data/DX generated as inverted data of the dimensional data DX on the basis of the number of changed bits.例文帳に追加

選択回路１４は、この判定信号ＪＤを入力し、ビットの変化数に基づいて、次元データＤＸに判定ビットを付加した第１表現形式のデータ及び次元データＤＸの反転データとして生成された補数データ／ＤＸに判定ビットを付加した第２表現形式のデータのうち何れか一方を選択出力する。 - 特許庁

When a power-saving mode signal PS is supplied, this color liquid crystal display is driven by applying a power source voltage VDD selected based on each of the highest order bits MSB1-MSB528 of display data PD'1-PD'528 or the ground voltage GND to the corresponding data electrodes of the color liquid crystal display 1 as the data signals.例文帳に追加

このカラー液晶ディスプレイの駆動方法は、省電力モード信号ＰＳが供給された場合には、表示データＰＤ'_１〜ＰＤ'_５２８の各最上位ビットＭＳＢ_１〜ＭＳＢ_５２８に基づいて選択した電源電圧Ｖ_ＤＤ又は接地電圧ＧＮＤをデータ信号としてカラー液晶ディスプレイ１の対応するデータ電極に印加する。 - 特許庁

A transmitter 100 reorders bits to be transmitted of a symbol on the basis of selected redundancy versions by an order converter 110 and a logical inverter 120 when one redundancy version among a plurality of redundancy versions is selected, the symbol in which the bit to be transmitted are reordered is modulated by using a prescribed signal constellation by a mapper/ modulator 130.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

In a recording system 100, a data series is distributed to plural error correction coders 1-N including at least two error correction codes different in the error corrective ability in one bit or plural bits unit before or after a recording code is modulated, and the distributed bit strings are subjected to the error correction coding by respective error correction codes.例文帳に追加

記録系100では、記録符号変調前あるいは後に、データ系列を誤り訂正能力の異なる誤り訂正符号を少なくとも２つ含む複数の誤り訂正符号化器１〜Ｎに１ビットあるいは複数ビット単位で分配し、分配されたビット列に対して各誤り訂正符号による誤り訂正符号化を行う。 - 特許庁

The imaging apparatus includes a plurality of subsets of photosensors, each photosensor including one line for receiving a integration control signal for changing the integration state of a selected subset of the photosensors and also including at least two lines for receiving a selection signal having at least two parallel bits and identifying the selected subset of the photosensors.例文帳に追加

光センサの複数のサブセットと、光センサの選択されたサブセットの蓄積状態を変化させる蓄積制御信号を受け取るための少なくとも１つのラインと、少なくとも２つのパラレル・ビットを有し、光センサの前記選択されたサブセットを識別する選択信号を受け取るための少なくとも２つのラインと、を備えるイメージング装置である。 - 特許庁

In one embodiment, the frequency division multiplexing system includes: a differentiation modulator for generating M×M unitary spatial frequency signals from incoming message bits (1); and a time frequency transformer which is coupled to the differentiation modulator for converting M×M spatial frequency signals into space-time transmitting signals for the M transmitter antennas (2).例文帳に追加

一実施形態では、周波数分割多重化システムは、（１）着信メッセージ・ビットからＭ×Ｍ個のユニタリ空間周波数信号を生成する微分モジュレータ、および（２）Ｍ個の送信アンテナに対してＭ×Ｍ個の空間周波数信号を時空間送信信号に変換する、微分モジュレータに結合されている時間周波数トランスフォーマを含む。 - 特許庁

An expected value generating part 400 multiplies channel estimation coefficients corresponding to the respective bits of signals generated by an (N-1)-bit signal generating part 100 and a 1-bit signal generating part 200 and generates an expected value in the case of receiving a direct wave component and a delayed wave component for N taps by adding the multiplied results.例文帳に追加

期待値生成部４００は、（Ｎ−１）ビット信号生成部１００および１ビット信号生成部２００により生成された信号の各ビットに対応するチャネル推定係数を乗算し、乗算結果を加算することにより直接波成分およびＮタップ分の遅延波成分が受信される際の期待値を生成する。 - 特許庁

For example, when the sector capacity of the flash memory is 2048 bites and the sector capacity of the storage device is 512 bites, a data transfer control part 8 starts data transfer to the flash memory from the buffer memory in timing according to 0h, 200h, 400h and 600h when inputting the low 2 bits 00, 01, 10 and 11 of the media sector address.例文帳に追加

例えば、フラッシュメモリのセクタ容量が２０４８バイトで記憶装置のセクタ容量が５１２バイトである場合において、データ転送制御部８はメディアセクタアドレスの下位２ビット００、０１、１０，１１が入力されるとそれぞれカラムアドレス０ｈ、２００ｈ、４００ｈ、６００ｈに対応するタイミングでバッファメモリからフラッシュメモリへのデータ転送を開始する。 - 特許庁

The number of Free Trade Agreements (FTAs)/Economic Partnership Agreements (EPAs) and Bilateral Investment Treaties (BITs) (hereinafter all referred to as "EPAs") has increased substantially in recent years across the world including Japan, in which rules, rights and obligations related to trade policy in countries function as new international rules to supplement the WTO agreements.例文帳に追加

なお、近年では数多くの経済連携協定（EPA）、自由貿易協定（FTA）及び投資協定（BIT。以下、序論においてこれらの協定をまとめて「経済連携協定等」という）が我が国を含む世界各国で締結され、WTO協定を補完する新たな国際ルールとして、貿易政策の様々な側面に係る各国の権利・義務を規定している。 - 経済産業省

When standard CD information is recorded on a writable recording carrier, the logic values interchanging alternately of the copy bits in recorded information, indicate that information recorded on the record carrier is a copy, without adversely affecting the reading of the information with a standard CD player.例文帳に追加

標準ＣＤ情報が書込可能型記録担体上に記録された場合、これによれば記録された情報内の複写ビットの交互に入れ替わる論理値により、標準のＣＤプレーヤによるその情報の読み取り処理に何ら悪影響を与えることなく、当該記録担体上に記録された情報が複写であることを示す。 - 特許庁

Then, at the time of reading the immediate data of 16 bits, the read of the data to a pertinent address is simultaneously performed, the data read from the ROM 11 are outputted through an immediate data bus 17 to an immediate data transfer destination judgment circuit 20 and the data read from the ROM 12 are outputted through the immediate data bus 18 to the immediate data transfer destination judgment circuit 20.例文帳に追加

そして、１６ビットの即値データを読み出すときには、該当するアドレスに対して同時にデータの読み出しを行い、ＲＯＭ１１から読み出したデータは即値データバス１７を介して即値データ転送先判断回路２０に出力し、ＲＯＭ１２から読み出したデータは即値データバス１８を介して即値データ転送先判断回路２０に出力する。 - 特許庁

A conical grinder 11 with a plurality of cutting bits 21 protrusively provided at the surface of a conical rotation body 20 is connected to an engine 3 mounted to a travel device 2, turning the small diameter side downward, and the conical grinder 11 is rotated along the vertically cut face 7 of the asphalt pavement to polish the cut face 7 in tapered shape.例文帳に追加

円錐状の回転体２０の表面に、複数個の切削ビット２１を突設した円錐状グラインダー１１を、その小径側を下方に向けて、走行装置２に取付けたエンジン３に接続して、アスファルト舗装の垂直切断面７に沿って円錐状グラインダー１１を回転させて切断面７をテーパー状に研磨するようにしたものである。 - 特許庁

When the picture elements which continue in the image data are taken into account, the possibility of higher-order bits becoming equal to each other when a bit plane is disassembled becomes larger and the compression efficiency in binary run length conversion is improved even when the colors largely change (for example, red and blue) by making the indexes of the largely changing colors to have close values.例文帳に追加

画像データ中で連続する画素同士を考えた場合、色としては大きく変化（例えば赤と青）していたとしても、その大きく変化する色のインデックス同士を近い値になるようにしておけば、ビットプレーン分解した場合の上位ビットが等しくなる可能性が大きくなり、２値ランレングス変換における圧縮効率が向上する。 - 特許庁

The current fusing type metal fuse can be formed utilizing constitution such as one part of metal wiring, or the like which exists in a semiconductor device originally, since pads and wiring required in current-fusing of a metal fuse can be shared by arraying metal fuses in an array state, storing data of multi-bits can be performed with less pads and smaller pattern occupied area.例文帳に追加

金属配線の一部などの半導体装置が本来有する構成を利用して電流溶断型のメタルヒューズを形成でき、且つメタルヒューズをアレイ状に配置することで、メタルヒューズの電流溶断時に必要となるパッドや配線を共用できるため、少ないパッド数且つ小さいパターン占有面積で多ビットのデータ記憶が可能となる。 - 特許庁

An OD[5:0] of 6 bits and a carry signal CA is output form a frame control circuit 12, and one analog switch 23 corresponding to the carry signal CA is added in a DAC 13, and one of analog reference voltages of 65 kinds is output according to the frame, and thereby, the number of grayscale of four times of 2^6=64 is attained.例文帳に追加

フレーム制御回路１２から６ビットのＯＤ［５：０］とキャリー信号ＣＡを出力し、ＤＡＣ１３内にキャリー信号ＣＡに対応するアナログスイッチ２３を一つ追加し、６５種類のアナログ基準電圧のいずれかをフレームに応じて出力するようにしたため、２^6＝６４階調の４倍の階調数を得ることができる。 - 特許庁

In the case that an information processing unit acquires an IP address, installed position information of the information processing unit is set, an IP address management server 3 generates the IP address to prescribed bits of which the information denoting locality such as a postal number and a telephone station number is included on the basis of the installed position information and allows the information processing unit 11 to store the IP address.例文帳に追加

情報処理装置でＩＰアドレスを取得する際に、情報処理装置の設置位置情報を設定して、この設置位置情報に基づいてＩＰアドレス管理サーバ３で、郵便番号、電話局番等の地域を表す情報を所定ビットに含ませたＩＰアドレスを生成し、このＩＰアドレスを情報処理装置１１に記憶させる。 - 特許庁

In the temporary image data storage device 2, 32 pieces of image data corresponding to 32 dots for one block in the divided area are converted to X pieces of block image data collecting the respective bits of the image data for one block in data stream converting circuits 21 and 22 and these block image data are stored in an image memory 24 for temporary storage for the divided areas.例文帳に追加

画像データ一時記憶装置２では、データ列変換回路２１、２２にて、分割領域中１ブロック分３２ドットに対応する３２個の画像データが、各々画像データの各ビットが１ブロック分まとめられたＸ個のブロック画像データに変換され、これらのブロック画像データが分割領域分一時記憶用画像メモリ２４に格納される。 - 特許庁

As described above, most FTAs/EPAs and BITs stipulate that either the relevant arbitral tribunal or the relevant council body consisting of representative of the contracting parties is authorized to render an award binding on the parties. Accordingly, when such an award is rendered (such award being a requirement of the respondent to take corrective measures or to make compensation, as the case may be), the respondent is obligated to implement it in good faith.例文帳に追加

前述のとおり、多くのFTA・EPA 及びBIT は、 仲裁廷又は締約国の代表者から成る機関は拘束力 のある仲裁判断を行うとしており、その場合、問題 措置について何らかの是正・補償を行うべきとの 仲裁判断を受けた被申立国は、その判断を誠実に 履行する義務を負うこととなる。 - 経済産業省

In the past, BITs were executed primarily with a view to protecting investors of developed countries and their investments in a developing country where the rule of law has not yet been established, from legal and political risks including expropriation by the government of the developing country (the country receiving the investments, sometimes referred to as the host country) or arbitrary operation of laws, thus securing the proper treatment of the investors.例文帳に追加

従来二国間投資協定は、法による支配が確立していない途上国で、先進国の投資家及びその投資財産を、投資受入国（投資ホスト国とも呼ばれる）である途上国政府の収用や、法律の恣意的な運用などの法的・政治的リスクから守り、投資家の待遇を確保する目的で締結されてきた。 - 経済産業省

Therefore, the “investor-to-state” dispute settlement provisions in many FTAs/EPAs and BITs provide an advance agreement of the contracting party countries to submit disputes to arbitration (in the form of an advance comprehensive agreement on arbitration submission), in order to enable investors to submit such investment dispute, if any, to arbitration immediately without obtaining individual consent to arbitration from the government of the host country.例文帳に追加

そこで、多くのFTA/EPA及びBIT における「投資家対国家」紛争解決条項は、この仲裁付託合意を予め締約国が行い（仲裁付託への事前の一括合意）、これによって、投資家が、実際の投資紛争が起きた後に相手国政府の仲裁付託合意を個別に取り付けることなく、即座に仲裁へ付託することを可能にしている。 - 経済産業省

A sync code SY0 of 32 bits indicating start of a sector consisting of a synchronization signal and user data has two Sync States (Primary Sync State and Secondary Sync State), each Sync State has State 1 or State 2 and State 3 or State 4 in which polarization of recorded data is reversed.例文帳に追加

同期信号及びユーザデータからなるセクタの開始を示す３２ビットのシンクコードＳＹ０は、２つのＳｙｎｃ Ｓｔａｔｅ（Ｐｒｉｍａｒｙ Ｓｙｎｃ ＳｔａｔｅとＳｅｃｏｎｄａｒｙ Ｓｙｎｃ Ｓｔａｔｅ）とを有し、各Ｓｙｎｃ Ｓｔａｔｅは、Ｓｔａｔｅ１ ｏｒ Ｓｔａｔｅ２と、その記録データの極性を反転させたＳｔａｔｅ３ ｏｒ Ｓｔａｔｅ４とを有している。 - 特許庁

A discrimination information generating circuit includes a plurality of discrimination elements that are formed on a semiconductor substrate in the same form through the identical manufacturing steps, and it generates discrimination information consisting of plural bits that are determined according to the size of mutual physical volume caused by a variation of electrical characteristic included in the discrimination elements.例文帳に追加

識別情報発生回路は、互いに同じ製造過程をもって同一の形態として半導体基板上に形成された複数の識別要素を含み、上記複数の識別要素の持つ電気的特性バラツキに起因する上記複数の識別要素の相互の物理量の大小関係により決定される複数ビットからなる識別情報を発生させる。 - 特許庁

This semiconductor integrated circuit device is provided with a selector 30 for inputting serial reception data from the outside, and for, when inputting a control signal from a reception state machine part 20, selectively inputting data corresponding to content shown by the control signal among data of several bits configuring serial reception data to a data register corresponding to the data among data registers 41 to 44 of a data register group 40.例文帳に追加

外部からシリアル受信データを入力すると共に、受信ステートマシン部２０からコントロール信号を入力した際、シリアル受信データを構成する複数のｂｉｔ数のデータのうち、コントロール信号が示す内容に対応したデータを、データレジスタ群４０の各データレジスタ４１〜４４の中で当該データに対応したデータレジスタに選択的に入力するセレクタ３０を備えた構成とする。 - 特許庁

In performing bit extension for input data Dn of a bit length n into output data Dm of a bit length larger than n, a bit length extending apparatus 10 assigns high order (m-n) bit of the input data Dn to low order (m-n) bits of the output data requiring supplement, thereby generating the of m-bit output data Dm without performing complicated processing.例文帳に追加

ビット長拡張装置１０は、ビット長ｎの入力データＤｎを、ｎよりも大きなビット長ｍの出力データＤｍにビット拡張する際に、補填が必要となる出力データＤｍの下位の（ｍ−ｎ）ビットに対して、入力データＤｎの上位（ｍ−ｎ）ビットを割り当てることによって、複雑な処理を行うことなく、ｍビットの出力データＤｍを生成する。 - 特許庁

To provide a received frequency converting device and a frequency band switching method, with which accuracy in switching parallel connected band pass filters can be freely selected by changing the number of bits and positions of frequency setting data to be read and an image frequency band cab be attenuated for a fixed quantity in the frequency band of the band pass filters of the number of parallel connected band pass filters.例文帳に追加

並列接続した帯域通過フィルタの切り替え精度を、読み込む周波数設定データのビット数、位置を変えることで自由に選択可能とすると共に、並列接続した帯域通過フィルタの数×帯域通過フィルタの周波数帯域で一定量のイメージ周波数帯域の減衰を可能とした受信周波数変換装置及び周波数帯域切替方法を提供する。 - 特許庁

In the liquid crystal driving circuit composing a liquid crystal display, high quality display is realized by arranging a dither processing circuit for performing optimal color subtraction processing of picture data having more gradation information than the colors displayable by a liquid crystal display at the preceding stage of display memory or an error diffusing circuit, and thereby distributing gradation components (brightness components) composed of lower order bits to adjacent pixels.例文帳に追加

液晶ディスプレイを構成する液晶駆動回路において、表示メモリの前段に液晶ディスプレイの表示可能色よりも、多くの階調情報を有する画像データを最適に減色処理するディザ処理回路もしくは、誤差拡散回路を設けることで、下位ｂｉｔで構成されていた階調成分（輝度成分）を隣接画素に分配し、高画質表示を実現する。 - 特許庁

A semiconductor device is provided with: a relief address generation circuit 110 which generates relief address information on the basis of a plurality of data bits DQ2 supplied in time series from outside via a first terminal; and a programming circuit 120 which writes, into one of fuse sets XSET1 to XSETm and YSET1 to YSETn, the relief address information generated by the relief address generation circuit 110.例文帳に追加

第１の端子を介して外部から時系列的に供給される複数のデータビットＤＱ２に基づいて救済アドレス情報を生成する救済アドレス生成回路１１０と、救済アドレス生成回路１１０によって生成された救済アドレス情報をいずれかのヒューズセットＸＳＥＴ１〜ＸＳＥＴｍ，ＹＳＥＴ１〜ＹＳＥＴｎに書き込むプログラミング回路１２０とを備える。 - 特許庁

The communication apparatus includes: a memory for holding a waveform table showing sample values of a time waveform about each bit pattern of a bit string of a plurality of bits; a waveform reader for reading a sample value of a time waveform corresponding to a bit pattern of an input bit string from the waveform table; and a converter for converting the read sample value of the time waveform into an analog signal.例文帳に追加

通信装置は、複数ビットのビット列の各ビット・パターンについて、時間波形のサンプル値を示す波形テーブルを保持する記憶手段と、入力ビット列のビット・パターンに対応する時間波形のサンプル値を前記波形テーブルから読み出す波形読み出し手段と、前記読み出した時間波形のサンプル値をアナログ信号に変換する変換手段とを備えている。 - 特許庁

In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line.例文帳に追加

割付回路１ｃには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報ＳＬに基づいて、ライトデータＷＤ中のパリティビットＤ９〜Ｄ１２を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部１０を設けた。 - 特許庁

The playback apparatus is provided with a designating means for designating, when resume information is additionally registered in a storage means, one of bits of resume information stored in the storage means as currently selected resume information, and an input means for changing the designation of the currently selected resume information to other resume information stored in the storage means.例文帳に追加

レジューム情報を記憶手段に追加登録した際に、記憶手段に記憶されているレジューム情報のうちの１つのレジューム情報を現在選択しているレジューム情報として指定させる指定手段、および再生中において、現在選択されているレジューム情報としての指定を、記憶手段に記憶されている他のレジューム情報に変更させるための入力手段を備えている。 - 特許庁

Namely, when the whole longitudinal direction of the clip range is equally divided by a predetermined bit number to express a context between objects by the bits, the resolution of depth directional distance in the virtual three-dimensional space per bit can be enhanced, compared with the case in which the perspective transformation processing is performed once while taking the entire overlooking distance from a visual point as one clip range.例文帳に追加

つまり、クリップ範囲の前後方向全体を所定のビット数で均等割してオブジェクトの前後位置関係を当該ビットで表現する際、視点からの見渡し距離全体を１つのクリップ範囲として一回で透視変換処理を行う場合に比べて、１ビット当たりの仮想３次元空間における奥行き方向の距離の分解能を高めることができる。 - 特許庁

This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.例文帳に追加

本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁

To provide a high definition image forming device exhibiting a high reproducibility by correcting image data so as to make a light emission pulse width a prescribed pulse width for an isolated dot pattern that lowers the reproducibility of an image due to the decrease in the light emission pulse width, an isolated dot for which laser on time is 1/4 in an SST to split one picture element into four bits.例文帳に追加

１画素を４ビットに分割するＳＳＴにおいて、レーザＯＮ時間が１／４になるような孤立ドットでは、発光パルス幅が細くなり画像の再現性が悪化してしまう孤立ドットパターンの場合に、発光パルス幅が所定のパルス幅になるように画像データを補正することにより、再現性の高い高品位な画像形成形成装置を提供する。 - 特許庁

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception.例文帳に追加

２値の受信データＤＡＴＡ_0を基準クロックＣＬＫ_refでサンプリングすることによって正規化し、これにより得られる受信用データＤＡＴＡの各エッジに同期して受信データＤＡＴＡ_0のビット伝送速度の逆数に等しい繰り返し周期Ａでパルスを生成し、このパルスを受信用データＤＡＴＡからビット抽出を行うための受信クロックＣＬＫとする。 - 特許庁

A telecommunication system has at least one receiver provided with a symbol listing means SLM for producing a list LoS of predetermined symbols pj which may potentially be received, a marginalization means MGM for associating probability values PrIV(ck) to bits representing the listed symbols pj, and a decoding means DM for refining the probability values.例文帳に追加

受信される可能性がある所定のシンボルｐｊのリストＬｏＳを作成するためのシンボルリスティング手段ＳＬＭと、確率値ＰｒＩＶ（ｃｋ）を上記リスティングされたシンボルｐｊを表すビットに関連付けるためのマージナライゼーション手段ＭＧＭと、その確率値を精緻化するための復号手段ＤＭとを備える少なくとも１つの受信機を有する通信システムに関する。 - 特許庁

There are provided a first receiver for receiving a data signal constituted of a plurality of bits as a parallel signal, a second receiver for receiving a reference signal for capturing the parallel signal, and a simultaneous arrival judgement circuit which compares phases of all or a part of parallel signals with the reference signal and transmits a result of the comparison to parallel signal and reference signal sender sides.例文帳に追加

複数ビットで構成されるデータ信号を並列信号として受信する第１のレシーバと、並列信号の取り込みのための基準信号を受信する第２のレシーバと、並列信号の全部または一部の位相を基準信号と比較しその比較結果を並列信号および基準信号の送り手側に送信する同着判定回路とを備える。 - 特許庁