「bits」に関連した英語例文の一覧と使い方(110ページ目) - Weblio英語例文検索

The numbers of bits within MAP_IEs in DL-MAP and UL-MAP of each frame, used to represent the symbol offset and number of symbols, are scaled to a frame duration and a subcarrier allocation scheme used for a zone with which DL-MAP_IE is associated.例文帳に追加

シンボルオフセット及びシンボル数を表すために使用される、各フレームのＤＬ−ＭＡＰ及びＵＬ−ＭＡＰでのＭＡＰ＿ＩＥ内のビット数は、ＤＬ−ＭＡＰ＿ＩＥと関連する区分に使用されるサブキャリア割当スキーム及びフレーム存続期間へ拡張される。 - 特許庁

In the transmitting circuit 9, a cyclic code CRC of 16 bits capable of detecting the error of the input data is added to the end of the inputted position sensing information, to be converted into the serial data and transmitted to the servo controller 13 as a serial signal SRX.例文帳に追加

送信回路９では、入力された位置検出情報の末尾に入力データの誤りを検出できる１６ビットの巡回符号ＣＲＣを付加してシリアルデータに変換してシリアル信号ＳＲＸとしてサーボ制御装置１３へ送信する。 - 特許庁

Then means for inputting outputs from the data switch 401 in accordance with the input values of the respective bits of the register 400 to the OR circuit 402 and storing the arithmetic result in the memories 404 and 405 is arranged so that the exclusive OR operation is performed at high speed.例文帳に追加

次にレジスタ４００の各ビットの入力値に対するデータスイッチ４０１からの出力を排他的論理和回路４０２に入力し、その演算結果をメモリ４０４，４０５に格納する手段をもつことにより、高速な排他的論理和演算を可能とする。 - 特許庁

Therefore, if a refresh counter of the number of bits corresponding to the number of the word lines existing in the sub-block is prepared in a central control circuit 2, a design change of memory capacity can be performed easily by changing the number of the sub-blocks and changing the group constitution of the sub-blocks.例文帳に追加

このため、サブブロックに存在するワード線数相当のビット数のリフレッシュカウンタを中央制御回路２に用意しておけば、サブブロックの数を変更し、サブブロックのグループ構成を変更することでメモリ容量の設計変更が容易に可能となる。 - 特許庁

A transmitter's number transmitted by an ASCII code from an exchange is first written in a buffer (S3) and, regarding each number composing the transmitter's number written in the buffer, data of low-order 4 bits are taken out from leading data of 1 bit in turn (S4, S6 and S11).例文帳に追加

交換機からＡＳＣＩＩコードで送られる発信者番号は、まずバッファへ書き込まれ（Ｓ３）、そのバッファへ書き込まれた発信者番号を構成する各番号は、先頭の１バイトのデータから順に下位４ビットのデータが取り出される（Ｓ４，Ｓ６，Ｓ１１）。 - 特許庁

Concerning an calculation equation for finding a number Zij of bits to be increased/decreased in each of channels for each frame stipulated in specification TS25.212 Ver. 3. 1. 0 of 3GPP, which is the standard mechanism of third generation digital mobile communication, Ndataj is multiplied by the arithmetic result of RMm.Nmj/RMm.Nmj part.例文帳に追加

第三世代ディジタル移動通信の標準機構である３ＧＰＰの仕様ＴＳ２５．２１２ Ｖｅｒ．３．１．０に規定されたフレーム毎の各チャネルの増減ビット数Ｚijを求めるための演算式は、ＲＭm・Ｎmj／ＲＭm・Ｎmj部分の演算結果にＮdatajを掛ける。 - 特許庁

Regarding the data in a rectangular area which are coded by the byte by using a Pack Bits method (S2), comparison of lines is executed by the raster (S5) and, as to the data which appear in many times, tag information for discrimination is stored in addition in a data table (S9).例文帳に追加

Ｐａｃｋ Ｂｉｔｓ法を用いてバイト単位に符号化される矩形領域のデータについて（Ｓ２）、ラスタ単位にラインの比較を行ない（Ｓ５）、データの出現回数が多いものについては、データテーブルに識別用のタグ情報を併せて記憶しておく（Ｓ９）。 - 特許庁

To solve the problem that in a conventional parallel A/D converter, the number of comparators increases like an exponential function, the power consumption and the area of each chip increase as well and the operation speed of an encoder circuit lowers when the number of bits is increased.例文帳に追加

従来の並列型ＡＤ変換器では、ビット数が増大すると、比較器の数が指数関数的に増し、消費電力およびチップ面積の増大を招き、またエンコード回路の動作速度が低下するとともにプリチャージ動作時の電力も増大する。 - 特許庁

This common communication board 20 has both a general-purpose interface to the personal computer 10 and a dedicated interface to the estimating board 30, divides variable-length data transmitted from the personal computer 10 into data of eight bits and transmits the individual data to the estimating board 30.例文帳に追加

共通通信ボード２０は、パソコン１０との汎用インターフェイスおよび評価用ボード３０との専用インターフェイスの双方を備え、パソコン１０から送信された可変長のデータを８バイトごとのデータに区切って個別に評価用ボード３０に送信する。 - 特許庁

To provide constitution of peripheral circuits suitable for a high speed parallel input/output operation of multi-bits data in a nonvolatile storage device provided with a memory cell of which the electric resistance is varied in nonvolatile fashion in accordance with the level of storage data written by a data writing current.例文帳に追加

データ書込電流によって書込まれた記憶データのレベルに応じて電気抵抗が不揮発的に変化するメモリセルを備えた不揮発性記憶装置において、多ビットデータの高速な並列入出力動作に適した周辺回路の構成を提供する。 - 特許庁

In response to detecting the failure in the first link, the first set of bussed bits is exchanged between the first PCIe bridge and the first IO device using an unused portion of a second link connecting a second PCIe bridge and a second IO device.例文帳に追加

第一リンク中で障害が検出されるのに応じ、第二ＰＣＩｅブリッジと第二ＩＯデバイスとを接続する第二リンクの使われていない部分を用いて、第一ＰＣＩｅブリッジと第一ＩＯデバイスとの間でバス搬送ビットの第一セットが交換される。 - 特許庁

In a transmission data signal at a transmission side, after user data 21 have been transmitted, an intermediate potential section 22 having intermediate potential is outputted to data bits; switching for each data type is notified; and then control data 23 for instructing the modification of parameters in communication are transmitted.例文帳に追加

送信側では、送信データ信号において、ユーザデータ２１の送信後に、データビットに中間電位を持つ中間電位部２２を出力し、データ種別の切り替えを通知し、その後に通信時のパラメータの変更を指示する制御データ２３を送信する。 - 特許庁

When two-bit driving data are "01" or "10", a driving voltage corresponding to an effective data bit, i.e. the bit representing "1" between two bits of the driving data can be controlled to a 1st voltage level V41 (e.g. 2.5V) or a 2nd voltage level V42 (e.g. 5V).例文帳に追加

２ビット駆動データが”０１”または”１０”である場合，駆動データの２ビットのうち，有効データビット，すなわち”１”を表すビットに対応する駆動電圧は，第１電圧レベルＶ４１（例えば，２．５Ｖ）または第２電圧レベルＶ４２（例えば，５Ｖ）のいずれかに調整され得る。 - 特許庁

A multi-stage pipelined AD converter 20 has (n) stages of conversion units, such as a first conversion unit 22, a second conversion unit 24, an (n-1)th conversion unit 26, and an n-th conversion unit 28, which successively convert an analog signal into a digital signal each by several bits starting from the most significant bit.例文帳に追加

複数段パイプライン型のＡＤ変換器２０は、ｎ段の変換ユニットとして、第１変換部２２、第２変換部２４、第（ｎ−１）変換部２６、第ｎ変換部２８を有し、各段がアナログ信号を上位から数ビットずつデジタル信号に変換する。 - 特許庁

A bit width reduction unit 12 outputs, among input signals Din of (N+1) bits, signals within a lower 1/4 signal level range as they are, but compresses, for signals within the next 1/4 range, a ratio of increase of an output value, to 1/2, to increase of an input value.例文帳に追加

ビット幅削減部１２は、（Ｎ＋１）ビットの入力信号Ｄinのうち下位１／４の信号レベル範囲の信号はそのまま出力し、その次の１／４の範囲の信号については入力値の増加に対する出力値の増加の割合を１／２に圧縮する。 - 特許庁

Original data is subjected to CIRC encoding processing in ST1, the part corresponding to low 8 bits of encoded data and C2 parity data are changed in ST2, and processing is carried out to replace the changed data with data to scatter DSV when EFM (eight to fourteen modulation) modulation is performed.例文帳に追加

オリジナルデータに対してＣＩＲＣエンコード処理がなされ（ＳＴ１）、ＳＴ２でエンコード済みのデータに対して下位８ビットに相当する部分およびＣ２パリティのデータを変更し、ＥＦＭ変調した場合にＤＳＶが発散するようなデータに置換する加工を行う。 - 特許庁

If automatic color selection is designated, an image combining circuit 18 generates synthetic image data by replacing least significant bits of a color difference component, for example, in pixels of the color image data with a value of relevant pixels in the monochromatic binary image data and stores the generated image data in a buffer memory 20.例文帳に追加

画像合成回路１８は、自動カラー選択が指定されている場合、カラー画像データの各画素の例えば色差成分の最下位ビットを白黒２値画像データの当該画素の値に置き換えることで合成画像データを生成し、バッファメモリ２０に蓄積する。 - 特許庁

The 8-bit data bits converted by the A/D conversion circuits 144 are supplied to eight pixels 110, which in turn correspond to the crossings of the selected scanning lines 112 and selected 8 data lines 114, through the 8 data lines.例文帳に追加

選択される走査線１１２と選択される８本のデータ線１１４との交差に対応する８個の画素１１０に対し、Ａ／Ｄ変換回路１４４によって変換された８ビットのデータビットは、選択される８本のデータ線を介して供給される。 - 特許庁

An image file F0, to be preserved as digital data in the computer device 1, is converted into print pattern data by a data conversion program 100, after being divided by every 4 bits and is printed as a print pattern on a print form P by the printer 2.例文帳に追加

コンピュータ装置１においてデジタルデータとして保存すべき画像ファイルＦ_０は、４ｂｉｔ毎に分割された上でデータ変換プログラム１００によって印刷パターンデータに変換され、プリンタ２において印刷用紙Ｐに印刷パターンとして印刷される。 - 特許庁

Image data obtained by multiplying a value of lower four bits of image data D by 2, 1, 1/2, 1/4, or 1/8 is selected in accordance with the reference set signal RSS and is added, and the corresponding reference value is added furthermore, and converted conversion image data Do is outputted.例文帳に追加

画像データＤの下位４ビットの値を２倍、１倍、１／２倍、１／４倍または１／８倍した画像データがリファレンスセット信号ＲＳＳに応じて選択して加算され、さらに対応する基準値を加算して、変換された変換画像データＤｏを出力する。 - 特許庁

Then, concentration difference K is detected from the number of ON bits per area obtained by calculating an exclusive logical sum, and when a threshold P is less than the density difference K, correction quantity Q is added to the density information of the object to be plotted so that the density information of the object can be corrected, and the object is plotted and developed again.例文帳に追加

排他的論理和をとって得た面積当たりのＯＮビットの数から濃度差Ｋを検出し、その結果、閾値Ｐ＞濃度差Ｋである場合は、描画オブジェクトの濃度情報に補正量Ｑを加算して補正し、再度描画展開する。 - 特許庁

The detection of a defective bit is carried out with respect to a plurality of output data bits (D[3:0]) of a memory circuit, and a comparator circuit (15) is arranged for outputting this detection result by degrading to one bit signal, and the output signal of this comparator circuit (15) is stored in a flip-flop (20).例文帳に追加

メモリ回路の複数出力データビット（Ｄ［３：０］）に対し、不良ビットの検出を行ないその検出結果を１ビット信号に縮退して出力する比較回路（１５）を設け、この比較回路（１５）の出力信号をフリップフロップ（２０）に格納する。 - 特許庁

The vocal device according to the present invention is capable of acquiring a plurality of kinds of speech selection addresses with values set to respective bits of a first (n)-bit address and a second (m)-bit address, so various speeches corresponding to various speech select addresses are pronounced.例文帳に追加

本発明の発音装置では、ｎビットの第１アドレス及びｍビットの第２アドレスにおける各ビットにたてられた値によって、複数種類の音声選択アドレスを取得することができるので、種々の音声選択アドレスに応じた種々の音声が発音される。 - 特許庁

A network element NE 1 is in subordinate synchronization with a main synchronous clock generator 19, sets a value of '1010' as a recognition number of the subordinate synchronization direction to the high-order 4 bits of an S1 byte of the multi-section overhead MSOH of a synchronous transfer mode STM-n signal and transmits the resulting signal to a NE 2.例文帳に追加

ＮＥ１は、主同期クロック発生装置１９に従属同期するとともに、ＳＴＭ−ｎ信号のＭＳＯＨのＳ１バイトの上位４ビットに、従属同期方向認識番号として、“１０１０”という値を設定し、ＮＥ２に伝送する。 - 特許庁

A synchronizing code detection circuit 41 in a synchronous circuit 4 built in the selective call receiver executes the 1st detecting operation in an initial state, and after detecting a preamble by detecting the repeat of '1' and '0' about 4 bits by intermittent reception, is switched to continuous reception to detect a synchronizing code word(SC) signal.例文帳に追加

フレーム同期がとれるまでは間欠受信により４ビット程度の１，０の繰り返しを検出することによりプリアンブル検出と判断し連続受信に切り換えてＳＣ信号を検出する（第１検出動作）ことでフレーム同期をとる。 - 特許庁

When the data transfer from the plurality of primary data sources is interleaved in the secondary data source, transferred data is only used bits, interleaving is proportionally performed based on an amount of data of each primary data source to shorten backup time and to perform efficient data transfer.例文帳に追加

複数の１次データソースからのデータ転送を２次データソースにおいてインタリーブする際に、転送されるデータは使用ビットのみであり、各１次データソースのデータ量を基にして比例的にインタリーブを行い、バックアップ時間の短縮や効率的なデータ転送を行う。 - 特許庁

A decoder 17 decodes the branch condition generating instructions (ANDORP, ORANDP) and allows a logical operation circuit 18 to execute AND and OR operations using plural bits stored in the register 12 in the same instruction execution cycle and reflects the operation results to the register 12.例文帳に追加

デコーダ（１７）は分岐条件生成命令を解読し、論理演算回路（１８）にプレディケートレジスタの複数ビットを用いた論理積及び論理和演算を同じ命令実行サイクル中で実行させ、その演算演算結果をプレディケートレジスタに反映させる。 - 特許庁

A clock generating circuit 9 takes into account frequency fluctuations in a frame synchronizing signal (SOF) received from a USB bus to generate a clock with a frequency resulting from the frequency of the SOF maximally shifted to high frequencies multiplied with number of bits sent within one period of the SOF.例文帳に追加

クロック生成回路９は、ＵＳＢバスから受信するフレーム同期信号（ＳＯＦ）の周波数変動を考慮し、高周波側に最大にシフトしたＳＯＦの周波数にＳＯＦの１周期内に伝送されるビット数を乗じて得たクロックを生成する。 - 特許庁

In a case where it is determined that user data to be transmitted are not present at a radio base station, a radio communication terminal stores 0 in a header Format, calculates a CRC code from padding bits (all zero) and ack, and turns off a power amplifier in a period of time during which user data are to be transmitted.例文帳に追加

無線通信端末は、無線基地局に送信すべきユーザデータが存在しないと判定された場合、ｈｅａｄｅｒＦｏｒｍａｔに０を格納し、パディングビット（オールゼロ）及びａｃｋからＣＲＣ符号を算出し、ユーザデータを送信すべき期間においてパワーアンプをオフする。 - 特許庁

When the element encoder in the encoder is a Wozencraft type convolution encoder, the conclusion information generating circuit 153 expresses a conclusion state clearly by generating information corresponding to the number of input bits, as conclusion information, only during the conclusion interval.例文帳に追加

特に、終結情報生成回路１５３は、符号化装置における要素符号化器がボーゼンクラフト型の畳み込み符号化器であった場合には、終結情報として、入力ビット数分の情報を終結期間分だけ生成することによって、終結ステートを明示する。 - 特許庁

In the addition-based calculation, when the last two figures of bits in the multiplication are 1, 0, addition for the multiplicand is performed, while when they are 1, 1, subtraction for the multiplicand is performed while shifting to the subtraction-based calculation.例文帳に追加

ここで、加算基調の演算では、乗数におけるビットの数値が下桁側から順に１、０となる場合に被乗数に係る加算を行い、下桁側から順に１、１となる場合に減算基調の演算に移行しつつ被乗数に係る減算を行う。 - 特許庁

To provide a supervisory control system where a master unit inspects an operating state of a slave unit during an on-line operation in which the master unit collects measured information in the slave unit without need for providing state inspection exclusive bits to information communicated between the master unit and the slave unit.例文帳に追加

マスタ装置とスレーブ装置との間でやりとりする情報に状態検査専用のビットを設けることなく、マスタ装置がスレーブ装置の計測情報を収集するオンライン動作中に、マスタ装置によりスレーブ装置の動作状態を検査する。 - 特許庁

To provide a pixel data reader for reading out the data of pixels around a remarked pixel from a recording medium in which the pixel data can be read out efficiently through a simple arrangement while making the number of bits representing the image data variable.例文帳に追加

注目する画素の周囲の画素の画素データを記憶媒体から読み出す画素データ読み出し装置であって、画素データを表すビット数を可変にすることを可能にしながら、画素データを効率よく読み出すことが可能で簡素な構成のものを提供する。 - 特許庁

The normal operation confirmation test of an FCS inspection processing (FCS inspection processing part) is performed based on generation or no generation of an FCS error due to coincidence or difference of the number of bits in a CRC polynomial between the CRC generation in the case of transmission and CRC inspection in the case of reception.例文帳に追加

ＦＣＳ検査処理（ＦＣＳ検査処理部）の正常動作確認試験を、送信時のＣＲＣ生成と受信時のＣＲＣ検査とのＣＲＣ多項式におけるビット数の一致又は相違によるＦＣＳエラーの発生又は非発生に基づいて行う。 - 特許庁

The main semiconductor integrated circuit device 105 incorporates a D/A conversion means 110 for converting digital data of n bits (n: an integer of 2 or more) accessing to designate any of outside devices 110-140 into analog data to be output to the outside.例文帳に追加

主半導体集積回路装置１０５は、外部デバイス１１０〜１４０の何れかを指定してアクセスをするためのｎビット（ｎは２以上の整数）のデジタルデータをアナログデータに変換して外部へ出力するＤ／Ａ変換手段１０１を内蔵している。 - 特許庁

The information of plural bits is independently produced in accordance with the variation of logical threshold voltages of the discrimination circuit elements, and do not need an addition or change of a manufacturing process to be necessary when newly using a programmable memory device since it is unnecessary to the information.例文帳に追加

前記複数ビットの情報は識別回路要素の論理閾値電圧のばらつきに従って自立的に生成され、外部からの番号設定を要しないから、プログラム可能な記憶素子を新たに用いる時に必要な製造工程の追加や変更を要しない。 - 特許庁

Using the 15 bits for expansion, start/stop control of a transmitter in a plurality of relay stations is performed by transmitting start, stop signals to the transmitters in the relay stations including broadcasting/non-broadcasting flags in a TS packet header and ON, OFF control signals.例文帳に追加

この拡張用の１５ビットを利用し、ＴＳパケットヘッダ内の放送/非放送フラグと送信機のＯＮ、ＯＦＦ制御信号を絡め、中継局送信機へ起動、停止信号を伝送することで、複数の中継局送信機の起動/停止制御を行う。 - 特許庁

Since this conversion table stores the display driving data or its correction value, correspondingly to the combination of the high-order bits of the present frame picture data and those of the preceding frame picture data, a high speed memory circuit for storing the conversion table can be reduced in capacity.例文帳に追加

この変換テーブルを，現フレーム画像データの上位ビットと前フレーム画像データの上位ビットとの組合せに対応して，表示用駆動データまたはその補正値を格納しているので，変換テーブルを格納する高速メモリ回路の容量を少なくすることができる。 - 特許庁

The dummy packet contains two bits of information to identify the PC-DTV board 3, one is encrypted by a PC-DTV encryption key, and the other is encrypted by an analyzer encryption key intrinsic to the analyzer of the replaced and encrypted data stream.例文帳に追加

ダミーパケットには、ＰＣ−ＤＴＶボード３を識別する情報が２個含まれており、一方はＰＣ−ＤＴＶ用暗号鍵で暗号化されており、他方は、置換済み暗号化データストリームの解析者に固有の解析者用暗号鍵で暗号化されている。 - 特許庁

The address areas belonging to the fixed bit length area 4a are provided with bit length (n bits) for one word, and the address areas belonging to the limited bit length areas 4b and 4c are respectively provided with different bit length (m0 bit and m1 bit) shorter than the bit length for one word.例文帳に追加

固定ビット長領域４ａに属するアドレス領域は１ワード分のビット長（ｎビット）を、また制限ビット長領域４ｂ，４ｃに属するアドレス領域は１ワード分よりも短くかつそれぞれ異なるビット長（ｍ_0ビット，ｍ_1ビット）をそれぞれ有する。 - 特許庁

In a LCD controller 40, the video digital data Da is not inverted in a non-inversion-side horizontal period and values of respective bits of the video data are inverted in an inversion-side horizontal period to be transmitted to the arithmetic interpolation correcting circuit 51 of a column driver 50 as a video data Db.例文帳に追加

ＬＣＤコントローラ４０では、その映像データＤａを、非反転側の水平期間では反転させることなく、反転側の水平期間では各ビットの値を反転させて、映像データＤｂとして、コラムドライバ５０の補間演算補正回路５１に送出する。 - 特許庁

It mainly has sub-micro cylindrical lenses directly formed on the substrate of the recording medium to enable a near-field optical laser to write and generate smaller optical spots thereby to achieve smaller recording bits and increase the recording density.例文帳に追加

主に記録媒体の基板上に直接形成されたサブマイクロシリンドリカルレンズがあり、ニアフィールド光学レーザーが書き込み可能となり、より小さな光学スポットを生成することによって、より小さな記録ビットを提供し、記録密度を上昇させるものである。 - 特許庁

The HDD also includes a pulse circuit configured to supply pulsed power from the charging circuit to the write component within the operating voltage range during a controlled shutdown so that remaining data sector bits are written during the controlled shutdown of the write component.例文帳に追加

ＨＤＤは、書き込み構成要素の被制御シャットダウン中に、残りのデータセクタビットが書き込まれるように、被制御シャットダウン中に動作電圧範囲内で電力を充電回路から書き込み構成要素にパルスするように構成されたパルス回路も含む。 - 特許庁

The drain pump is equipped with: a means for forming the variable voltages according to the number of the bits to be programmed; a pump for pumping the inputted voltage; and a regulator for regulating the output voltage of the pump according to the variable voltages and outputting the same.例文帳に追加

プログラムすべきビットの数に応じて可変電圧を生成するための手段と、入力される電圧をポンプするためのポンプと、前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータとを備えてなる。 - 特許庁

To provide an apparatus and a method of quantization in a digital communication system for actively adjusting the quantization interval of signals input to a decoder using the finite number of bits in particular in a receiver.例文帳に追加

本発明は、デジタル通信システムにおける量子化装置及び方法に関し、特に受信機で有限ビット数を使用するデコーダの入力量子化間隔を能動的に調節するデジタル通信システムにおける量子化装置及び方法を提供するためのものである。 - 特許庁