「command logic」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The programmable logic control device (PLC) with a queue function and its method receive first input commands from one of several operation terminals by a command transmitting/receiving unit.例文帳に追加

キュー機能を備えるプログラマブル論理制御装置（ＰＬＣ）及びその方法はコマンド送受信ユニットにより複数操作端の１つから第１入力コマンドを受ける。 - 特許庁

When an inspection start command is inputted, a logic block 21 controls a high-speed sequencer 22 and a selector 23, and starts inspection processing of a semiconductor integrated circuit 1.例文帳に追加

検査開始コマンドが入力された場合、論理ブロック２１は、高速シーケンサ２２およびセレクタ２３を制御し、半導体集積回路１の検査処理開始させる。 - 特許庁

When the computed signal is "High", the microcomputer-logic circuit section 2 and the memory section 3 goes into an inactive state, and a system-reset command is emitted by the controller 4.例文帳に追加

この演算した信号が“Ｈｉｇｈ”の場合、マイコン・論理回路部２及びメモリ部３は非活性状態となり、且つ制御部４からシステムリセット指令が発せられる。 - 特許庁

When the command voltage vuc changes from a state larger to a state smaller than the command voltage vvc in a positive region of the command voltages vuc, vvc, a polarity inversion of UV interphase voltage is decided based on a logic inversion of the operation signal gvp on a negative-going edge of the operation signal gup.例文帳に追加

例えば指令電圧ｖｕｃ，ｖｖｃが正の領域において指令電圧ｖｕｃの方が指令電圧ｖｖｃよりも大きい状態から小さい状態へと変化する際には、操作信号ｇｕｐの立ち下がりエッジにおける操作信号ｇｖｐの論理反転に基づきＵＶ相間電圧の極性反転を判断する。 - 特許庁

Command list generating means generates a list of a write command group for parallel-writing corresponding to logic pages via a channel group excluding the error correction channel in the plural channels based on the determination of the channels to which error correction channels are allotted.例文帳に追加

コマンドリスト生成手段は、誤り訂正チャネルが割り当てられるチャネルの決定に基づいて、複数のチャネルのうちの誤り訂正チャネルを除くチャネル群を介して、対応する論理ページを並列に書き込むためのライトコマンド群のリストを生成する。 - 特許庁

If a controller 111 becomes in an idle state of command wait, the supply of a clock CLK1 to a core logic of the controller 111 is automatically suspended by a clock control circuit 208.例文帳に追加

コントローラ１１１がコマンド待ちのアイドル状態になった場合、コントローラ１１１のコアロジックへのクロックＣＬＫ１の供給がクロック制御回路２０８によって自動的に停止される。 - 特許庁

When receiving the control command signal γ, the plant model logic 21 performs simulated operation indicating the operation state of the plant, on a program and outputs an operation state signal β indicating the operation state.例文帳に追加

プラントモデル用ロジック２１は、制御指令信号γを受けると、プラントの動作状態示す模擬動作をプログラム上で行い動作状態を示す運転状態信号βを出力する。 - 特許庁

This command queuing level detection logic allows access to the PCI bus, so that a PCI data source can complete burst writing operation without destruction, while a specific number (e.g. 1) operation commands are still put in the command queue.例文帳に追加

このコマンド待ち行列レベル検出論理は、所定数（例えば１）の操作コマンドがそのコマンド待ち行列に入れられたままであり、ＰＣＩデータ・ソースが破壊無しにバースト書き込み操作を完了させることができるようにＰＣＩバスに対するアクセスを許可する。 - 特許庁

Control of operation of a scanner 20 and a printer 40 connected by every logic channel is enabled to be executed by control 30 based on a command inputted by an USB port 10a or an operation panel 35 and an channel ID included in the same command.例文帳に追加

ＵＳＢポート１０ａあるいは操作パネル３５にて入力されるコマンドや同コマンドに含まれるチャネルＩＤに基づいて、コントロール３０は、論理チャネル毎に接続されているスキャナ２０やプリンタ４０の動作を制御を実行することが可能になる。 - 特許庁

When simulating the transitional state, data is exchanged between the CFD operation and the control logic, and a transitional change quantity of throttle opening of a model in the CFD operation is determined on the basis of a change command of, for example, the throttle opening determined according to the control logic (1).例文帳に追加

過渡状態を模擬するときにはＣＦＤ演算と制御ロジックとの間でデータを交換し、制御ロジックに従って求められる例えばスロットル開度の変更指令に基づいて、ＣＦＤ演算におけるモデルのスロットル開度の過渡的な変更量を決定する（▲１▼）。 - 特許庁

A file for authentication data generation 16b is stored in an EEPTOM 16, and an authentication data generation part 13a of a command processing integration part 13 includes a control logic part comprising a logic circuit, a register for storing random number data, and a data processing part subjecting random number data to unit processing.例文帳に追加

ＥＥＰＲＯＭ１６には認証データ生成用ファイル１６ｂが記憶されており、コマンド処理集積部１３の認証データ生成部１３ａは、論理回路により構成された制御ロジック部と、乱数データを格納するレジスタと、乱数データに単位処理を施すデータ処理部とを有する。 - 特許庁

A latch 403 for holding a command (DIBAC) inputted from the outside, a decode logic combination circuit 404 for decoding an output of the latch 403, a latch 401 for holding a ready/busy signal from a RB generation part 204, and an AND gate 405 for receiving an output of the decode logic combination circuit 404 and an output of the latch 401 are provided in a command decoder.例文帳に追加

コマンドデコーダ内に、外部から入力されたコマンド（ＤＩＢＡＣ）を保持するラッチ４０３と、ラッチ４０３の出力をデコードするデコード論理組み合わせ回路４０４と、ＲＢ生成部２０４からのレディ／ビジー信号を保持するラッチ４０１と、デコード論理組み合わせ回路４０４の出力とラッチ４０１の出力とを入力するＡＮＤゲート４０５とを設ける。 - 特許庁

The control logic of an on-board controller 10 that carries out command is constituted, based on a dynamic inversion method that conversely traces the causal relation of a motion, of hierarchical structure with the converse system of a dynamic system relating to each motion factor being serially connected thereto as an internal command generator.例文帳に追加

コマンドを実行するオンボードコントローラ１０の制御ロジックを運動の因果関係を逆に辿るダイナミック・インバージョン方式に基づいて各運動因子に係る動的システムの逆システムが内部コマンド生成器としてシリアルに結合した階層構造によって構築する。 - 特許庁

A logic circuit 21 judges to be abnormal and abnormal when the voltage of the voltage-dividing resistor 23 exists or is equal to zero, respectively, when the ON command is issued, and judges to be normal and abnormal when the voltage of the voltage-dividing resistor 23 exists and is equal to zero, respectively, when the OFF command is issued.例文帳に追加

論理回路２１は、オン指令発令時に分圧抵抗２３の電圧が有りならば異常であるが分圧抵抗２３の電圧が零ならば正常と判定し、オフ指令発令時に分圧抵抗２３の電圧が有りならば正常で分圧抵抗２３の電圧が零ならば異常と判定する。 - 特許庁

When a retry processing is abnormally completed because the logic disk 13 is reserved by an initiator 5, a pass redundant driver 3 issues a forced reserve command from the initiator 6 of the alternative pass.例文帳に追加

パス冗長化ドライバ３は、論理ディスク１３が他のイニシエータ５によってリザーブされているためにリトライ処理が異常終了した場合は、代替パスのイニシエータ６から強制リザーブコマンドを発行する。 - 特許庁

The electric brake controlling devices 104 and 105 on the rear wheels extract one braking command by the scheduled logic from a plurality of the received braking commands, and generate a braking force on the rear wheels.例文帳に追加

後車輪の電気式ブレーキ制御装置１０４，１０５は、受信した複数のブレーキ指令から予定のロジックにより１つのブレーキ指令を抽出して後車輪にブレーキ力を発生させる。 - 特許庁

The control logic part 4 outputs a breaker ON signal S3 for operating a diesel generation facility auto- pickup to each facility control panel 5 when both of the diesel generation facility permission signal S4 from the prediction control logic part 5 and the diesel generation facility ON command signal S2 are materialized.例文帳に追加

制御ロジック部４では、予測制御ロジック部６からのディーゼル発電設備投入許可信号Ｓ４及び監視制御盤２からのディーゼル発電設備投入指令信号Ｓ２の双方が成立したときにディーゼル発電設備オートピックアップを動作させるための遮断器投入信号Ｓ３を各設備制御盤５に出力する。 - 特許庁

At that time, the address of the block B is automatically generated with internal logic, and on completion of the write operation, data in the block A being a copy source are automatically erased without receiving an erase command from an outside.例文帳に追加

この時、ブロックＢのアドレスは内部ロジックで自動生成する、また、この書き込み動作が完了すると、外部からの消去コマンドを受領しなくても、自動的に複写元であるブロックＡのデータは消去される。 - 特許庁

When information instructing the next access processing is written in a command register R1, the number of sectors register R2 and an LBA (logic block address) register R3 and when access areas based on the information continue, the access processing is continued.例文帳に追加

その後、次のアクセス処理を指示する情報がコマンドレジスタＲ１、セクタ数レジスタＲ２及びＬＢＡレジスタＲ３に書き込まれ、その情報に基づくアクセス領域が連続していれば、アクセス処理を続行する。 - 特許庁

In the programmable logic controller system which controls the indicator connected to the programmable logic controller by a personal computer through a network, the personal computer has a gateway communication file generation section which generates a gateway communication file which controls the indicator, and the programmable logic controller outputs a communication command with the indicator to the indicator of a request destination port based on the content of the gateway communication file.例文帳に追加

プログラマブル・ロジック・コントローラに接続された表示器を、ネットワークを介してパーソナル・コンピュータで制御するプログラマブル・ロジック・コントローラ・システムにおいて、前記パーソナル・コンピュータは、前記表示器を制御するゲートウェイ通信ファイルを生成するゲートウェイ通信ファイル生成部を備え、前記プログラマブル・ロジック・コントローラは、前記ゲートウェイ通信ファイルの内容に基づいて、要求先ポートの前記表示器に対し表示器との通信コマンドを出力する。 - 特許庁

Built-in self test is started by the command of CPU 12 and the test results of a memory 11 and a logic circuit group 13 are read from the memory inspection compressor 17 and the logic circuit inspection compressor 15, it is compared with an expectation value which is previously stored in the memory 11 and the result is diagnosed in the one chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

The self-check of incorporation is started by a command of a CPU 12, and the test results of the memory 11 and a logic circuit group 13 are read from the memory checking compressor 17 and the logic circuit checking compressor 15 and compared respectively with expected values stored beforehand in the memory 11 to diagnose the result inside the one-chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

In a FCRAM, when receiving a mode register set detecting signal bMSET generated by a command detecting circuit and a detecting signal AILTC<;7>; of arbitrary one bit VA<;7>; of an address signal input, a mode register set or test mode entry is switched in accordance with a logic level of the signal AILTC<;7>;.例文帳に追加

FCRAM において、コマンド検知回路で生成されたモードレジスタセット検知信号bMSET とアドレス信号入力の任意の１ビットVA<7> の検知信号AILTC<7>を受け、信号AILTC<7>の論理レベルに応じてモードレジスタセットまたはテストモードエントリを切り換える。 - 特許庁

When the whole contents of one page of a flash memory is rewritten, as command data does not exist, an instruction signal PAGEWRT of a logic value '0' is supplied to a write-in control circuit 10, and write-in operation of the flash memory 1 is controlled.例文帳に追加

フラッシュメモリ１の１ページの全内容を書き換える場合、コマンドデータが存在しない為、書き込み制御回路１０は論路値「０」の指示信号ＰＡＧＥＷＲＴが供給されてフラッシュメモリ１の書き込み動作を制御する。 - 特許庁

The logic chip (2) is provided with a data storage circuit (22) for holding test data at a test mode, and the test data supplied through a data input/output terminal (6) in response to a test data set command are stored in the data storage circuit (22).例文帳に追加

ここにおいて、ロジックチップ（２）は、テストモード時にテストデータを保持するデータ記憶回路（２２）を備え、テストデータセットコマンドに応答してデータ入出力端子（６）を介して供給されるテストデータを、データ記憶回路（２２）に格納する。 - 特許庁

This driving circuit is one related to a sensorless motor, which puts the motor in reverse torque brake condition by adding a brake command signal to a current application logic circuit 77, counts up a counter circuit 89 to generate a count signal, and stops the drive current to a drive coil with the count signal and the signal of the brake command, thereby breaking the drive torque.例文帳に追加

通電ロジック回路７７にブレーキ指令信号を加え逆トルクブレーキ状態にしモータの回転速度が十分に低下したとき、前記カウンタ回路８９をカウントアップし、カウント信号を発生させ、そのカウント信号とブレーキ指令の信号で駆動コイルへの駆動電流を停止し駆動トルクを遮断するセンサレスモータに関する。 - 特許庁

The multi-cycle path detection device extracts a timing report of route violating timing from a timing analysis result of a logic circuit, and converts starting and ending points of a route corresponding to a route to starting and ending points of a multi-cycle path command to detect a multi-cycle path.例文帳に追加

論理回路のタイミング解析結果からタイミング違反をしている経路のタイミングレポートを抽出し、それに対応する経路の始点及び終点を、マルチサイクルパスを検出するためのマルチサイクルパスコマンドの始点及び終点に変換する。 - 特許庁

The BIST control part transmits, in the test mode, control data, a command signal, test pattern data and a test address signal to the BIST logic circuit through the system bus to test the IP block, and compresses and stores the test result data received through the system bus.例文帳に追加

ＢＩＳＴコントロール部は、テストモードで、システムバスを介してＢＩＳＴロジック回路に制御データ、コマンド信号、テストパターンデータ、及びテストアドレス信号を伝送してＩＰブロックをテストし、システムバスを介して受信されるテスト結果データを圧縮して保存する。 - 特許庁

A software programming compares a result generated from execution as a hardware logic, in one mode out of two modes, with a result generated from execution as a software command, in the other mode out of the two modes.例文帳に追加

ソフトウェアプログラミングは、２つの形態のうちの一方の形態の、ハードウェア論理としての実行から生成される結果と、２つの形態のうちの別の形態の、ソフトウェア命令としての実行から生成される結果との比較を更に実行する。 - 特許庁

An output 38 to an antenna 42 of an RFID tag 10 is disconnected from a balance circuit of an RFID chip, by a series switch brought into an operation state in response to a logic command CLOAK generated by the RFID chip.例文帳に追加

ＲＦＩＤタグ１０のアンテナ４２に対する出力３８は、ＲＦＩＤチップによって生成された論理コマンドＣＬＯＡＫに応答して動作状態にされる直列スイッチによって、ＲＦＩＤチップの平衡回路から切断される。 - 特許庁

When a pre-charge command is inputted during burst operation, a burst interruption-write (PENOR) signal generated by a control logic is reset and made Low, and this PENOR signal is inputted to a reset circuit 212 for write-operation provided in a QFC circuit 116.例文帳に追加

バースト動作中にプリチャージコマンドが入力されると、制御ロジックにて生成されるバーストインタラプションライト(PENOR)信号がリセットされてLowになり、このPENOR信号がＱＦＣ回路１１６内に設けられたライト動作用リセット回路２１２に入力される。 - 特許庁

When the logic link of any ONU is interrupted, the CPU (24) transmits the instant response request command toward the ONUs (18-1 to 18-n), and the waveform measuring instrument (38) measures the envelope waveform of the output electric signals of the optoelectric (30) as a failure time waveform.例文帳に追加

何れかのＯＮＵの論理リンクが断になると、ＣＰＵ（２４）は、即時応答要求コマンドをＯＮＵ（１８−１〜ｎ）に向け送信し、波形計測装置（３８）は、光／電気変換器（３０）の出力電気信号の包絡線波形を障害時波形として計測する。 - 特許庁

The second microcomputer 200 varies the logic level of a processing completion signal EOCT into the state of a pulse in a period from the start of processing in response to a request command to completion, and transmits it to the first microcomputer 100 through a signal wire 300.例文帳に追加

第２のマイコン２００は、要求コマンドに対応する処理の開始から完了までの期間で処理完了信号ＥＯＣＴの論理レベルをパルス状に変化させ、該信号ＥＯＣＴを信号線３００を介して第１のマイコン１００に送信する。 - 特許庁

To provide a debugging device and a debugger control method for extending a breakpoint designation method and command language specifications as to a symbolic debugger to improve convenience and for changing a logic of a program without requiring compiling as to an aspect-oriented programming language.例文帳に追加

シンボリックデバッガに対してはブレークポイントの指定方式とコマンド言語仕様を拡張して利便性を向上する一方、アスペクト指向プログラミング言語に対してはコンパイル不要で、プログラムのロジック変更等が可能なデバッグ装置及びデバッガ制御方法を実現すること。 - 特許庁

A memory circuit includes an address designation circuit for receiving the addresses of an array, a row decoder, a column decoder and a data bit, a control logic for receiving a command and transmitting a control signal to a memory system block, and a detecting and writing driver circuit connected to a selected column.例文帳に追加

メモリ回路は、アレイ、行デコーダ、列デコーダ、データビットのアドレスを受信するためのアドレス指定回路、コマンドを受信し制御信号をメモリシステムブロックに送信する制御ロジック、ならびに選択された列に結合された検知および書込みドライバ回路を含む。 - 特許庁

A dead time compensation logic circuit 160 calculates a dead time compensation voltage &utri;V' based on a rate of change of a voltage command value V*, a gain &utri;V calculated from a DC voltage value Vdc supplied to the power converter device, a dead time Td and a switching frequency fc, and a current polarity A.例文帳に追加

デットタイム補償ロジック回路１６０は、電圧指令値Ｖ＊の変化率と、電力変換装置に供給される直流電圧値ＶｄｃとデットタイムＴｄとスイッチング周波数ｆｃより演算したゲインΔＶと、電流の極性Ａとに基づいて、デットタイム補償電圧ΔＶ’を算出する。 - 特許庁

To provide a fuel cell power generation system quickly stopping operation without exerting influence on an inner logic of a learning computing means when abnormality occurred in the fuel cell power generation system conducting power generation operation and stopping by the command of the learning computing means.例文帳に追加

学習演算手段の指令により発電運転および停止行う燃料電池発電システムにおいて異常が発生した場合、学習演算手段の内部論理に影響を与えず、速やかに運転停止が可能となる燃料電池発電システムを提供すること。 - 特許庁

When a driver issues a request command for maintaining four-wheel drive or when the road condition of the vehicle changes, a control logic 200 of the 4WDCU 6 maintains a four-wheel drive mode in which the rear wheels are driven by the motor 5 and the front wheels are driven by an internal combustion engine 1.例文帳に追加

４ＷＤＣＵ６の制御ロジック２００は、運転者から４駆持続の持続要求指令がある場合、或いは車両の走行路状態に変化が生じる場合には、電動機５により後輪を駆動し、内燃機関１により前輪を駆動する４駆モードを持続する。 - 特許庁

A frame telegraphic message transmission means 20 arranged in a station on a roadway and an aboveground apparatus room is provided with a speed control logic block 40 of a train TR, and this block is provided with an information forming part 42 for control information for receiving command information S41 and the information storage area 43a.例文帳に追加

路線上の駅や地上機器室内に設置したフレーム電文の伝送手段２０が、列車ＴＲの速度制御論理ブロック４０を有し、これに指令情報等Ｓ４１を受ける制御情報等のための情報編成部４２と、その情報記憶領域４３ａとを設ける。 - 特許庁

A graphic logic of an integrated LSI includes a command decoding part 20 for decoding a command of a host CPU 10, and an image decoding part 22 for executing decoding processing, and the image decoding part 22 includes a plurality of image decoders 30 for decompressing compressed image data as the decoding processing, a plurality of α-decoders 31 for blending transparent and translucent image data, and a bus control part 32.例文帳に追加

統合化ＬＳＩのグラフィックス用ロジックは、上位ＣＰＵ１０の命令を解読する命令解読部２０と、デコード処理を行う画像デコード部２２とを備え、画像デコード部２２は、前記デコード処理として、圧縮された画素データの伸長処理を行う複数の画素デコーダ３０と、透明、半透明の画像データをブレンドするブレンド処理を行う複数のαデコーダ３１と、バス制御部３２とを備える。 - 特許庁

Plural individual verification test descriptions corresponding to plural peripheral circuits included in an integrated circuit, system verification test description for performing logic verification by simultaneously driving plural peripheral circuits, individual verification utilities for describing the contents of execution when individually verifying a command described in each individual verification test description, and a system verification utilities for describing the contents of execution at the system verification of a command described in each individual verification test description are prepared.例文帳に追加

集積回路に含まれる複数の周辺回路に対応した複数の個別検証テスト記述、該複数の周辺回路を同時に動作させて論理検証するためのシステム検証テスト記述、個別検証テスト記述に記述されたコマンドの個別検証時の実行内容を記述する個別検証用ユーティリティ、該個別検証テスト記述に記述されたコマンドのシステム検証時の実行内容を記述するシステム検証用ユーティリティを用意する。 - 特許庁

The control portion 12 comprises a logic circuit 35 which outputs an opening/closing driving signal according to the opening/closing selection output of the first signal line and the current-carrying command output of the second signal line; a valve driving circuit 36 which closes the electromagnetic valve 6 according to the opening/closing driving signal; and a power shutdown detector 32.例文帳に追加

制御部１２は、第１の信号ラインの開／閉選択出力と第２の信号ラインの通電指令出力に応じて開／閉駆動信号を出力するロジック回路３５、開／閉駆動信号に応じて電磁バルブ６の開／閉動作を行わせるバルブ駆動回路３６、及び電源遮断検出器３２を含む。 - 特許庁

In a method for determining the appropriateness of action by logical arithmetic processing between the parameter of the value standard and situation data to support decision making in command and control, the logical arithmetic processing is defined by relating the parameter of the value standard to the situation data in a logic edition procedure and past edition history is stored.例文帳に追加

価値基準パラメータと状況データとの論理的な演算処理によって行動の妥当性を判断し、指揮統制における意思決定を支援する方法において、ロジック編集手順において価値基準パラメータを状況データと関連づけて論理的な演算処理を定義し過去の編集履歴を保持する。 - 特許庁

The semiconductor device is equipped with an automatic rewriting circuit 16 for performing automatically data writing into a memory circuit 15 based on a command from the outside, and a selector 18 for switching selectively access the memory circuit 15 by the automatic rewriting circuit 16 to/from access thereto by a logic circuit 14.例文帳に追加

そして、この半導体装置では、外部からの指令に基づきメモリ回路１５へのデータ書き込みを自動的に行う自動書換え回路１６と、前記メモリ回路１５に対する該自動書換え回路１６によるアクセスとロジック回路１４によるアクセスとを選択的に切り替えるセレクタ１８とを備えている。 - 特許庁

In this device 10, a frame telegraphic message transmitting means 20 arranged at a station in a line and within a ground device chamber has a speed control logic block 40 for a train TR, and the speed control is provided with an information organizing portion 42 for control information receiving command information S41 and the like, and an aspect table portion 44.例文帳に追加

本装置１０は、路線上の駅や地上機器室内に設置したフレーム電文の伝送手段２０が、列車ＴＲの速度制御論理ブロック４０を有し、これに指令情報等Ｓ４１を受ける制御情報等のための情報編成部４２と、その現示テーブル部４４とを設ける。 - 特許庁