「gnd」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

Hereby, even if stray capacity C_0 occurs at mounting to a printed wiring board 6, the sensitivity of frequency slippage caused by the stray capacity C_0 becomes dull, since the stray capacity C_0 larger than the stray capacity C_0 exists in between the potentials of the electrode and the GND.例文帳に追加

これによりプリント配線ボード６への実装時にたとえ浮遊容量Ｃ_０が生じたとしても、電極とＧＮＤとの電位差間には、既に浮遊容量Ｃ_０よりも大きな容量の浮遊容量Ｃ_０１が存在しているので、浮遊容量Ｃ_０よる周波数ズレ感度は鈍くなる。 - 特許庁

On the substrate end side of the source driver IC101, a GND bump 24d, an analog power supply bump 23d, a digital power supply bump 25d, a positive polarity side gradation voltage bump 22d and a negative polarity side gradation voltage bump 26d are formed in the order along which current flows.例文帳に追加

ソースドライバＩＣ１０１の基板端側には電流が流れる順番に外側からＧＮＤ用バンプ２４ｄ、アナログ電源用バンプ２３ｄ、デジタル電源用バンプ２５ｄ、正極性側の階調電圧用バンプ２２ｄ、負極性側の階調電圧用バンプ２６ｄが形成されている。 - 特許庁

The portable wireless device 100 includes: a shield pattern 170 covering a microphone 150 and a microphone signal line 140; blocking circuits L1, L3, L4 loaded on the microphone signal line 140; and a blocking circuit L2 loaded between the shield pattern 170 and a GND of a circuit board 130.例文帳に追加

携帯無線装置１００は、マイク１５０とマイク信号線１４０を覆うシールドパターン１７０と、マイク信号線１４０上に装荷された遮断回路Ｌ１，Ｌ３，Ｌ４と、シールドパターン１７０と回路基板１３０のＧＮＤの間に装荷された遮断回路Ｌ２と、を備える。 - 特許庁

Since a charging/discharging current generated in a microcomputer 1 is fed back to the circuit blocks 4 to 6, the charging/discharging current can be prevented from being propagated from the terminals Vdd, Gnd to the outside of the microcomputer 1 as unnecessary radiation noise.例文帳に追加

それによって、マイコン１内部で発生した充放電電流は帰還経路Ｒによって回路ブロック４乃至６側に帰還されるため、充放電電流が不要輻射ノイズとなって電源供給端子Ｖｄｄ及びグランド端子Ｇｎｄからマイコン１の外部に伝搬することを防止できる。 - 特許庁

Another terminal of a capacitor 12A for storing an analog input voltage AI given to an internal node NI via a switch 1 is connected to a midpoint of a resistance voltage divider 13 for generating a plurality of reference levels for comparison purpose connected between a power level VDD and a ground level GND.例文帳に追加

スイッチ１１を介して内部ノードＮＩに与えられるアナログ入力電圧ＡＩを保持するキャパシタ１２Ａの他端を、電源電位ＶＤＤと接地電位ＧＮＤの間に接続されて比較用の複数の基準電位を生成する抵抗分圧器１３の中点に接続する。 - 特許庁

A ground pattern PG for ground (GND) wires at a common ground level is arranged between a pattern region PS wherein the wiring pattern for the CCD shift control signal is arranged and a pattern region PI wherein the wiring pattern of the video signal is arranged.例文帳に追加

ＣＣＤ移動制御信号の配線パターンが配置されるパターン領域ＰＳと映像信号の配線パターンが配置されるパターン領域ＰＩの間に共通接地電位であるグラウンド（ＧＮＤ）配線のグラウンドパターンＰＧを配置している。 - 特許庁

On a substrate 30, a ground area 34 connected to a reference potential (GND) and power wiring 35 (VBATT pattern) electrically connected with the positive pole terminal 41a of a rechargeable battery 40 are formed by a prescribed pattern, and a noise reduction part 80 is formed.例文帳に追加

基板３０には、基準電位（ＧＮＤ）に接続されるグランド領域３４と、充電池４０の正極端子４１ａと電気的に接続される電源配線３５（ＶＢＡＴＴパターン）と、が所定のパターンにより形成されており、ノイズ低減部８０が形成されている。 - 特許庁

A plurality of electrodes 2c for reference (GND) connected to reference voltage lines 2dd of integrated circuits 2a and 2b are located on both sides of the electrodes 2c for signal (Sig*) connected to signal lines 2d of the integrated circuits 2a and 2b, and short-circuited by a conductor layer 2e.例文帳に追加

集積回路２ａ，２ｂの基準電圧線２ｄｄに接続された基準用電極２ｃ（ＧＮＤ）を複数にして、半導体片２上で、集積回路２ａ，２ｂの信号線２ｄに接続された信号用電極２ｃ（Ｓig＊）の両側に配置するとともに、導体層２ｅで短絡させる。 - 特許庁

When a word line WL is raised to an "H" level, the N channel MOS TRs 25 and 26 are made conductive and a current flows out to the line of the ground potential GND through the N channel MOS TRs 25, 23 and 27 from a dummy bit line DBL.例文帳に追加

ワード線ＷＬが「Ｈ」レベルに立上げられると、ＮチャネルＭＯＳトランジスタ２５，２６が導通し、ダミービット線ＤＢＬからＮチャネルＭＯＳトランジスタ２５，２３，２７を介して接地電位ＧＮＤのラインに電流が流出する。 - 特許庁

The drive circuits 9-11 include first transistors interposed between the other terminals of the capacitors C1-C3 and a power supply line 23 for supplying voltage VB, and second transistors interposed between the first transistors and a ground wire 24 which supplies voltage GND.例文帳に追加

駆動回路９〜１１は、コンデンサＣ１〜Ｃ３の各他端子と電圧ＶＢを供給する電源線２３との間に介在する第１のトランジスタおよび第１のトランジスタと電圧ＧＮＤを供給するグランド線２４との間に介在する第２のトランジスタを備えている。 - 特許庁

Current I OUT equal to the mirror current I 1 is outputted by a transistor 9 as mirror current, and the current I OUT (I OUT') is converted into voltage V OUT against P GND at output side and is outputted by a current to voltage converting circuit unit 35.例文帳に追加

すると、そのミラー電流Ｉ1 に等しい電流ＩOUT がトランジスタ９よりミラー電流として出力され、その電流ＩOUT （ＩOUT ′）が、電流電圧変換回路部３５により出力側のＰＧＮＤに対する電圧ＶOUT に変換されて出力される。 - 特許庁

An integral voltage V14 provided by continuously integrating an input voltage Vi and a reference voltage VRn is compared with a standard voltage GND by a voltage comparator 17, and a time required for inversion of its comparison result is counted by a counter 23 with the counting result outputted as a digital signal OUT.例文帳に追加

入力電圧Ｖｉ及び参照電圧ＶＲｎを連続して積分して得られた積分電圧Ｖ１４は、電圧比較器１７によって基準電圧ＧＮＤと比較され、その比較結果が反転するまでの時間がカウンタ２３でカウントされ、カウント結果がディジタル信号ＯＵＴとして出力される。 - 特許庁

A coil antenna 2 is assembled sideways with the top of the body 3 with a terminal piece 24 provided on its base for contacting the top end 10 of an uppermost rod 11 to connect the antenna when the rod antenna 1 is shed, and the other end of the coil 21 is connected to the GND side.例文帳に追加

コイルアンテナ２は本体３の上部に横向きに組み付け、その基部にはロッドアンテナ１の収納時に最上段ロッド１１の先端１０に接触して接続する端子片２４を設け、当該コイル部２１の他方端はＧＮＤ側に接続する。 - 特許庁

In this way, voltage in a ground side of a pulse transformer T1 is higher than the true ground (GND) level by the Zener voltage component of the Zener diode DZ1, to suppress the ringing voltage, when the drive signal is turned OFF, to the threshold value or less of gate voltage of an FETQ7.例文帳に追加

これによって、パルストランスＴ１のグランド側の電圧は、真のグランド（ＧＮＤ）レベルよりツェナーダイオードＤＺ１のツェナー電圧分だけ高い状態となり、ドライブ信号ＯＦＦ時のリンギング電圧はＦＥＴＱ７のゲート電圧の閾値以下に抑えられる。 - 特許庁

Since the control part 6 outputs a control output PO1 in a high level until a photosensor 1 senses an input after start of the operation of the control part 6, the transistor TR1 is kept in the ON state and the node A is kept in the short-circuit state to the earth potential GND.例文帳に追加

更に制御部６動作開始後、フォトセンサ１が入力を感知するまでは、制御部６は制御出力ＰＯ１をハイレベルで出力するのでトランジスタＴＲ１はＯＮのままであり、ノードＡは接地電位ＧＮＤにショートされたままである。 - 特許庁

A source side output transistor T1 and a sink side output transistor T2 are connected in series between a high level power supply Vcc and a low level power supply GND, and an output signal Vo is outputted from a connecting point of the output transistors T1, T2.例文帳に追加

ソース側出力トランジスタＴ１とシンク側出力トランジスタＴ２とが高電位電源Ｖccと低電位側電源ＧＮＤとの間に直列に接続され、出力トランジスタＴ１，Ｔ２の接続点から出力信号Ｖｏが出力される。 - 特許庁

The timing of the contact of the slide electric plate 9 with the connector 11 for ground connection is at the front of a stop position of the carrier pallet 1, a secondary-side GND is surely connected with the electric power supplied item 15 with a state where the carrier pallet 1 is stopped at the stop position.例文帳に追加

アース接続用摺電板９とアース接続用接続子１１とを接触させるタイミングを搬送パレット１の停止位置の前方位置とし、搬送パレット１を停止位置に停止した状態において、被電源供給品１５の２次側ＧＮＤを確実にアース接続させる。 - 特許庁

A high-side driver circuit 14 contains a first transistor M1 fitted between a power-supply line Lvdd and a gate for a high-side transistor MH, and a second transistor M2 and a first resistor R1 fitted in series between the ground GND and the gate for the high-side transistor MH.例文帳に追加

ハイサイドドライバ回路１４は、電源ラインＬｖｄｄとハイサイドトランジスタＭＨのゲートの間に設けられた第１トランジスタＭ１と、接地ＧＮＤとハイサイドトランジスタＭＨのゲートの間に直列に設けられた第２トランジスタＭ２および第１抵抗Ｒ１と、を含む。 - 特許庁

After holding a first step A/D conversion code n1, switches S9, S11 are set off, a switch S10 is set on, and switches S0-S7 are turned to a reference voltage terminal 5 or a ground terminal GND from the sampling side to redistribute charges.例文帳に追加

１回目のＡ／Ｄ変換コードｎ１が保持された後、スイッチＳ９とＳ１１とをオフ、スイッチＳ１０をオンにし、スイッチＳ０〜Ｓ７をサンプリング側から基準電圧端子５側またはグランド端子ＧＮＤ側に切り替えて電荷再分配を行う。 - 特許庁

The electrostatic induction part 21 is installed so as to project outside from a mold resin part 20, and the electrostatic induction part 21 is electrically connected to a GND terminal 18 in a terminal part 15, to thereby apply a constitution having the small number of parts items and the improved assemblability.例文帳に追加

モールド樹脂部２０から外方へ突出するように静電気誘導部２１を設け、この静電気誘導部２１を端子部１５におけるＧＮＤ端子１８と電気的に接続することにより、部品点数が少なくかつ組立性の向上する構成とした。 - 特許庁

An EMI filter 29a formed on a surface 21a of the first layer 21 is connected to the chassis GND pattern 31 in the second layer 22 with the shortest distance therebetween via a conductor within a through-hole 301 formed in the first layer 21.例文帳に追加

第１の層２１の表面２１ａに形成されるＥＭＩフィルター２９ａを、第１の層２１に形成されたスルーホール３０１内の導体を介して第２の層２２のシャーシ用ＧＮＤパターン３１に最短距離で接続する。 - 特許庁

An antenna includes an antenna portion constituted of a conductor and a power feed point connected to the antenna portion on a base material, wherein the antenna portion includes a GND portion and an element portion constituted of a single element formed by a one-time folding.例文帳に追加

ベース基材上に導体からなるアンテナ部分と該アンテナ部分に接続される給電点とを有するアンテナであって、前記アンテナ部分は、ＧＮＤ部分と、折り返しが１回の形状をなす単一エレメントからなるエレメント部分を有することを特徴とするアンテナ。 - 特許庁

A plurality of pads 22 on a semiconductor tip 21 mounted on the die pad 13 are respectively connected to parts in which a silver plating 19 is formed on a plurality of inner leads 14 and on the GND ring 16 through a plurality of gold wires 23.例文帳に追加

ダイパッド１３上に搭載された半導体チップ２１上の複数のパッド２２は、複数の金ワイヤ２３により、複数のインナーリード１４及びＧＮＤリング１６の銀めっき１９が形成された部分にそれぞれ接続されている。 - 特許庁

Then, the gate voltage of the N-type transistor is turned to a high voltage and the gate voltage of the P-type transistor is turned to a low voltage when transferring voltage signals, and the gate voltage of the N-type transistor is turned to a GND level and the gate voltage of the P-type transistor is turned to an intermediate voltage when not transferring the voltage signals.例文帳に追加

そして、電圧信号の転送時にＮ型トランジスタのゲート電圧を高電圧、Ｐ型トランジスタのゲート電圧を低電圧とし、また、電圧信号の非転送時にＮ型トランジスタのゲート電圧をＧＮＤレベル、Ｐ型トランジスタのゲート電圧を中間電圧にする。 - 特許庁

The elements grouping method has processes (S2, S3) for tabulating elements information and connection information and a process (S4) for retrieving a path from an optionally selected node up to a power supply and ground (GND) and recognizing elements existing on the path as the same group to prepare the group information data 3 of elements.例文帳に追加

素子情報、接続情報をテーブル化する工程（Ｓ２、Ｓ３）と、任意に選択されたノードを始点とし、電源及びＧＮＤまでのパスを検索し、このパス上にある素子を同一グループと認識させる工程（Ｓ４）を有し、素子のグループ情報データ３を作成する。 - 特許庁

In this structure, when an input/output buffer is arranged adjacent to X orientation or Y orientation, each VDD wiring and GND wiring of the input/output buffer belonging to the same group adjacent to each other are mutually connected on a cell frame 501 automatically.例文帳に追加

この構造により、入出力バッファをＸ方向またはＹ方向に隣接して配置した場合、互いに隣接した同一グループ内に属する入出力バッファの各ＶＤＤ配線、各ＧＮＤ配線は、セル枠５０１上で互いに自動的に接続する。 - 特許庁

Two regions having different potential in a high breakdown voltage IC chip 10 (concretely speaking, a high breakdown voltage junction termination structure 23 and a GND reference circuit formation region 22 for surrounding a floating potential reference circuit formation region 21) are further surrounded by a trench structure 7.例文帳に追加

高耐圧ＩＣチップ１０内の電位が異なる２つの領域（具体的には浮遊電位基準回路形成領域２１を囲う高耐圧接合終端構造２３及びＧＮＤ基準回路形成領域２２）を、さらにトレンチ構造７で囲う。 - 特許庁

A current mirror circuit part 3 is connected to power supply potential wiring VCC, and a current control part 4 for regulating a size of a current that is made flow to the current mirror circuit part 3 is provided between the current mirror circuit part 3 and ground potential wiring GND.例文帳に追加

カレントミラー回路部３を電源電位配線ＶＣＣに接続し、このカレントミラー回路部３と接地電位配線ＧＮＤとの間に、カレントミラー回路部３に流す電流の大きさを調整する電流制御部４を設ける。 - 特許庁

Therefore, even if the potential Cgm at a negative electrode end of a capacitor 21G drops below the reference potential (GND), the OFF states of FETs 22G and 23G can be maintained, consequently allowing the capacitor 21G to be switched over while being maintained at high potential.例文帳に追加

これにより、コンデンサ２２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）以下に低下したとしても、ＦＥＴ２２Ｇ，２３ＧのＯＦＦ状態を維持することができ、その結果、コンデンサ２１Ｇを高電位に維持したまま切り換えることができる。 - 特許庁

The high voltage switch circuit is provided with PMOS transistors Q1, Q2 for receiving high voltage VPP at one side of conduction terminals, NMOS transistors Q5, Q6 for receiving ground voltage GND at one side of conduction terminals, and transistor Q3, Q4 for voltage relaxation.例文帳に追加

本発明による高電圧スイッチ回路は、高電圧ＶＰＰを一方の導通端子に受けるＰＭＯＳトランジスタＱ１，Ｑ２と、接地電圧ＧＮＤを一方の導通端子に受けるＮＭＯＳトランジスタＱ５，Ｑ６と、電圧緩和用トランジスタＱ３，Ｑ４とを備える。 - 特許庁

The constant current is supplied from the downstream resistor Rd-side end C of the serial connection, and the upstream resistor Ru-side end A is connected to the other end of a fixed resistor Ri having one end connected to a GND to keep a constant voltage.例文帳に追加

定電流は直列接続の下流側感温抵抗体Ｒｄ側端Ｃから供給し、上流側感温抵抗体Ｒｕ側の端Ａは、一端がＧＮＤに接続された固定抵抗Ｒｉの他端に接続して、一定電圧に維持する。 - 特許庁

An opening 2 is formed in a protective film 1 on a metal wiring 105 that requires low impedance for power supply wiring, GND wiring, and the like, and a plated wiring 3 of a large thickness film is formed on the metal wiring 105 via the opening 2.例文帳に追加

電源配線やＧＮＤ配線等の低インピーダンス化を要求される金属配線１０５上の保護膜１に開口部２を形成し、該開口部２を介して金属配線１０５上に膜厚の大きいメッキ配線３を形成する。 - 特許庁

A capacitor insulation film CZ is formed by accumulating a silicon nitride film on wiring Ma applying power source electric potential (VDD) and wiring Mb applying ground electric potential (GND), tungsten films are accumulated on the capacitor insulation film CZ, and a floating electrode FE is formed by etching.例文帳に追加

電源電位（ＶＤＤ）が印加される配線Ｍａおよび接地電位（ＧＮＤ）が印加される配線Ｍｂ上に窒化シリコン膜を堆積することによりキャパシタ絶縁膜ＣＺを形成し、このキャパシタ絶縁膜ＣＺ上にタングステン膜を堆積し、エッチングすることによりフローティング電極ＦＥを形成する。 - 特許庁

This prober interface device for the semiconductor testing device comprises split GNDs split in DUTs or in preset DUT groups and provided for GND layers on a multi-layered substrate having a prove needle, where a plurality of devices to be tested are tested.例文帳に追加

プローブ針を備える多層基板により、複数個の被試験デバイスを試験する半導体試験装置のプローバインタフェース装置において、多層基板上のＧＮＤ層に対して各ＤＵＴ毎に分割した分割ＧＮＤ、若しくは所定のＤＵＴグループ単位毎に分割した分割ＧＮＤ、を備える半導体試験装置のプローバインタフェース装置。 - 特許庁

To provide a planar light source device and a display device that prevents the instability of contact between a lamp reflector and a housing case and the instability of GND connection by preventing the housing case from being deformed to suppress a display failure occurring at a display element even if an external force is applied to the planar light source device.例文帳に追加

面状光源装置に外力が加わった場合においても、筐体の変形を防止することにより、ランプリフレクタと筐体と接触が不安定となり、ＧＮＤ接続が不安定になることを防止して、表示素子に発生する表示不具合を抑えることができる面状光源装置および表示装置を提供する。 - 特許庁

As a result, voltage can stably be fed to the drain terminal and the source terminal of the FET constituting the semiconductor switch integrated circuit, and the potentials of the source terminal and the drain terminal of the FET of an off state can be set to a prescribed potential, even if DC voltage including GND potential other than control voltage is not added from an outside.例文帳に追加

その結果、制御電圧以外に外部からＧＮＤ電位を含めたＤＣ電圧を加えなくとも、半導体スイッチ集積回路を構成するＦＥＴのドレイン端子、ソース端子に安定に電圧を供給することができ、オフ状態のＦＥＴのソース端子およびドレイン端子の電位を所定の電位に設定することができる。 - 特許庁

In an MISFETQ_N1 to an MISFETQ_N5 constituting a TX shunt transistor SH (TX), the gate width Wg is configured to be widened as it goes from the MISFETQ_N5 connected to the side close to a GND terminal to the MISFETQ_N1 connected to the side close to a transmission terminal TX.例文帳に追加

ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴＱ_Ｎ１〜ＭＩＳＦＥＴＱ_Ｎ５において、ＧＮＤ端子に近い側に接続されたＭＩＳＦＥＴＱ_Ｎ５から送信端子ＴＸに近い側に接続されたＭＩＳＦＥＴＱ_Ｎ１になるに連れて、ゲート幅Ｗｇが大きくなるように構成されている。 - 特許庁

When the node α is in the floating state, a capacitive coupling between the gate and the source of the TFT 203 by the capacity 205 is used to make a potential of the node α higher than VDD, so that an output signal having an amplitude between VDD and GND can be normally obtained without amplitude attenuation due to a threshold of the TFT.例文帳に追加

ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることなく、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 - 特許庁

An LED package 16 is formed on the p-side electrode pad 12 and the n-side electrode pad 13; a drive circuit 17 is formed on the n-side electrode pad 13, the ground electrode pad 14, and the drive circuit control electrode pad 15; and a heat conduction chip 18 is formed on the p-side electrode pad 12 and the ground electrode pad 14.例文帳に追加

LEDパッケージ１６をｐ側電極パッド１２及びｎ側電極パッド１３上に、駆動回路１７をｎ側電極パッド１３、GND電極パッド１４及び駆動回路制御電極パッド１５上に、熱伝導チップ１８をｐ側電極パッド１２及び接地電極パッド１４上に形成する。 - 特許庁

When a TFT for driving the liquid crystal element is an n-channel type one, the shift register sets the scanning signal to the selected scanning line 112 to an H level during display operation, and outputs the scanning signal at potential above an L level and below the H level, desirably, at ground potential Gnd before turning off the power supply in an off-sequence operation.例文帳に追加

液晶素子を駆動するＴＦＴがｎチャネル型である場合、シフトレジスタは、表示動作時では、選択された走査線１１２への走査信号をＨレベルとし、オフシーケンス動作にあって電源遮断前では、Ｌレベルを上回る電位であってＨレベルを下回る電位、望ましくは接地電位Ｇndとする。 - 特許庁

The imaging apparatus includes: the front cover 101 made of metal and provided with the insulating layer; the front ring 104 being a conductive member attached to the insulating layer through a non-conductive double-coated adhesive tape 202; and a joining member 203 attached to the front cover 101 in an electrically connected state and electrically connected to GND through the front cover 101.例文帳に追加

撮像装置は、絶縁層が設けられた金属製のフロントカバー１０１と、前記絶縁層に非導電性の両面テープ２０２を介して取り付けられる導電性部材であるフロントリング１０４と、フロントカバー１０１に電気的に接続された状態で取り付けられて、フロントカバー１０１を介してＧＮＤに電気的に接続される締結部材２０３と、を備える。 - 特許庁

A microphone device includes a microphone element 101 and a case for holding and fixing the microphone element 101, and has a structure in which the case 102 made of a conductive material is directly contacted with a metal section at the outer side of the microphone element 101 and the case 102 is also contacted/connected with a GND pattern of a circuit substrate 104 of a preamplifier that amplifies signals from the microphone element.例文帳に追加

マイクロホン素子１０１と、マイクロホン素子１０１を保持・固定するケースとを具備し、このケース１０２は、導電性の材料で構成され、マイクロホン素子１０１の外側金属部に直接接触するとともに、マイクロホン素子からの信号を増幅するプリアンプなどの回路基板１０４のＧＮＤパターンに接触或いは接続する構造を有する。 - 特許庁

The IC connection method is for controlling an electronic component using a plurality of detection ICs; wherein the plurality of detection ICs are cascade-connected with each other, and a detection IC at one end of a plurality of the cascade-connected detection ICs is connected with GND, while a detection IC at the other end is connected with the electronic component to be controlled.例文帳に追加

複数の検出ＩＣによって電子部品を制御するためのＩＣ接続方法であって、前記複数の検出ＩＣをカスケード接続し、カスケード接続された前記複数の検出ＩＣの一方の端部にある検出ＩＣをＧＮＤ接続し、かつ他端の検出ＩＣを制御される前記電子部品に接続する。 - 特許庁

Then, gate terminals g1, g2 of the MOS transistors 105a, 105b are connected to each other, and a connection node N1 thereof is connected to a wiring node N3 through a capacitive element 104a, connected to the node N4 through a capacitive element 104b, and connected to the reference power source GND through a resistance element 108.例文帳に追加

そして、ＭＯＳトランジスタ１０５ａ、１０５ｂのそれぞれのゲート端子ｇ１、ｇ２を互いに接続するとともに、その接続ノードＮ１が、容量素子１０４ａを介して配線ノードＮ３に接続され、容量素子１０４ｂを介してノードＮ４に接続され、抵抗素子を１０８介して基準電源ＧＮＤに接続されるように構成する。 - 特許庁

The protective circuit 100 provided between differential input terminals 103a, 103b and the internal circuit 101 that receives differential input or performs differential output includes a pair of MOS transistors 105a, 105b interposed between a pair of nodes N3, N4 connecting the differential input terminals 103a, 103b and internal circuit 101, and a reference power source GND for setting a reference potential.例文帳に追加

差動入力端子１０３a、１０３ｂと、差動入力を受ける、または差動出力する内部回路１０１との間に設けられた保護回路１００を、差動入力端子１０３a、１０３ｂ及び内部回路１０１を結ぶ一対のノードＮ３、Ｎ４のそれぞれと、基準電位を設定する基準電源ＧＮＤとの間に介在する一対のＭＯＳトランジスタ１０５ａ、１０５ｂとによって構成する。 - 特許庁