「gnd」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

When the connection terminals 182a and 182b are connected with both ends of the resistor R0, a series circuit of the resistors R0 and R1 is formed between a power supply VDD and GND, and a voltage detector 183 measures a divided voltage of the resistor R1 and outputs a measurement result to a controller.例文帳に追加

接続端子１８２ａ及び１８２ｂが抵抗Ｒ０の両端と接続すると、電源ＶＤＤとＧＮＤの間で抵抗Ｒ０及びＲ１の直列回路が構成され、電圧検知部１８３は抵抗Ｒ１の分圧値を測定し、測定結果を制御部へ出力する。 - 特許庁

An inner layer strip line SL5 is formed on the metal layer M5 of a fifth layer, while a pair of opposing GND patterns G3, G7 are formed in the metal layer M3 of a third layer and the metal layer M7 of a seventh layer in a configuration of pinching the inner layer strip line SL5.例文帳に追加

第５層の金属層Ｍ5に内層ストリップラインＳＬ5が形成され、第３層の金属層Ｍ3と第７層の金属層Ｍ7には、内層ストリップラインＳＬ5を挟み込む態様で相対向する一対のＧＮＤパターンＧ3、Ｇ7が形成されている。 - 特許庁

In a plate-like inverse F antenna, a second radiation element 18 which is parallel to a GND surface and partially extended to a first radiation element 12 in the longitudinal direction is provided so that the width of the first radiation element 12 is substantially widened in the vicinity of a power feeding part F.例文帳に追加

板状逆Ｆアンテナ１では、ＧＮＤ面と平行であって、第１放射要素１２に対して長手方向に沿って部分的に延設される第２放射要素１８を、給電部Ｆの近傍において実質的に第１放射要素１２の幅を広げるようにして設けるようにした。 - 特許庁

An electrostatic discharge protection circuit is provided with an input terminal In, a ground terminal GND, an Nch transistor N1 for connecting a gate and a source between the terminals, an electrostatic discharge protection element 10a for connecting the terminals, and an electrostatic discharge protection element 20 for connecting the drain and the gate of the Nch transistor N1.例文帳に追加

入力端子Ｉｎと、接地端子ＧＮＤと、これら端子間にゲートおよびソースを接続するＮｃｈトランジスタＮ１と、これら端子間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。 - 特許庁

Thus, installation performance to the monitoring object and temperature measuring performance are improved, and since a diepole antenna is formed by GND lines 10C and 11C of the temperature sensors 10 and 11, sufficient radio wave emissivity can be secured even in a state of being unable to secure grounding to the earth.例文帳に追加

このことにより監視対象への装着性、温度計測性が向上するとともに温度センサ１０，１１のＧＮＤ線１０Ｃ，１１Ｃによってダイポールアンテナが形成されることから、大地への接地を確保できない状況においても十分な電波放射性を確保できる。 - 特許庁

In the same manner, in the metal layer M6 of a sixth layer, the metal region at a site superposed while opposing to the GND pattern G7 of the metal layer M7 of a seventh layer is removed to make an opening while this opening is filled with glass epoxy resin or the like to form a dielectric region D6.例文帳に追加

同様に、第６層の金属層Ｍ6では、第７層の金属層Ｍ7のＧＮＤパターンＧ7と相対向して重合する部位の金属領域が除去されて、開口部とされ、この開口部には、ガラスエポキシ樹脂等が充填されて誘電体領域Ｄ6が形成されている。 - 特許庁

A four-phase input-output transconductance amplifier 13 is connected between the first or fourth input terminals 11a, 11b, 11c, and 11d and a reference potential GND in order to pass signals of phase differences of 0° and 180° through the four-phase input-output RC polyphase filter 11.例文帳に追加

４相入出力トランスコンダンタンスアンプ１３は、第１乃至第４入力端子１１ａ、１１ｂ、１１ｃ、１１ｄと基準電位ＧＮＤの間に接続され、４相入出力ＲＣポリフェイズフィルタ１１に位相差が０°および１８０°の信号を通過させる。 - 特許庁

Two-input/one-output type switches are used as the switches S24 to S28, an input signal Vi inputted to one input terminal of each switch and the other input terminal connected to the ground (GND) as potential connected to an uninverted input terminal (+) of the operational amplifier 10.例文帳に追加

スイッチＳ２４〜Ｓ２８としては、２入力−１出力型のものを使用し、各一方の入力端子に入力信号Ｖｉが入力され、他方の入力端子が共通に、オペアンプ１０の非反転入力端子（＋）に接続されている電位である接地（ＧＮＤ）に接続する。 - 特許庁

The amplifier is provided with one switch stage SW other than two amplifier stages V1, V2 and one amplifier stage V2 is connected with a reference potential connecting part GND at a reference potential on the input side with low ohmic characteristics via the switch stage SW to inactivate the amplifier stage V2.例文帳に追加

２つの増幅器段Ｖ１，Ｖ２の他に、１つのスイッチ段ＳＷを有し、このスイッチ段ＳＷを介して、一方の増幅器段Ｖ２は、これを不活性化するために、入力側において基準電位にある基準電位接続部ＧＮＤに低オーム性に接続可能である。 - 特許庁

This comparator consists of a constant current circuit 1, an input stage circuit 2, and an output stage circuit 3, the circuits 1, 2, 3 are connected between a VDD and a GND, and the input stage circuit 2 is provided with a gate signal input section 5 and an output signal transmission section 6 to reduce the power supply voltage.例文帳に追加

このコンパレータは定電流回路１と、入力段回路２と、出力段回路３とで構成され、これらの回路２が、ＶDDとＧＮＤの間に接続され、入力段回路２を構成するゲート信号入力部５と出力信号伝達部６を併設することで、電源電圧の低下を図る。 - 特許庁

A vehicle is equipped with a charging inlet 270 to which a pair of power lines LH and LC for charging an energy storage device from outside the vehicle and an earthing wire LG are connected, a terminal to which an earthing line of the charging inlet 270 is connected, and a GND relay 272 which connects the terminal to a body earth of the vehicle.例文帳に追加

車両は、蓄電装置に車両外部から充電を行なうための一対の電力線ＬＨ，ＬＣ、および接地線ＬＧを接続する充電インレット２７０と、充電インレット２７０の接地線を接続する端子と、端子を車両のボディアースに接続するＧＮＤリレー２７２とを備える。 - 特許庁

In a redundant row decoder 4 of a DRAM, plural N channel MOS transistors 31a, 32a receiving a pre-decoding signal X0 allotted to word lines WL corresponding to each gate are connected in series between one side of terminals of each fuse (e.g. 30a) and a line of a ground potential GND.例文帳に追加

ＤＲＡＭの冗長行デコーダ４において、各ヒューズ（たとえば３０ａ）の一方端子と接地電位ＧＮＤのラインとの間に、各々ゲートがともに対応のワード線ＷＬに割当てられたプリデコード信号Ｘ０を受ける複数のＮチャネルＭＯＳトランジスタ３１ａ，３２ａを直列接続する。 - 特許庁

The semiconductor chip package comprises a pin function section 303 which is a switching circuit for switching a pin function according to the mounting direction of the package, a pair of pin definition leads for defining the pin function, a pair of power supply leads Vcc, and a pair of ground leads GND.例文帳に追加

パッケージの実装方向によってピン機能を切り換えるスイッチング回路であるピン機能部３０３と、ピン機能を定義する一対のピン定義リードと、一対の電源リードＶｃｃと、一対のグランドリードＧＮＤとを備える。 - 特許庁

When the first and second CMOS switches are brought into a non-conductive state, the intermediate node potential setting circuit FNDV1 sets the potential of an intermediate node NDSW1 between the first and second CMOS switches at a value selected from a plurality of potential values GND, Vdd and Vdd/2.例文帳に追加

中間ノード電位設定回路ＦＮＤＶ１は、第１、第２のＣＭＯＳスイッチを非導通とするとき、第１、第２のＣＭＯＳスイッチ間の中間ノードＮＤＳＷ１の電位を複数電位（ＧＮＤ、Ｖdd、Ｖdd／２）から選択された電位に設定する。 - 特許庁

n1+n2 (or n3+n4) number of diodes 81 connected in series in the forward direction are connected between the input terminal Vin and the ground GND (or a power supply Vdd), and an intermediate connecting point between the n1 diodes 81 and the n2 diodes 81 is connected to the board SB of the nMOSFET 11 (or pMOSFET 12).例文帳に追加

入力端子ＶinとグランドＧＮＤ（または電源Ｖdd）の間には、順方向に直列接続されたｎ１＋ｎ２個（またはｎ３＋ｎ４個）のダイオード８１が接続され、その中間接続点はｎＭＯＳＦＥＴ１１（またはｐＭＯＳＦＥＴ１２）の基板（ＳＢ）に接続されている。 - 特許庁

Normally, a master 1 performs communication with a switch SWN=ON, switch SWA=OFF and switch SWB=OFF, and when a failure determination section 10 determines that there is no failure and disconnection, communication is performed between the master 1 and a slave 2 by a line A and a line B without using a GND line.例文帳に追加

通常、マスタ１はスイッチＳＷＮ＝ＯＮ、スイッチＳＷＡ＝ＯＦＦ、スイッチＳＷＢ＝ＯＦＦとして通信を行い、故障判定部１０にて故障および断線は無いと判定すると、ＧＮＤラインを用いずに、ラインＡおよびラインＢによってマスタ１とスレーブ２との間で通信を行う。 - 特許庁

In an MRAMb (magnetic random access memory), when a write data signal DI is at an "H" level, a power supply voltage Vdd is applied to one end of a source line SL corresponding to a selected memory cell MC and also a grounding voltage GND is applied to both ends of a corresponding bit line BL.例文帳に追加

このＭＲＡＭでは、書込データ信号ＤＩが「Ｈ」レベルの場合は、選択されたメモリセルＭＣに対応するソース線ＳＬの一方端に電源電圧Ｖｄｄを印加するとともに、対応のビット線ＢＬの両端に接地電圧ＧＮＤを印加する。 - 特許庁

The voltage generation circuit is provided with, for example, a plurality of NMOS transistors MN1 and MN2 whose source/drain paths are serially connected and a constant current source IS1 for operating the MN1 and MN2 in a sub-threshold region between a power supply VCC and a ground power supply voltage GND.例文帳に追加

例えば、電源電圧ＶＣＣと接地電源電圧ＧＮＤの間に、ソース−ドレイン経路が直列接続される複数のＮＭＯＳトランジスタＭＮ１，ＭＮ２と、ＭＮ１，ＭＮ２をサブスレッショルド領域で動作させるための定電流源ＩＳ１を備える。 - 特許庁

In order to measure a capacitance 109 excluding parasitic capacitances 111-114 with a meter 110, an earthing terminal GND, a low voltage terminal Low, and a high voltage terminal High of the meter 110 are connected to the metal wiring layers 101-1 to 101-3, respectively.例文帳に追加

寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。 - 特許庁

On the other hand, a charge charged in a capacitor 12 for ripple control is discharged through a resistance 13 for pull-up and a resistance 14 for discharge to a ground potential GND, and a DC power supply voltage VCC1 to be supplied to a power source terminal P of a temperature measuring IC 2 is rapidly decreased.例文帳に追加

一方、リップル抑制用のキャパシタ１２に充電されていた電荷は、プルアップ用の抵抗１３と放電用の抵抗１４を介して接地電位ＧＮＤに放電され、温度測定ＩＣ２の電源端子Ｐに供給される直流電源電圧ＶＣＣ１は、急速に低下する。 - 特許庁

A power supply voltage VDD is impressed, and when the voltage of the gate of an NM0S 23 is beyond a threshold voltage, this NM0S 23 is turned on, and the voltage of a node N2 is turned to be higher than that of a ground GND as much as the threshold of the NM0S 23.例文帳に追加

電源電圧ＶＤＤを印加することにより、ＮＭ０Ｓ２３のゲートにかかる電圧が閾値電圧を越える場合には該ＮＭ０Ｓ２３がオンし、ノードＮ２はグランドＧＮＤに対して該ＮＭ０Ｓ２３の閾値分だけ高い電圧となる。 - 特許庁

To provide a DC-DC converter of switching step-down type, step-up/down type, or step-up type, capable of detecting a GND short-circuit in an output node VOUT or an additional circuit led to the output node VOUT without operating the DC-DC converter.例文帳に追加

スイッチング方式の降圧タイプ、昇降圧タイプ、又は昇圧タイプのＤＣ−ＤＣコンバーターにおいて、ＤＣ−ＤＣコンバーター動作させることなく、出力ノードＶＯＵＴもしくは出力ノードＶＯＵＴにつながる付加回路のＧＮＤ短絡を検出可能とする。 - 特許庁

Also, the potential of the base is stabilized, so that, the transistors 10-12 of the protective circuit 7 are surely turned ON when a surge current is generated, thus the protective circuit 7 absorbs the surge current to flow to the GND.例文帳に追加

また、ベースの電位を安定させられることにより、サージ電流が発生したときに確実に保護回路７のトランジスタ１０〜１２をＯＮさせられるため、保護回路７にてサージ電流を吸収してＧＮＤに流れさせることが可能となる。 - 特許庁

A plurality of lands for mounting by-pass capacitors are formed on the power supply pattern, at least one by-pass capacitor is mounted on one of the lands and the impedance between the power supply and the GND is changed by changing the mounting position of the by-pass capacitor.例文帳に追加

電源パターンには、バイパスコンデンサを実装するための複数のランドを形成し、複数のランドのいずれかに少なくとも１つのバイパスコンデンサ実装すると共に、バイパスコンデンサの実装位置を変更することによって、電源−ＧＮＤ間のインピーダンスを変化させる。 - 特許庁

To reduce a noise component furthermore by adopting the configura tion of a PLL frequency synthesizer circuit that can prevent propagation of jitter in a prescaler output signal and jitter caused by fluctuation in power supply VDD and ground GND to post-stage circuits in addition to prevention of propagation of jitter caused in an output of a frequency divider to a phase comparator.例文帳に追加

分周器出力に生じるジッタの位相比較器への伝搬防止に加えて、プリスケーラ出力信号のジッタ、電源ＶＤＤ、接地ＧＮＤの揺れに起因するジッタの後段回路への伝搬をも防止できる構成とし、雑音成分の更なる低減を可能とする。 - 特許庁

In a connecting means 301, one end of the means 301 is connected to the ground pattern (GND) of a circuit board 202, and the other end faces a ground pattern of a circuit board 201 in a housing 1 in close proximity but is not connected electrically to the ground pattern of the circuit board 201 by a gap 302.例文帳に追加

接続手段３０１は、その一端が回路基板２０２のグラウンドパターン（ＧＮＤ）に接続され、他端は筐体１内で回路基板２０１のグラウンドパターンに近接して対峙するものの、間隙３０２により回路基板２０１のグラウンドパターンには電気的に接続されていない。 - 特許庁

The GND layers 2 of the (m-1)th and (m+1)th layers are disposed overlapping a portion of the signal wiring 4 in the part of the clearance 5, and have a wiring impedance adjustment area 2a for adjusting the impedance of the signal wiring 4.例文帳に追加

第ｍ−１層と第ｍ＋１層のＧＮＤ層２は、クリアランス５部分において信号配線４の一部と重なるように配置されるとともに信号配線４のインピーダンスを調整する配線インピーダンス調整領域２ａを有する。 - 特許庁

A grounding terminal GND as a second terminal is connected to a grounding connection section 13, and an output terminal OUT as a third terminal is set to short-circuited state and open state to a power supply terminal Vcc by a switch member 33.例文帳に追加

接地接続部１３には第２端子としての接地端子ＧＮＤが接続されていおり、第３端子としての出力端子ＯＵＴは、スイッチ部材３３の切換によって電源端子Ｖccに対して短絡される状態と開放状態とに設定される。 - 特許庁

In a process of making the high-voltage output DOUT transit to Lo, gate potential of the N-type transistor HVN1 is once placed in an intermediate state between VDD and GND; and after reducing the drain-source voltage of the N-type transistor HVN1, gate voltage is raised to VDD.例文帳に追加

高圧出力ＤＯＵＴをＬｏに遷移させる過程において、Ｎ型トランジスタＨＶＮ１のゲート電位を一旦、ＶＤＤとＧＮＤの中間状態に置き、Ｎ型トランジスタＨＶＮ１のドレイン−ソース電圧を下げた後、ゲート電圧をＶＤＤに上昇させる。 - 特許庁

The element mounted member 4 includes a pair of metal plate members 41 and 43 opposed to each other with a dielectric member 42 interposed, the GND pin 6b being electrically connected to the one metal plate member 41 and the power supply pin 6a being electrically connected to the other metal plate member 43.例文帳に追加

素子実装部材４は、誘電体部材４２を挟んで対向する一対の金属板部材４１，４３からなり、一方の金属板部材４１にＧＮＤピン６ｂが電気接続され、他方の金属板部材４３に電源ピン６ａが電気接続されている。 - 特許庁

In the high frequency amplifier 1 which is connected between a power supply potential Vcc and a ground potential GND, amplifies an inputted high frequency signal f1 and outputs it as an output signal f2, an amplification transistor T1 and a load transistor T2 are provided in series.例文帳に追加

電源電位Ｖｃｃと接地電位ＧＮＤとの間に接続され、入力された高周波信号ｆ１を増幅して出力信号ｆ２として出力する高周波増幅装置１において、増幅用トランジスタＴ１と、負荷用トランジスタＴ２とを直列に設ける。 - 特許庁

A light shielding film 4 covering the upper part of a transfer electrode 3 is not GND-grounded, and is brought into a completely floating state to make it floating in potential whereby electric charge is not be poured into a capacity between the transfer electrode 3 and the light shielding film 4, thereby preventing insulation breakdown.例文帳に追加

転送電極３の上部を覆っている遮光膜４をＧＮＤ接地せず、完全に浮揚させた状態にし電位的にフローティングにすることで、高電圧のインパルスが入力しても、転送電極３と遮光膜４の間の容量に電荷が注入されず、絶縁破壊が防止される。 - 特許庁

The magnetic field measuring array sensor 101 further includes a plurality of inter-linear-conductor switches 104 for switching between the connection/disconnection of adjacent linear conductors in order to form a magnetic field detection loop with any size including the GND 107 and any two input/output conductors 105.例文帳に追加

また、磁界計測アレイセンサ１０１が、ＧＮＤ１０７と任意の２つの入出力導体１０５とを介在した任意の大きさの磁界検出ループを形成すべく、隣接する線状導体同士の接続・非接続状態を切り換える線状導体間スイッチ１０４を複数備えた。 - 特許庁

An optical module 1 includes a coaxial type package constituted by fitting a cap 5 to an element mounted member 4 mounted with a circuit element including an LD 2, and lead pins including a GND pin 6b and a power supply pin are provided to the element mounted member 4.例文帳に追加

光モジュール１は、ＬＤ２を含む回路素子が実装される素子実装部材４にキャップ５を取り付けて構成される同軸型のパッケージを備えると共に、ＧＮＤピン６ｂ及び電源ピンを含むリードピンが、素子実装部材４に設けられている。 - 特許庁

At first, the voltage values of reference voltage GNDc supplied to a column driver and reference voltage GNDr supplied to a row driver are GND (0V), the GNDr is connected to row electrodes X1 to X3 and the GNDc is connected to column electrodes Y1 to Y3.例文帳に追加

まず、コラムドライバに供給されている基準電圧ＧＮＤｃおよびロウドライバに供給されている基準電圧ＧＮＤｒの電圧値は、ＧＮＤ（０Ｖ）であり、ロウ電極Ｘ１乃至Ｘ３にはＧＮＤｒが接続され、コラム電極Ｙ１乃至Ｙ３にはＧＮＤｃが接続される。 - 特許庁

To the gate of the FET 1 for high frequency amplification, a potential obtained by subtracting the portion of a voltage drop generated in a first resistor 22 by the drain current IDS2 of the FET 21 for bias from the potential GND of a first potential applying part 2a is applied.例文帳に追加

高周波増幅用ＦＥＴ１のゲートには、第１の電位印加部２ａの電位ＧＮＤからバイアス用ＦＥＴ２１のドレイン電流ＩＤＳ２によって第１の抵抗２２に生じる電圧降下分を減じて得られる電位が印加される。 - 特許庁

To provide a signal transmission circuit for correctly transmitting a signal from a primary side circuit to a secondary side circuit through a transformer even when the rise timing of voltage potential of GND of the secondary side circuit and timing of sending the signal from the primary side circuit to the secondary side circuit are overlapped.例文帳に追加

２次側回路のＧＮＤの電位の立上りタイミングと１次側回路から２次側回路へ信号を送るタイミングとが重なっても、トランスを介して１次側回路から２次側回路へ信号を正しく伝達することが可能な信号伝達回路を提供することを目的とする。 - 特許庁

To provide a high frequency antenna module for suppressing the increase of the whole area of the module itself, mounting circuit components on a GND face and allowed to be manufactured by simple manufacturing processes.例文帳に追加

高周波アンテナモジュールの全体の面積が大きくならず、また、ＧＮＤ面に回路部品を実装することができ、しかも、高周波アンテナモジュールの製造工程が簡素である高周波アンテナモジュールを提供することを目的とするものである。 - 特許庁

Furthermore, a resistor R2 is connected between the collector of the transistor TR1 for oscillation and a power source (Vcc), a capacitor C4 for bypass is connected between the power source and a ground (GND), and a resistor R3 is connected between the emitter of the transistor TR1 for oscillation and the ground.例文帳に追加

また、発振用トランジスタＴＲ１のコレクタと電源（Ｖｃｃ）間には、抵抗Ｒ２を接続し、電源と接地（ＧＮＤ）間には、バイパス用のコンデンサＣ４を接続し、発振用トランジスタＴＲ１のエミッタと接地間には、抵抗Ｒ３を接続している。 - 特許庁

To a series circuit comprising a resistor 5, NPN 6, 7, and a resistor 8 connected in series between a node N1 and grounding potential GND, a PMOS13 is connected in parallel thereto and the conduction state of the PMOS13 is controlled by the potential of a node N2.例文帳に追加

ノードＮ１と接地電位ＧＮＤの間に直列に接続された抵抗５、ＮＰＮ６，７及び抵抗８による直列回路に対して、ＰＭＯＳ１３を並列に接続し、このＰＭＯＳ１３の導通状態をノードＮ２の電位で制御する。 - 特許庁

The line size change part 13 is configured such that an interval D_3 between the signal line 9 and the GND plane 10 is spread exponentially with respect to a spread of a width (signal line width) S_3 of the signal line 9 from the line narrow pitch part 11 toward the line wide pitch part 12.例文帳に追加

線路寸法変化部１３は、線路狭ピッチ部１１から線路広ピッチ部１２に向けて、信号ライン９とＧＮＤプレーン１０との間隔Ｄ_３が信号ライン９の幅（信号ライン幅）Ｓ_３の広がりに対して指数関数的に広がるように形成されている。 - 特許庁

Assuming the LOW level voltage at which the protective diode 13 operates is Vmin, the logic GND is VSS, and the LOW level voltage of clock signal and image data signal is Vpl, a logic signal is transferred to the recording head such that a following relation is satisfied; Vmin<Vpl<VSS.例文帳に追加

保護ダイオード１３が動作するＬＯＷレベル電圧をＶｍｉｎ、ロジックＧＮＤをＶＳＳ、クロック信号及び画像データのＬＯＷレベル電圧をＶｐｌとした時、Ｖｍｉｎ＜Ｖｐｌ＜ＶＳＳの関係を満たすように記録ヘッドにロジック信号が転送される。 - 特許庁

Consequently, a thyristor comprising a p^+ diffusion PD1 as the anode of the diode, the n-well NW1, a p well PW1, and an n^+ diffusion layer ND2 as the source of a transistor NMOS operates, to discharge the electrostatic surge to the ground terminal GND.例文帳に追加

この結果、ダイオードのアノードであるＰ^＋拡散層ＰＤ１、ＮウェルＮＷ１、ＰウェルＰＷ１及びトランジスタＮＭＯＳのソースであるＮ^＋拡散層ＮＤ２で構成されるサイリスタが動作し、静電サージは接地端子ＧＮＤへ逃がされる。 - 特許庁

Since a constant current NMOS 12 between node N1 and the ground potential GND is also turned off at the time of standby, the NMOS 11a, 11b are brought into floating state completely and the body potential is sustained in the state immediately before standby state.例文帳に追加

スタンバイ時には、ノードＮ１と接地電位ＧＮＤとの間の定電流用のＮＭＯＳ１２もオフになるので、ＮＭＯＳ１１ａ，１１ｂは完全にフローティング状態となり、ボディの電位はスタンバイ状態になる直前のアクティブ時の状態に維持される。 - 特許庁

When a test input signal H is input to the test pad 3c when flash measured, the circuit 4 pulls down a Low input request pad 3a to a ground (GND) level, and the circuit 5 pull ups a High input request pad 3b to a reference voltage (VDD) level.例文帳に追加

フラッシュ測定時にテストパッド３ｃへテスト用入力信号Ｈを入力すると、プルダウン回路４ではＬｏｗ入力要パッド３ａを接地（ＧＮＤ）レベルまで引き下げ、且つプルアップ回路５ではＨｉｇｈ入力要パッド３ｂを基準電圧（ＶＤＤ）レベルまで引き上げる。 - 特許庁