「gnd」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁

A load driving circuit 10 includes a first transistor Q1 and a second transistor Q2 as bipolar transistors each connected in series between a first fixed voltage Vdd and a second fixed voltage GND, and supplies a driving current Idrv corresponding to the on/off state of the two transistors to a load connected to an output terminal T1 as a connection point between the two transistors.例文帳に追加

負荷駆動回路１０は、第１の固定電圧Ｖｄｄと第２の固定電圧ＧＮＤ間に直列に接続されたバイポーラトランジスタである第１トランジスタＱ１および第２トランジスタＱ２を含み、２つのトランジスタの接続点である出力端子Ｔ１に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流Ｉｄｒｖを供給する。 - 特許庁

In this case, when a voltage V_ESD based on electrostatic discharge is applied to the input terminal In, a discharge current Id not absorbed by the electrostatic discharge protection element 10a flows to the ground terminal GND via the electrostatic discharge protection element 20 and parasitic resistors (Rex2, Rch and Rex1) between the drain and the source of the Nch transistor N1 which has been turned on.例文帳に追加

ここで、入力端子Ｉｎに静電気放電による電圧Ｖ_ＥＳＤが印加された場合、静電気保護素子１０ａによって吸収できない放電電流Ｉｄが静電気保護素子２０およびオンとなったＮｃｈトランジスタＮ１のドレイン・ソース間の寄生抵抗（Ｒｅｘ２、Ｒｃｈ、Ｒｅｘ１）を介して接地端子ＧＮＤに流れる。 - 特許庁

An enhancement NMOS transistor 101 which has the gate connected to the FDA and has the source and the drain connected between a power source VDD and an output terminal Vout and an enhancement NMOS transistor 102 which has the gate connected to the power source VDD and has the source and the drain connected between the output terminal Vout and a power source GND are provided.例文帳に追加

ゲートがＦＤＡに接続されソース・ドレインが電源ＶＤＤと出力端子Ｖｏｕｔとの間に接続されたエンハンスメントＮＭＯＳトランジスタ１０１と、ゲートが電源ＶＤＤに接続されソース・ドレインが出力端子Ｖｏｕｔと電源ＧＮＤとの間に接続されたエンハンスメント型ＮＭＯＳトランジスタ１０２とを備える。 - 特許庁

To provide a coaxial cable connector and its soldering method whereby there is no possibility of causing conduction failure and no possibility that the fraction defective of a product increases when soldering a shell part to a GND bar, a tact time can be reduced, and soldering quality can be improved and stabilized.例文帳に追加

シェル部とＧＮＤバーとを半田付けする際においても、導通不良が生じる虞が無く、製品の不良率が増加する虞も無く、しかも、製造工程におけるタクトタイムを削減することができ、半田付け品質の向上及び安定化を図ることができる同軸ケーブルコネクタ及びその半田付け方法を提供する。 - 特許庁

To precisely test a semiconductor integrated circuit device under test, even in the case that the semiconductor integrated circuit device under test which has a power supply pad, a GND pad and an output pad, has a function of outputting a prescribed constant voltage from the output pad, but has no circuit for transmitting any internal voltage correctly.例文帳に追加

電源パッド、ＧＮＤパッド及び出力パッドを備え、出力パッドから所定の定電圧を出力する機能を備えた半導体集積回路装置に対して、半導体集積回路装置が内部電圧を正確に伝える回路を備えていなくても、被試験半導体集積回路装置を高精度に試験する。 - 特許庁

The elements are connected in series between input terminals of a reception side IC, and a third resistor element and a first capacitor element are connected in series between the midpoint of the first and a second resistor elements and the GND of a printed wiring board.例文帳に追加

差動信号伝送線路における２つの線路の差動インピーダンスの約１／２である抵抗値を有する第１、第２の抵抗素子を、受信側ＩＣの入力端に直列にして接続し、第１、第２の抵抗素子の中点とプリント配線板のＧＮＤとの間に、第３の抵抗素子と第１のコンデンサ素子を直列に接続する。 - 特許庁

An antenna device body 20 includes: an antenna lower housing 11 and an antenna upper housing 12 which have long plate like shapes and engage with each other; a circuit board 15 which is disposed on the substantially center part of the antenna lower housing 11; and a GND side antenna element 16 and a power supply side antenna element 17 that are disposed at the antenna lower housing 11 and connect with the circuit board 15.例文帳に追加

アンテナ装置本体２０は、互いに係合可能な長板形状のアンテナ下部筐体１１及びアンテナ上部筐体１２と、アンテナ下部筐体１１内の略中央部に配置される回路基板１５と、アンテナ下部筐体１１に配置され、回路基板１５に接続されるＧＮＤ側アンテナエレメント１６，給電側アンテナエレメント１７とを備える。 - 特許庁

Additionally, an external capacitor element 26 is connected to the connection point of resistors 38 and 39 between a VCC and a GND terminal inside the semiconductor integrated circuit, and 1/2 VCC signal is made to fall slowly when the power is turned off to thereby turn on the MOS transistor 23, increasing gate voltage the muting transistor (MOS transistor 21) and turning on the MOS transistor 21.例文帳に追加

また、半導体集積回路内部でＶＣＣとＧＮＤ端子間の抵抗３８と抵抗３９との接続点に外付け容量２６を接続し、電源オフしたときに１／２ＶＣＣ信号をゆっくり立ち下げることで、ＭＯＳトランジスタ２３がオンして、ミューティングトランジスタ（ＭＯＳトランジスタ２１）のゲート電圧を上げてＭＯＳトランジスタ２１をオンする。 - 特許庁

The protective circuit is provided with a first absorbing circuit which transmits an overvoltage from an input terminal 1 to a first higher power supply VCC, a second absorbing circuit which transmits the overvoltage to a first lower power supply GND, and a third absorbing circuit 33a which transmits the overvoltage to a second higher power supply VDD whose power supply system is different from that of the first higher power supply VCC.例文帳に追加

入力端子１からの過電圧を第１高位電源ＶＣＣに伝達する第１の吸収回路、過電圧を第１低位電源ＧＮＤに伝達する第２の吸収回路、過電圧を第１高位電源ＶＣＣと電源系統が異なる第２高位電源ＶＤＤに伝達する第３の吸収回路３３ａを備える。 - 特許庁

In a high side switch circuit having the switching element at a high level side of a load in the semiconductor integrated circuit device adopting a separation structure for a rear side power supply voltage, a diode D1 is inserted to a current path from a ground terminal GND to an output terminal OUT in the opposite polarity to block the current path when a negative voltage is applied to the output terminal OUT as a feature.例文帳に追加

裏面電源電圧の分離構造を用いた半導体集積回路装置であって、負荷の高電位側にスイッチング素子を有するハイサイドスイッチ回路において、接地端子ＧＮＤから出力端子ＯＵＴに抜ける電流経路に、ダイオードＤ１を逆方向に挿入し、出力端子ＯＵＴに負電圧が印加された場合に上記電流経路をブロックすること特徴としている。 - 特許庁

The power source input impedance of an LSI is calculated from the number of output buffers of an LSI, the output impedance of the output buffer, LSI terminal, package, the characteristic impedance of the power source/GND of a chip terminal section, the characteristic impedance of a signal, the characteristic impedance of wiring connected to the LSI output terminal, and the damping resistance of an output signal.例文帳に追加

ＬＳＩの出力バッファ数、出力バッファの出力インピーダンス、ＬＳＩ端子、パッケージ、チップ端子部分の電源／ＧＮＤの特性インピーダンス、信号の特性インピーダンス、ＬＳＩ出力端子に接続する配線の特性インピーダンス、出力信号のダンピング抵抗からＬＳＩの電源入力インピーダンスを計算する。 - 特許庁

Furthermore, a short-circuiting part 26 which causes a short circuit between the outer terminal 23 of the power supply wire PWR, where the plated led wire 25 is formed and the outer terminal 23 of the signal wire SIG and between the outer terminal 23 of the power supply wire PWR and the outer terminal 23 of a ground wire GND, is formed on the rear of the package 21.例文帳に追加

更に、パッケージ２１の裏面に、メッキ引出線２５が形成された電源線ＰＷＲの外部端子２３と信号線ＳＩＧの外部端子２３との間、及び、電源線ＰＷＲの外部端子２３とグランド線ＧＮＤの外部端子２３との間をそれぞれ短絡する短絡部２６を形成する。 - 特許庁

In the semiconductor circuit adopting a gate array composed of arrayed basic cells each including a pair of PMOS transistor 11 and NMOS transistor 12 whose gates are mutually connected, only the NMOS transistor 12 is utilized as a circuit element, and the source and drain of the PMOS transistor 11, which is not utilized as the circuit element, are connected to the ground GND while the back gate is connected to the power supply Vdd.例文帳に追加

ゲートが相互に接続されたＰＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２とのペアを含む基本セルが配列されたゲートアレイを採用した半導体回路であって、ＮＭＯＳトランジスタ１２のみを回路素子として利用するとともに、回路素子として利用しないＰＭＯＳトランジスタ１１のソースとドレインをグラウンドＧＮＤに接続するとともにバックゲートを電源Ｖｄｄに接続した。 - 特許庁

Regarding a pixel 101 including a light emitting element 34 that emits light in accordance with a drive current, a write transistor 31 for writing a video signal, a driver transistor 32 for supplying a drive current to the light emitting element 34 and an auxiliary capacitor 231 connected between the write transistor 31 and a GND, N pixels (N is integer ≥2) are arranged on the same horizontal line.例文帳に追加

駆動電流に応じて発光する発光素子３４と、映像信号を書き込む書き込みトランジスタ３１と、駆動電流を発光素子３４に供給する駆動トランジスタ３２と、書き込みトランジスタ３１とＧＮＤとの間に接続される補助容量２３１とを備える画素１０１は、同一水平ラインにＮ個（Ｎは２以上の整数値）配置される。 - 特許庁

A class D amplifier constituting a transmitter has a small-power transistor Q14 which performs ON/OFF control over an amplifier output with a voice signal on a gate sides of high-power transistors Q10 and Q12 switching in mutually opposite-phase timings and small-power transistors Q15 and Q16 which turn ON/OFF with the voice signal to pull electric charges fast on an GND side of a transformer.例文帳に追加

送信機を構成するＤ級電力増幅器は、互いに逆相のタイミングでスイッチングを行うハイパワートランジスタＱ１０とＱ１２のゲート側に、音声信号によって増幅器出力のオン／オフを制御する小電力用のトランジスタＱ１４を備え、トランスのＧＮＤ側に音声信号によってオン／オフし、電荷を高速に抜く小電力用のトランジスタＱ１５、Ｑ１６を備える。 - 特許庁

Thus, a user operates switches S1-S2 of the switching box 1 to connect input terminal I1-I2 to output terminals T1-T6 in such a way that a first differential voltage that is a differential voltage between a power supply voltage VDD and the upper limit voltage, matches a second differential voltage that is a differential voltage between a ground voltage GND and the lower limit voltage.例文帳に追加

これにより、ユーザーはスイッチングボックス１のスイッチＳ１〜Ｓ２を操作して、電源電圧ＶＤＤと上限電圧との差分電圧である第１差分電圧と、接地電圧ＧＮＤと下限電圧との差分電圧である第２差分電圧とが一致するように、入力端子Ｉ１〜Ｉ２を出力端子Ｔ１〜Ｔ６と接続することができる。 - 特許庁

A level evaluation circuit evaluates a voltage appearing at a terminal (Pin13) of the branch apparatus when the signals for determination are impressed by comparison with two kinds of mutually different reference voltages preset within a range higher than GND and lower than a voltage of a second internal power supply of itself, and whether or not the branch apparatus is the apparatus requiring the power supply from the display device is uniquely determined.例文帳に追加

レベル評価回路は、判定用の信号の印加時にブランチ機器の端子（Ｐｉｎ１３）に現れる電圧を、ＧＮＤより高くかつ自身の第２の内部電源の電圧より低い範囲内で予め設定された互いに異なる２種類の基準電圧との比較により評価して、ブランチ機器がディスプレイ装置からの電源供給を必要とする機器であるか否かを一意に判定する。 - 特許庁

When the base station panel 3 and tool 6 for maintenance are connected by the communication cable 7 for maintenance, the connector 71 is connected to the tool 6 for maintenance first and then the GND terminal 72 is connected to a frame 10 on the side of the device to be maintained to connect the ground of the maintenance object side and the ground of the maintenance tool side together through the frame 10.例文帳に追加

この保守用通信ケーブル７により基地局パネル３と保守用ツール６を接続する場合、まずコネクタ７１を保守用ツール６側に接続した後、次にＧＮＤ端子７２を保守対象の装置側のフレーム１０に接続し、フレーム１０を介して保守対象側と保守用ツール側のグランドを接続する。 - 特許庁

The solid state image pickup further comprises a light shield mask 150 formed on the low-pass filter, microlenses 160, a seal resin 170, a window 180 in the light shield mask, a transparent conductive film 190, an antireflection film 195, a device hole 210, a lead 220 for dropping the transparent conductive film to GND, and a conductive paste 230 for connecting the lead.例文帳に追加

１５０はローパスフィルターに形成された遮光マスク、１６０はマイクロレンズ、１７０はシール樹脂、１８０は遮光マスクの窓部、１９０は透明導電膜、１９５は反射防止膜、２１０はデバイスホール、２２０は透明導電膜をＧＮＤに落とすリード、２３０はリードを接続する導電ペーストである。 - 特許庁

Further, the gate of the N-type transistor for actually executing resetting is driven by a sense circuit of an internal power supply level, the gate of the N-type transistor not used for the resetting is connected to GND, and the connection destinations of both the N-type transistors can be properly replaced by a minimum wire change in response to the setting state.例文帳に追加

なおかつ実際にリセット動作を行うＮ型トランジスタのゲートは内部電源レベルのセンス回路により駆動し、リセット動作に使用しないＮ型トランジスタのゲートはＧＮＤに接続し、両者の接続先はその設定状態に応じて最小の配線変更で適宜交換できるようにしておく。 - 特許庁

A metallic wiring 5, which is at a ground potential GND, is provided between the shield layer 3 on the surface of a semiconductor substrate 1 and an inductor 8 formed with a spiral metallic wiring while the metallic wiring 5 is connected to the shield layer 3 to lower a resistance value in the shield layer while reducing the parasitic capacitance between the inductor and shield layers.例文帳に追加

半導体基板１表面上のシールド層３と渦巻き状に形成された金属配線からなるインダクタ８との間に、接地電位ＧＮＤが与えられた金属配線５を設け、この金属配線５をシールド層３に接続することで、インダクタ−シールド層間の寄生容量を小さくしつつ、シールド層での抵抗値を低く抑える。 - 特許庁

The magnetic field measuring array sensor 101 includes: a plurality of input/output conductors 105 for outputting a signal corresponding to a detected magnetic field; a plurality of linear conductors 103 arranged on one ends of the input/output conductors 105; and a GND 107 arranged on the other ends of the input/output conductors 105.例文帳に追加

磁界計測アレイセンサ１０１が、検出した磁界に対応する信号を出力可能な複数の入出力導体１０５と、複数の入出力導体１０５の一端側に配置される複数の線状導体１０３と、複数の入出力導体１０５の他端側に配置されるＧＮＤ１０７とを備えた。 - 特許庁

At least one among the inner leads 5 is a GND lead 6 connected with the die pad 2, and an island-like bonding area 12 of which periphery is surrounded in three directions by a slit 14a and is connected to the heat sink 4 in remaining one direction through a connection 13, is formed in the heat sink 4.例文帳に追加

複数のインナーリード５のうちの少なくとも１本は、ダイパッド２と連結されたＧＮＤリード６であり、放熱板４には、周囲の三方向がスリット１４ａに囲まれ且つ残りの一方向が連結部１３により放熱板４と接続された島状のボンディングエリア１２が形成されている。 - 特許庁

In the optical module, side surfaces of a conductor pattern end on a multilayer ceramic substrate are metallized by a half via and castellation or the like in order to increase the mounting strength of a lead pin, and mechanism is provided at the multiplayer ceramic itself in order that a metallized position for at least one GND and signal is positioned by being dislocated in the signal transmission direction.例文帳に追加

本発明の光モジュールでは、多層セラミック基板上の導体パターン端には、リードピンの取り付け強度を高めるために、ハーフビア、キャスタレーション等によって側面がメタライズされており、少なくとも一つのＧＮＤ用と信号用のメタライズの位置が信号伝送方向にずれて位置するべく、多層セラミック自体に機構が設けられていることを特徴とする。 - 特許庁

The ESD protection element includes: a bipolar transistor having a collector diffusion layer 7 connected with a first terminal (Pad), and an emitter terminal; and current control resistors 11 provided on a plurality of current paths from a second terminal (GND) to the collector diffusion layer 7 through an emitter diffusion layer 4, respectively.例文帳に追加

バイポーラトランジスタは、第１端子（Ｐａｄ）に接続されるコレクタ拡散層７とエミッタ端子とを備えるバイポーラトランジスタと、第２端子（ＧＮＤ）からエミッタ拡散層４を介してコレクタ拡散層７に至る複数の電流経路上のそれぞれに設けられた電流制御抵抗１１とを具備する。 - 特許庁

In order to connect the first electrode to a wire (GND wire or electric power wire), a plurality of first contact holes and a plurality of second contact holes are disposed on the planarization film on the outer side than a display area, wherein the first contact holes and the second contact holes are arranged on a zigzag arrangement.例文帳に追加

この第１の電極と、配線（ＧＮＤ配線又は電源配線）とを接続させるために、表示領域よりも外側の平坦化膜には複数の第１のコンタクトホール及び複数の第２のコンタクトホールが設けられており、第１のコンタクトホールと第２のコンタクトホールは千鳥状に配置されている。 - 特許庁

In a circuit for driving an inductive load by the on/off control of first and second switching transistors connected between a power source potential and a ground potential, a guard ring 17 for preventing influence to another element is provided on the same semiconductor substrate 11, and this guard ring is connected to the ground potential GND.例文帳に追加

電源電位とアース電位間に接続された第１、第２スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板１１に他の素子への影響を防止するガードリング１７を設けるとともに、このガードリングをアース電位ＧＮＤに接続する。 - 特許庁

Consequently, the rear surfaces of chips of the element 4 and the IC 3 can obtain common GND potential, and both can be die-bonded by using one kind of die bonding paste represented by an Ag paste 5, thereby enabling taking measures against an electrostatic discharge damage which is a problem in a bipolar type semiconductor.例文帳に追加

このため、電力供給用素子４と制御用ＩＣ３のチップ裏面は、共通のＧＮＤ電位をとることができ、Ａｇペースト５に代表される一種類のダイボンディング用ペーストを使用して一緒にダイボンディングすることができ、これによりバイポーラ型半導体の問題である静電破壊対策を行うことができる。 - 特許庁

On wiring electrodes 120 and 121, insulating layers 122 and 123 are formed, and other electrode fingers of IDT electrodes 103 and 109 are connected by a wiring electrode 124 and further connected to electrode pads 126 and 127 connected to a ground terminal GND by a wiring electrode 125 which is formed above the wiring electrode 124 and electrically connected thereto.例文帳に追加

配線電極１２０、１２１の上には、絶縁層１２２、１２３が設けられており、ＩＤＴ電極１０３、１０９の他方の電極指は、配線電極１２４により接続され、さらに上部に形成され、電気的に接続された配線電極１２５により、接地端子ＧＮＤに接続される電極パッド１２６、１２７に接続される。 - 特許庁

This buffer circuit connects a current limitation element 8 between the source of an N channel MOS transistor 7 of an initial stage inverter 1 and the line of ground potential GND, and connects a current limitation element 9 between the source of a P channel MOS transistor 10 of an initial stage inverter 2 and the line of power supply potential VCC.例文帳に追加

バッファ回路において、初段インバータ１のＮチャネルＭＯＳトランジスタ７のソースと接地電位ＧＮＤのラインとの間に電流制限素子８を接続し、初段インバータ２のＰチャネルＭＯＳトランジスタ１０のソースと電源電位ＶＣＣのラインとの間に電流制限素子９を接続する。 - 特許庁

In a brushless motor 1 employing the direct PWM system, an iron plate part 41 of an iron substrate 40 is set in continuity to the motor ground potential M-GND of the motor drive circuit 6 via a connector 8 mounted to the metal plate part 40 in the side of motor body 11 between the motor body 11 and motor drive circuit 6 which are isolated with each other.例文帳に追加

ダイレクトＰＷＭ方式を採用したブラシレスモータ１において、互いに離れているモータ本体１１とモータ駆動回路６との間で、モータ本体１１側の金属板部分４０に搭載されているコネクタ８を介して鉄基板４０の鉄板部分４１をモータ駆動回路６のモータグランド電位Ｍ−ＧＮＤに導通させる。 - 特許庁

To solve a problem that, in a flexible wiring substrate including a jumper line, noise generated from one FPC for connecting a signal line can not be shielded only by connecting the signal lines of two circuit boards and a GND via separate FPCs, since it is extremely difficult occasionally to lay around the jumper line inside a hinge of folder type portable telephone in various shapes.例文帳に追加

ジャンパ線を有するフレキシブル配線基板は、様々な形状の折り畳み式携帯電話機のヒンジの中にジャンパ線を這わすことは非常に困難である場合があり、２つの回路基板の信号線とＧＮＤとを別々のＦＰＣで接続するだけでは、信号線を接続するための一方のＦＰＣから発生するノイズのシールドができない。 - 特許庁

A drive circuit DR1 comprises a voltage converting circuit CVCKT receiving a block selecting signal BSi and converting it into a signal of a boosted potential level, and N channel MOS transistor TN14 and N channel MOS transistor TN 13 connected in series between a boosted potential Vpp and a ground potential GND.例文帳に追加

駆動回路ＤＲ１は、ブロック選択信号ＢＳｉを受けて、昇圧電位レベルの信号に変換するための電圧変換回路ＣＶＣＫＴと、昇圧電位Ｖｐｐと接地電位ＧＮＤとの間に直列に接続されるＮチャネルＭＯＳトランジスタＴＮ１４とＮチャネルＭＯＳトランジスタＴＮ１３とを含む。 - 特許庁

This is the CCFL illumination device and the backlight device using this wherein they are actuated by a leakage type transformer without using a ballast capacitor, and wherein the center part of the tubular CCFL main body to which a high voltage is applied between electrodes to emit light is made to have GND or a nearly low pressure.例文帳に追加

バラストコンデンサーを用いない漏洩型トランスで作動するＣＣＦＬ照明装置であって、電極間に高電圧を印加させて発光する管状のＣＣＦＬ本体の中央箇所をＧＮＤないし低圧に近い構成としたことを特徴とするＣＣＦＬ照明装置およびこれを用いたバックライト装置。 - 特許庁

Either tow kinds of driving voltages Va and Vb having different amplitudes or a GND is applied to pattern electrodes 30 to 38 of the electrode 22A through an amplitude modulator 106 and a selection switch 108, a desired phase difference is given to light beams and as a result, astigmatism caused by an optical system is compensated.例文帳に追加

透明電極２２Ａに対して、振幅変調器１０６、選択スイッチ１０８等を介して振幅の異なる２種の駆動電圧Ｖａ、ＶｂあるいはＧＮＤの何れかが各パターン電極３０乃至３８に印加され、光ビームに所望の位相差を与える結果、光学系に起因する非点収差が補正される。 - 特許庁

A power supply voltage VDD is supplied to the source of a transistor TrP1 through an ammeter provided in the IC tester, a ground potential GND is supplied to the source of a transistor TrN1 from the IC tester, and a voltmeter provided in the IC tester is connected to an external output terminal P1 in the case of measuring the resistance of the output buffer B1.例文帳に追加

出力バッファＢ１の抵抗値を測定する場合、ＩＣテスタ内に設けられた電流計を介してトランジスタＴｒＰ１のソースに電源電圧ＶＤＤを供給し、ＩＣテスタから接地電位ＧＮＤをトランジスタＴｒＮ１のソースに供給し、ＩＣテスタ内に設けられた電圧計を外部出力端子Ｐ１に接続する。 - 特許庁

A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.例文帳に追加

このＳＲＡＭのダミーメモリセル３は、正規のメモリセル２の負荷用のＰチャネルＭＯＳトランジスタ２１，２２をＮチャネルＭＯＳトランジスタ２７，２８で置換し、記憶ノードＮ２に電源電位ＶＤＤを与え、ＮチャネルＭＯＳトランジスタ２７のソースに接地電位ＧＮＤを与えたものである。 - 特許庁

Since the power supply output circuit 82 corresponding to a monitored block and the power supply monitoring section 83 corresponding to a monitoring block are controlled using independent terminals of power supply and GND, external electrical noise will not cause failure or malfunction with identical trend in identical mode, on the side of a monitored block and on the side of a monitoring block.例文帳に追加

このように、被監視ブロックに相当する電源出力回路８２と監視ブロックに相当する電源監視部８３を別端子の電源、ＧＮＤによって制御することで、外部からの電気ノイズ等により、被監視ブロック側も監視ブロック側も同一モード、同一傾向で故障、誤作動が生じることはない。 - 特許庁

This semiconductor device comprises an insulating film 11, covering a semiconductor element on a semiconductor substrate 3, and more than one electrode pad 13 formed the surface of the insulating film 11 and connected electrically with the semiconductor element, where a power supply wiring 5 to be connected with at least one electrode pad 13 and GND wiring 7 which is to be connected with other electrode pads 13 are provided on the insulating film 11.例文帳に追加

半導体基板３上の半導体素子を覆う絶縁膜１１と、この絶縁膜１１の表面に形成されて半導体素子と電気的に接続される少なくとも２個以上の電極パッド１３とを備え、絶縁膜１１上に電極パッド１３の少なくとも１つに接続される電源配線５及び他の電極パッド１３に接続されるＧＮＤ配線７とを備える。 - 特許庁

A drive circuit 10 outputs an output voltage VOUT1 that is, as a driving signal, at "H" (on level) determined by a supply voltage VCC or at "L" (off level) determined by a ground voltage GND, from an inverter G4 to a gate of a semiconductor device Q1 on the basis of a control signal S11 given from an input circuit 11.例文帳に追加

ドライブ回路１０は、入力回路１１より得られる制御信号Ｓ１１に基づき、インバータＧ４から電源電圧ＶＣＣにより決定される“Ｈ”（オンレベル）、あるいは接地電圧ＧＮＤにより決定される“Ｌ”（オフレベル）の出力電圧ＶＯＵＴ１を駆動信号として半導体デバイスＱ１のゲートに出力する。 - 特許庁

A memory cell power source circuit 300 is provided with a memory cell power source PMOS transistor Ps, provided between a power source supply node nsp and a power source potential Vcc, a transistor N11 provided between a gate of the transistor Ps and the power source potential Vcc and connected to a diode, a resistor R11 provided between the gate of the transistor Ps and a ground potential GND.例文帳に追加

メモリセル電源回路３００は、電源供給ノードｎｓｐと電源電位Ｖｃｃとの間に設けられるメモリセル電源ＰＭＯＳトランジスタＰｓと、トランジスタＰｓのゲートと電源電位Ｖｃｃとの間に設けられ、ダイオード接続されたトランジスタＴＮ１１と、トランジスタＰｓのゲートと接地電位ＧＮＤとの間に設けられた抵抗体Ｒ１１とを備える。 - 特許庁

Furthermore, a lead-out wire 56B extending from the other opening 552B of a toroidal core 552 is passed through the side of the toroidal core 552 while being bent, and abutted to the lateral side 54S2 of the line across capacitor 54, and its top end is soldered to a GND terminal 51G protruded on the terminal face 511 of an AC inlet 51.例文帳に追加

また、トロイダルコア５５２の他方の開口部５５２Ｂから延出する引き出し線５６Ｂを、屈曲させながらトロイダルコア５５２の側部を通過させ、ラインアクロスコンデンサ５４の側面５４Ｓ２に当接させて、先端をＡＣインレット５１の端子面５１１において突出するＧＮＤ端子５１Ｇに半田付けする。 - 特許庁

In the MOS transistor circuit provided with a logic circuit connected between a high-voltage source VDD and a low-voltage source GND and a CMOS output circuit 14 that is connected between the two voltage sources and receives the output of the logic circuit, the CMOS output circuit 14 employs an enhancement P-channel MOS transistor EPMOS and a depletion N-channel MOS transistor DNMOS.例文帳に追加

高電位源ＶＤＤと低電位源ＧＮＤとの間に接続された論理回路と、前記２つの電位源との間に接続され前記論理回路の出力を入力とするＣＭＯＳ出力回路１４とを備えたＭＯＳトランジスタ回路において、前記ＣＭＯＳ出力回路１４はＰチャネルＭＯＳトランジスタＥＰＭＯＳはエンハンスメント型で、ＮチャネルＭＯＳトランジスタＤＮＭＯＳはデプレッション型で構成されていることを特徴とする。 - 特許庁

To prevent change of memory contents caused by faulty voltage by connecting a column line and a charging line to a connection terminal 22 of a common power feeding potential GND in a non-active operation mode and in a common read-out amplifier or a driver circuit.例文帳に追加

強誘電メモリ効果を有するメモリセルＭＣ、行線路ＷＬ１…、列線路ＢＬ１…を有しているメモリセルフィールドを備え、メモリセルは１つの列線路と充電線路ＰＬ１との間に介挿され、列線路は出力信号Ｓ２１が取り出される読み出し増幅器２に接続され、充電線路はこれを電位Ｖ１，ＧＮＤに接続するドライバ回路３に接続され、列線路および充電線路は活性または非活性作動モードを有している集積半導体メモリを、障害電圧によりメモリ内容が変更されないようにする。 - 特許庁