「gnd」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

When an inverter output L2 is in the high potential state, a power supply potential VDD is applied to the first common connection point, and when the inverter output L2 is in the low potential state, a ground potential GND is applied to the second common connection point to give the hysteresis characteristic.例文帳に追加

インバータ出力Ｌ２が高電位状態となった場合には、上記第１共通接続点に電源電位ＶＤＤを印加する一方、低電位状態となった場合には、上記第２共通接続点に接地電位ＧＮＤを印加することによりヒステリシス特性を持たせる。 - 特許庁

Because only one set of the PMOS and the NMOS are connected between a power supply potential VCC and a ground potential GND, the constant reference voltage VREF not depending on an ambient temperature and the power supply potential VCC can be obtained even if a power supply voltage is the low power supply voltage of about 1.5 V.例文帳に追加

電源電位ＶＣＣと接地電位ＧＮＤ間には、１組のＰＭＯＳとＮＭＯＳだけが接続されるので、１．５Ｖ程度の低電源電圧でも、電源電位ＶＣＣと周囲温度に依存しない一定の基準電圧ＶＲＥＦが得られる。 - 特許庁

An NPN bipolar transistor Q having a P-well region 2 as a base, an N+ region 9 as an emitter, and an N+ region 10 for connecting an N-substrate 1 to a power line L-VDD as a collector between the power line L-VDD and a ground line L-GND, is formed.例文帳に追加

電源ラインＬ−Ｖ_DDと接地ラインＬ−ＧＮＤとの間に、Ｐ−ｗｅｌｌ領域２をベース、Ｎ^+領域９をエミッタ、Ｎ−ｓｕｂ（基板）１を電源ラインＬ−Ｖ_DDに接続するためのＮ^+領域１０を併用してコレクタとしたＮＰＮバイポーラトランジスタＱを形成する。 - 特許庁

Furthermore, a pattern L is formed between a ground-side terminal of the first inductor 1 and the ground GND, and a capacitor 31 is connected between a connection point at which the first inductor 1 is connected to one terminal of the pattern L and a ground-side terminal of the second variable capacitive element 4.例文帳に追加

さらに、第１インダクタ１のグラウンド側の一端とグラウンドＧＮＤとの間にパターンＬを形成し、第１インダクタ１とパターンＬの一端との接続点と第２可変容量素子４のグラウンド側の一端との間にコンデンサ３１を接続した。 - 特許庁

The semiconductor storage device sets first a power supply terminal VPGM to the GND level in order to read data of a high-resistance fuse element 11 that is programmed with the processes such as blowing of a polysilicon wire, displacement of metal atoms, and fixing by sudden cooling process.例文帳に追加

たとえば、ポリシリコン配線の溶融・金属原子の偏在・急冷による固定というプロセスによりプログラムされて高抵抗化したフューズ素子１１のデータを読み出す場合、まず、電源端子ＶＰＧＭをＧＮＤレベル状態にする。 - 特許庁

Thus, a periphery of the photodiode 1 is surrounded by the transfer electrode 15 and the surround electrode 43, and a negative voltage and a GND voltage are applied to the electrodes 15, 43, so that generation of a leakage current during a term of charge accumulation is restrained.例文帳に追加

これにより、フォトダイオード１の周囲を転送電極１５とサラウンド電極４３で包囲し、これらの電極１５、４３に、マイナス電圧やＧＮＤ電圧を印加しておくことによって、電荷蓄積期間中のリーク電流の発生を抑制する。 - 特許庁

This drive device for the three-phase brushless motor 2 includes a terminal monitor circuit 16 which monitors terminal voltage of output terminals Drv connected with motor terminals 6 of the respective phases UVW for detecting abnormalities (open circuit/GND short circuit/+B short circuit) in the circuit on the motor side.例文帳に追加

三相ブラシレスモータ２の駆動装置は、モータ側回路の異常（断線／ＧＮＤ短絡／＋Ｂ短絡）を検出するために、各相ＵＶＷのモータ端子６に各々接続される出力端子Ｄｒｖの端子電圧をモニタする端子モニタ回路１６を備える。 - 特許庁

When potential of the collection electrode 19 is increased, the p-MOS type FET 181 is turned into a ON condition, while source potential is increased to the impressed direct current voltage when the direct current voltage is impressed between a circuit GND and the drain terminal.例文帳に追加

捕集電極１９の電位が上昇した場合、ｐ−ＭＯＳ型ＦＥＴ１８１がオン状態になると共に、回路ＧＮＤ−ドレイン端子間に直流電圧を印可しておくでソース電位が印可している直流電圧まで上昇する。 - 特許庁

A drain potential of the Pch transistor 31 is maintained at a power source potential VDD, during an ON period of the Pch transistor 31, and a drain potential of the Nch transistor 32 is maintained at a grounding potential GND, during an ON period of the Nch transistor 32.例文帳に追加

さらに、Ｐｃｈトランジスタ３１のオン期間中は、該Ｐｃｈトランジスタ３１のドレイン電位を電源電位ＶＤＤに維持し、Ｎｃｈトランジスタ３２のオン期間中は、該Ｎｃｈトランジスタ３２のドレイン電位を接地電位ＧＮＤに維持する。 - 特許庁

In a mode B, the second clock CKb is kept at the GND, the first clock CKa is changed to a high level (VDD), the second switching element SW2 is turned on, and the first and third switching elements SW1 and SW3 are turned off.例文帳に追加

モードＢにおいて、第２のクロックＣＫｂをＧＮＤに維持し、第１のクロックＣＫａを高レベル（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフする。 - 特許庁

The potential difference (first induction) between the first and second electrodes 3 and 4, the potential difference (third induction) between the second and third electrodes 4 and 5, and the potential (the chest V5 induction) based on the first electrode 3 and the GND electrode 6 of the third electrode 5 are measured.例文帳に追加

第１の電極３と第２の電極４間の電位差（第１誘導）、第２の電極４と第３の電極５間の電位差（第３誘導）、第１の電極３と第３の電極５のＧＮＤ電極６を基準とした電位（胸部Ｖ５誘導）が測定される。 - 特許庁

The pulse modulation type light detection device 1 detects the existence of an object, based on a signal output from the signal processing circuit 11; and when there is an object, a pulse period or a pulse width of each signal output from the power source terminal 3 and the GND terminal 4 is changed.例文帳に追加

パルス変調型光検出装置１は、信号処理回路１１から出力された信号に基づいて物体の有無を検出し、物体が有る時に、電源端子３及びＧＮＤ端子４から出力される信号のパルス周期またはパルス幅が変化する。 - 特許庁

The source of a PMOS11 is connected to a high-voltage terminal VDD of a low-voltage power source, the drain is connected to the drain of an NMOS11 and NMOS12 via a resistor R11, and the source of the MNOS11 and the NMOS12 is connected to GND.例文帳に追加

ＰＭＯＳ１１のソースは低電圧電源の高電位端子ＶＤＤに接続し、ドレインは抵抗Ｒ１１を介してＮＭＯＳ１１およびＮＭＯＳ１２のドレインに接続し、ＮＭＯＳ１１およびＮＭＯＳ１２のソースはＧＮＤに接続している。 - 特許庁

The driving circuit 100 includes: an electric charge discharging circuit 33 which connects a first terminal 4 supplied with the high negative voltage VGL to a second terminal 2 of a ground voltage GND in response to a drop of a power source voltage VDC; and a test external terminal 6.例文帳に追加

表示装置用駆動回路１００は、電源電圧ＶＤＣの低下に応じて、高圧負電圧ＶＧＬが供給される第１端子４を接地電圧ＧＮＤの第２端子２に接続する電荷放電回路３３と、テスト用外部端子６とを具備する。 - 特許庁

An inductor 58 which is a nonlinear element allowing the easier passage of lower frequencies is disposed at a PCB 12 and is provided with a metallic connecting member 60 for connecting the inductor 58 and a GND line of the PCB 12 and electrically connecting the inductor 58 and a metallic bezel cover 18.例文帳に追加

ＰＣＢ１２に低い周波数ほど通過しやすい非線形素子であるインダクター５８を配し、インダクター５８とＰＣＢ１２のＧＮＤ線とを接続し、インダクター５８と金属製のベゼルカバー１８とを電気的に接続する金属製の接続部材６０を設けたものである。 - 特許庁

Connection wirings 9a to 9d are provided on the first insulated substrate 1a, GND wide width parts 2a to 2d are provided on the second insulated substrate 1b, and a multilayer insulated substrates 1, 1a and 1b are formed by integrating the first insulated substrate 1a and the second insulated substrate 1b.例文帳に追加

第１絶縁基板１ａ上に連結配線９ａ，９ｂ，９ｃ，９ｄを設け、第２絶縁基板１ｂ上にＧＮＤ幅広部２ａ，２ｂ，２ｃ，２ｄを分割して設け、第１絶縁基板１ａと第２絶縁基板１ｂを一体化したものを多層絶縁基板１とする。 - 特許庁

The level changer circuit 2 has p-channel MOS transistors 11, 12 connected between cross coupled p-channel MOS transistors 13, 14 and the line of a second power potential VDD 2, and the gates of the MOS transistors 11, 12 are connected to the line of a ground potential GND.例文帳に追加

このレベル変換回路２はクロスカップル接続されたＰチャネルＭＯＳトランジスタ１３，１４と第２電源電位ＶＤＤ２のラインとの間にＰチャネルＭＯＳトランジスタ１１，１２を接続し、ＰチャネルＭＯＳトランジスタ１１，１２のゲートを接地電位ＧＮＤのラインに接続したものである。 - 特許庁

An FC 20 has a flexible substrate 21 fixed to the liquid crystal panel 10 and the wiring board 30, a power line 231 for supplying the higher supply potential Vcc to the liquid crystal panel 10, and a grounding line 232 for supplying the lower supply potential Gnd to the liquid crystal panel 10.例文帳に追加

ＦＰＣ２０は、液晶パネル１０と配線基板３０とに固定された可撓性を有する基材２１と、高位側電源電位Ｖccを液晶パネル１０に供給するための電源線２３１と、低位側電源電位Ｇｎｄを液晶パネル１０に供給するための接地線２３２とを有する。 - 特許庁

An air cleaner 2 including a minus ion generation section 1 is provided, in which the minus ion generation section 1 is constructed with an ionizing needle electrode 3 having a tip end 31 configured into a pointed needle, to which minus high voltage is applied, and a counter electrode portion 4 at the GND potential comprising a circular arc shaped bent surface plate 41.例文帳に追加

マイナスイオン発生部１を有する空気清浄機２であって、マイナスの高電圧が印加される先端部３１が尖った針状をしたイオン化針電極３と、円弧状をした曲面板４１からなるＧＮＤ電位の対極部４とでマイナスイオン発生部１を構成した。 - 特許庁

A non-inversion input terminal of the comparator CMP 1 of the reverse current prevention circuit 5 is connected to the correction voltage source V_CC1 outputting correction voltage V_C1 lower than GND, and an inversion input terminal is connected to the output part of the switching circuit 3.例文帳に追加

逆電流防止回路５のコンパレータＣＭＰ１の非反転入力端子は、ＧＮＤよりも低い補正電圧Ｖ_C1を出力する補正電圧源Ｖ_CC1に接続され、反転入力端子はスイッチング回路３の出力部に接続されている。 - 特許庁

The length of the print pattern 5 is lengthened by taking the spiral structure, and a low-pass filter is constituted by increasing a parasitic inductance between a source terminal of a synchronous rectification switch and an output capacitor Cout and by increasing a parasitic capacitance Cp with the solid ground GND.例文帳に追加

スパイラル構造にすることで、プリントパターン５の長さが長くなって同期整流スイッチのソース端子と出力コンデンサＣｏｕｔとの間の寄生インダクタンスを大きくし、べたグランドＧＮＤとの間の寄生キャパシタンスＣｐを大きくして、ローパスフィルタを構成している。 - 特許庁

The power line 7a and the GND line 7b are cut off at the dicing regions 5a, 5b, and a plurality of semiconductor chips are divided in four groups according to the connecting condition to these lines 7a, 7b.例文帳に追加

電源ライン７ａ及びＧＮＤライン７ｂはダイシング領域５ａ及び５ｂで切断されており、複数の半導体チップ３は、電源ライン７ａ及びＧＮＤライン７ｂへの接続状況により、４つのグループに分割されている。 - 特許庁

This high-frequency socket is provided with pogo pins 3, a case having GND (ground)-processed through holes 1 holding the pogo pine 3 inside in no contact with them, and insulating sheets 4 and 4' installed on the opening faces of the through holes to fix the pogo pins.例文帳に追加

ポゴピン３と、このポゴピンに接することなくこれを内部に保持し、且つＧＮＤ処理されたスルーホール１を備える筐体２と、この筐体の前記スルーホール開口面に設置され、前記ポゴピンを固定する絶縁シート４、４'とを具備する - 特許庁

The short land flexible printed circuit board (105) has conductor patterns (105-6, 105-7, 105-8) which can short-circuit the LD terminal and the GND terminal of the laser diode with solder (109) at a position apart from the LD terminal.例文帳に追加

ショートランド・フレキシブルプリント基板（１０５）は、レーザダイオードのＬＤ端子とＧＮＤ端子とを、ＬＤ端子から離れた位置で半田（１０９）によりショートすることが可能な導体パターン（１０５−６、１０５−７、１０５−８）が形成されている。 - 特許庁

In a mode C, the first clock is kept at the VDD, the second clock CKb is changed from the GND to a high level (VDD), the third switching element SW3 is turned on, and the first and second switching elements SW1 and SW2 are turned off.例文帳に追加

モードＣにおいて、第１のクロックＣＫａをＶＤＤに維持し、第２のクロックＣＫｂをＧＮＤから高レベル（ＶＤＤ）に変化させると共に、第３のスイッチング素子ＳＷ３をオンし、第１及び第２のスイッチング素子ＳＷ１，ＳＷ２をオフする。 - 特許庁

The PNP type transistor 1271 has an emitter E connected to an anode terminal of the shooting capacitor 127k, a collector C connected to a cathode terminal and the GND terminal, and a gate G to which the power supply voltage of the game machine is applied.例文帳に追加

このＰＮＰ型トランジスタ１２７ｌは、発射コンデンサ１２７ｋの陽極端子に接続されるエミッタＥと、陰極端子及びＧＮＤ端子に接続されるコレクタＣと、遊技機の電源電圧が印加されるゲートＧとを有している。 - 特許庁

Substrates of MOS transistors 121, 122 are connected with the power supply line VDD and the ground line GND in operation mode while being connected with the power supply line VDDIO and the ground line GNDIO in standby mode, by switches 150, 160.例文帳に追加

ＭＯＳトランジスタ１２１，１２２のサブストレートは、スイッチ１５０，１６０により、動作モードでは電源ラインＶＤＤ、グランドラインＧＮＤに接続され、待機モードでは電源ラインＶＤＤＩＯ、グランドラインＧＮＤＩＯに接続される。 - 特許庁

The charging time shortening circuit 40 comprises a diode D2 for shortening the charging time, of which the anode is connected to the negative side of capacitor C13, while the cathode is connected to GND so that the forward current will flow, as the input voltage Vin is applied.例文帳に追加

充電時間短縮回路４０は、入力電圧Ｖｉｎが印加されると順方向電流が流れる如くアノードがコンデンサＣ１３のマイナス側、カソードがＧＮＤにそれぞれ接続されている充電時間短縮用ダイオードＤ２を有している。 - 特許庁

Consequently, when an overvoltage due to static electricity is applied to the transmission electrodes 16a and 16b, electric current flows into a GND electrode 23 from the transmission electrodes 16a and 16b through the protection elements 22a and 22b and prevents the overvoltage from being applied to the internal circuit of the capsule endoscope.例文帳に追加

これにより、静電気による過電圧が送信用電極１６ａ、１６ｂに印加された場合に、送信用電極１６ａ、１６ｂから保護素子２２ａ、２２ｂを介してＧＮＤ電極２３に電流が流れ、カプセル型内視鏡の内部回路への過電圧の印加が防止される。 - 特許庁

An electrostatic discharge damage protection circuit 10 is equipped with a first protection portion 10A and a second protection portion 10B which are disposed in parallel with each other between an external connecting terminal 1 of a semiconductor device and a first node NO1 which is a GND terminal.例文帳に追加

本発明に係る静電破壊保護回路１０は、半導体デバイスの外部接続端子１とＧＮＤ端子である第１ノードＮＯ１との間に、互いに並列に配置されている第１保護部１０Ａおよび第２保護部１０Ｂを備えている。 - 特許庁

In the manufacturing process of the semiconductor device, a first connection element 14a for applying the first fixed voltage Vdd to the output interconnection 16 or a second connection element 14b for applying the second fixed voltage GND to the output interconnection 16 is selectively formed at a predetermined place in the device.例文帳に追加

本半導体装置の製造工程において、出力配線１６に第１固定電圧Ｖｄｄを印加する第１接続素子１４ａまたは、出力配線１６に第２固定電圧ＧＮＤを印加する第２接続素子１４ｂのいずれかを、所定の箇所に選択的に形成する。 - 特許庁

In the protecting circuit 10, a ground level shifting circuit 10a sets a virtual ground Vgnd which is lower than the input minimum voltage of an input voltage Vin and can set the potential of a driving voltage Vdd nearly equal to the potential of a battery voltage VB to the ground Gnd of the driving voltage Vdd.例文帳に追加

保護回路１０では、グランドレベルシフト回路１０ａにより入力電圧Ｖinの入力最小電圧よりも低くバッテリ電圧ＶＢの電位にほぼ等しく駆動電圧Ｖddの電位を設定可能な仮想グランドＶgndを、駆動電圧ＶddのグランドＧndとする。 - 特許庁

Channel stoppers 120 are formed at depth with fixed spaces formed with a p-type well layer from the surface of a semiconductor substrate 10, thereby forming routes B for flowing a part of overflow currents in the well layer to a ground GND from the surface of the substrate 10.例文帳に追加

チャネルストップ部１２０は、半導体基板１０の表面部からＰ型ウエル層３０と一定の間隔を有する深い位置にかけて形成され、Ｐ型ウエル層３０に流れるオーバーフロー電流の一部を半導体基板１０の表面側から接地部（ＧＮＤ）に流すルートを形成する。 - 特許庁

A wiring switch 15B is connected between the series connection circuit of a PMOS transistor 10, an NMOS transistor 11 and another NMOS transistor 12, which are connected between a power supplying wiring VDD and a ground wire GND, and the other NMOS transistor.例文帳に追加

電源供給線ＶＤＤとグランド線ＧＮＤの間に接続されたＰＭＯＳトランジスタ１０とＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２との直列接続回路と、インバータ１３の入力端との間に、配線スイッチ１５Ｂが接続されている。 - 特許庁

A voltage level converter 12 is controlled by a row control circuit 11 to output an accumulation voltage V_ccd which is supplied form a voltage drop circuit 13 and between the common source voltage V_dd and a ground potential GND to the gate electrode of an accumulating transistor M_ccd of the memory part 9.例文帳に追加

行コントロール回路１１に制御され、電圧レベル変換器１２は、電圧降下回路１３から供給された、共通電源電圧Ｖ_ｄｄと接地電位ＧＮＤの中間の蓄積電圧Ｖ_ｃｃｄをメモリー部９の蓄積トランジスタＭ_ｃｃｄのゲート電極に出力する。 - 特許庁

These voltage levels can be expressed by a binary '01011011' where 0 is the state of GND and 1 is the state of Vcc, and this binary value is inputted to the CPU 301 as identification information g of the process cartridge 103 in an example of Figure 3.例文帳に追加

ＧＮＤの状態を０，Ｖｃｃの状態を１とすると“０１０１１０１１”という２進数で表現することができ、この値を図３の例におけるプロセスカートリッジ１０３の個体識別情報ｇとしてＣＰＵ３０１に入力することができる。 - 特許庁

To surely protect a push side output transistor so that it is not destroyed without spoiling sound quality of an output signal of a power amplifier IC even at a state that the power amplifier IC is erroneously connected to a GND open grounding state in a power amplifier system.例文帳に追加

パワーアンプシステムにおいて、パワーアンプＩＣがＧＮＤオープン地絡状態に誤接続された状態の場合でも、パワーアンプＩＣの出力信号の音質を損ねることなく、プッシュ側出力トランジスタを破壊しないように確実に保護する。 - 特許庁

The components 4 and the wiring pattern are enclosed in a sandwich structure from the front surfaces and the rear surfaces by a GND solid pattern with the use of a film shape member with a conductive layer formed on the whole surface, thereby covering the flexible board 6a by excluding a connector part 7 for inputting a signal.例文帳に追加

信号が入力されるコネクタ部７を除いて、フレキシブル基板６ａを覆うように、全面に導電層が形成されたフィルム状部材により、部品４及び配線パターンをＧＮＤベタパターンにより表面・裏面からサンドイッチ構造に包み込む。 - 特許庁

A board radiator comprises fine grooves 15 provided by cutting adjacent to the BGA component 1 on the surface of the printed circuit board 4, a copper layer (metal layer) 5 partly exposed to constitute a GND layer in the board inner layer, and a radiating plate 12, made of copper directly soldered to its exposed part in its structure.例文帳に追加

プリント配線基板４の表面に、ＢＧＡ部品１に隣接して切削加工により細溝１５を設け、基板内層でＧＮＤ層を構成する銅層（金属層）５の一部を露呈させ、この露呈部に銅製の放熱板１２を直接半田付けした構造とする。 - 特許庁

A 1st bias circuit 36 includes in a signal processing circuit 3 applies a positive voltage (+V3) based upon the electric potential of the common ground line C. GND to the uninverted input terminal of an integrating circuit 32 to make the surface electric potential detection output signal Z have generate a positive offset voltage.例文帳に追加

信号処理回路３に含まれる第１のバイアス回路３６はコモングランド線Ｃ．ＧＮＤの電位を基準とした正電圧（＋Ｖ３）を、積分回路３２の非反転入力端子（＋）に印加し、表面電位検出出力信号Ｚに正電圧のオフセット電圧を生じさせる。 - 特許庁

A term when the switch SW1 is turned on and the switch SW2 is turned off is controlled so as to be longer than a time when voltage of both ends of the capacitor C1 is charged to voltage obtained by subtracting threshold voltage of the transistor M1 from a potential difference between VDD and GND.例文帳に追加

スイッチＳＷ１がＯＮしスイッチＳＷ２がＯＦＦしている期間が、キャパシタＣ１の両端の電圧がＶＤＤとＧＮＤ間の電位差からトランジスタＭ１の閾値電圧を差し引いた電圧に充電されるまでの時間よりも長くなるよう制御する。 - 特許庁

An end of LNsub (output node of PA2s) is connected to a ground supply voltage GND with a capacity C3 in between as an NMOS transistor MNsw is turned on when PA2s is activated, and is opened as MNsw is turned off when PA2m is activated.例文帳に追加

ＬＮｓｕｂの他端（ＰＡ２ｓの出力ノード）は、ＰＡ２ｓが活性化された際、ＮＭＯＳトランジスタＭＮｓｗのオンに伴い接地電源電圧ＧＮＤとの間に容量Ｃ３が接続され、ＰＡ２ｍが活性化された際、ＭＮｓｗのオフに伴い開放状態とされる。 - 特許庁

At the same metallic wiring layer containing a power line 11, an FD wiring 12, a vertical signal line 13, and a GND wiring 14, each of relay metal wiring 15 is formed in each region between a power line 11 and a vertical signal line 13 adjoining wtih each other with a column of photodiodes 1 in between.例文帳に追加

中継金属配線１５の各々は、電源線１１、ＦＤ配線１２、垂直信号線１３及びＧＮＤ配線１４と同一の金属配線層において、フォトダイオード１の列を隔てて隣接する電源線１１及び垂直信号線１３の間に挟まれる各領域内に形成される。 - 特許庁

The specifying device 1 impresses prescribed DC voltage between the conductors 22.1 and 22.2 of the starting ends of the cables 20.1 and 20.2, and at the same time the ground voltage between the ground potential GND and respective conductors 22.1 and 22.2 are simultaneously measured.例文帳に追加

そして、特定装置１は、ケーブル２０．１および２０．２の始端側において、導体２２．１と導体２２．２との間に所定の直流電圧を印加して、接地電位ＧＮＤとそれぞれ導体２２．１および２２．２との間の対地電圧を同時に測定する。 - 特許庁

A signal wire SIG, a power supply wire PWR, and a ground wire GND are formed inside a package 21, a plated lead wire 25 is led out from a wiring such as a power supply wire other than the signal wire SIG to the side of the package 21.例文帳に追加

パッケージ２１の内層に信号線ＳＩＧ、電源線ＰＷＲ、グランド線ＧＮＤを形成すると共に、信号線ＳＩＧ以外の配線、例えば電源線ＰＷＲからメッキ引出線２５をパッケージ２１の側面に引き出す。 - 特許庁