「insulating pad」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In addition, the illuminance sensor 1 comprises a metal filter 5 for blocking the incident light to other than the light detection area 3, an insulating film 8 for protecting and insulating a metal shading film 5 and a bonding pad 7, and a scribing line 9 (dicing area where neither the metal shading film 5 nor insulating film 8 has been formed on the sensor area boundary of the substrate 2).例文帳に追加

また、照度センサ１は、光検出領域３以外への入射光を遮光する金属製遮光膜５と、金属製遮光膜５及びボンディングパッド７を保護し絶縁する絶縁膜８と、基板２上におけるセンサ領域の境界に金属製遮光膜５及び絶縁膜８を形成していないダイシングするための領域であるスクライブライン９とを備える。 - 特許庁

A conductive film 15, a nitride film 17, a conductive film 18, and an interlayer insulating film 19 are deposited, a hole is bored in a bit contact forming region, and a side wall 21 formed of the same film with the interlayer insulating film 19 is provided, whereby the interlayer insulating film 19 on the pad is etched in a self-aligned manner.例文帳に追加

導電膜１５、窒化膜１７、導電膜１８、および層間絶縁膜１９を堆積し、ビットコンタクト形成領域を開孔した後、層間絶縁膜１９と同一の膜から成るサイドウォール２１を形成することによって、パッド上の層間絶縁膜１９のエッチングを自己整合で行なう。 - 特許庁

Otherwise, the wiring board is manufactured by such method as a part of the top layer wiring layer is exposed as a pad through a sand blast treatment in which a sand blast mask is used which has an opening wider than the portion to be exposed as a pad of the top layer wiring layer formed on the insulating resin layer covering the entire top layer wiring layer.例文帳に追加

あるいは、最上層配線層全体を覆う絶縁樹脂層上に形成した、最上層配線層のパッドとして露出させるべき部分より広い開口部を持つサンドブラスト用マスクを使用するサンドブラスト処理により、最上層配線層の一部をパッドとして露出させる方法により配線基板を製造する。 - 特許庁

A pad 2 is installed at a prescribed position on a wiring 4 formed on one main face of a semiconductor chip 1 through a second insulating film 5 and region between the wring 4 and the pad 2 is reinforced.例文帳に追加

半導体チップ１の一主面に形成された配線４上に、第２の絶縁膜５を介してパッド２が所定の位置に設置され、配線４とパッド２との間の領域が強化されてなることを特徴とすることにより、パッド２とパッケージの外部引出し用端子との接続時における第２の絶縁膜５での破断・亀裂の発生を抑えることができる。 - 特許庁

A first metal material constituting the electrode pad 16 and exposed on a surface S1 opposite to the insulated resin layer 12 of the electrode pad 16 has higher free energy for forming an oxide than that of a second metal material exposed on a surface S2 opposite to the insulating resin layer 12 of the interconnect 14 and constituting the interconnect 14.例文帳に追加

電極パッド１６の絶縁樹脂層１２と反対側の面Ｓ１に露出し、電極パッド１６を構成する第１の金属材料は、配線１４の絶縁樹脂層１２と反対側の面Ｓ２に露出し、配線１４を構成する第２の金属材料に比して、酸化物形成の自由エネルギーが高い。 - 特許庁

Through laser machining employing irradiation with a laser beam, an opening 17 is bored in a lower-layer insulating film 1 and an adhesion layer 7 at a part corresponding to a reverse-surface center portion of a connection pad portion 14a of wiring 14 of the semiconductor constitution body 6 by using a connection pad portion 2a having an opening 5 of lower-layer wiring 2 as a mask.例文帳に追加

レーザビームの照射によるレーザ加工により、下層配線２の開口部５を有する接続パッド部２ａをマスクとして、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。 - 特許庁

In the wafer collectively-contact board used to collectively test numerous semiconductor devices formed on a wafer, a GND wiring or a power supply wiring (GND pad 12c or power supply pad 12a) on a multilayer wiring substrate 10 is connected to conductive patterns 35' and 35 on a front surface of an insulating film 32 of a contact member 30.例文帳に追加

ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードにおいて、 コンタクト部品３０の絶縁性フィルム３２の表面の導電性パターン３５’、３５に、多層配線基板１０におけるＧＮＤ配線又は電源配線（ＧＮＤパッド１２ｃ又は電源パッド１２ａ）を接続する。 - 特許庁

A method of manufacturing a semiconductor device 1 includes the steps of: forming a metal pad 40 on a layer insulating film 36 above a semiconductor substrate 10; forming a metal oxide film 41 including an aluminum or aluminum alloy on the surface of the metal pad 40 by performing heat treatment inside an oxygen containing atmosphere; and forming a chip by dividing the semiconductor substrate 10.例文帳に追加

半導体装置１の製造方法において、半導体基板１０の上方の層間絶縁膜３６上に金属パッド４０を形成する工程と、酸素含有雰囲気内において熱処理を行い、金属パッド４０の表面にアルミニウム又はアルミニウム合金を有する金属酸化膜４１を形成する工程と、半導体基板１０を分割してチップを形成する工程とを有する。 - 特許庁

To provide a measuring method and measuring device capable of providing sufficient electric contact of a probe needle with an electrode pad even when a relatively thick insulating layer is disposed on the surface of an electrode pad of the semiconductor chip, in measuring the electrical characteristic of a semiconductor chip in a state of the semiconductor wafer using a probe card.例文帳に追加

プローブカードを用いた半導体ウェハの状態での半導体チップの電気特性の測定において、半導体チップの電極パッドの表面に比較的厚い絶縁膜がある場合でも、プローブ針と電極パッドとの良好な電気的接触が得られるような測定方法および測定装置を提供する。 - 特許庁

To send and receive a high frequency signal reducing a transmission loss by preventing the characteristic impedance of a transmission path of a passing through conductor that connects an electrode pad and a semiconductor device from varying from a predetermined value (50 Ω) due to the generation of unnecessary capacitance between an inner layer ground conductor and the electrode pad in an insulating substrate.例文帳に追加

絶縁基板内の内層接地導体と電極パッドとの間で不要なキャパシタンスが発生し、これが電極パッドと半導体素子とを接続する貫通導体等の伝送路の特性インピーダンスを所定値（５０Ω）から変化させるのを防ぎ、高周波信号を伝送損失を小さくして送受信し得るようにすること。 - 特許庁

An insulating protective layer is formed on the surface of the layout substrate and patterned to expose a pad and then a well is formed to surround the pad.例文帳に追加

この方法によると、まず回路パターンがレイアウトされると共に少なくとも一つの表面に少なくとも一つの導電性のピンを具えた有機レイアウト基板を提供し、このレイアウト基板の表面上に絶縁保護層を形成し、該保護層をパターン化して該パッドを露出させ、且つパッドの周囲を囲むようにウエルを形成する。 - 特許庁

To improve the insertability of resin into an insulating layer section directly under a heat spreader, in a resin-sealed semiconductor device transfer mold wherein a power semiconductor chip and a heat spreader are respectively bonded to lead frame 1st die pad front and rear surfaces and an active element chip is bonded to a 2nd die pad front surface.例文帳に追加

リードフレームの第１ダイパッドの表面及び裏面にそれぞれ電力用半導体チップ及びヒートスプレッダが接合され、第２ダイパッドの表面に能動体素子チップが接合された樹脂パッケージ型半導体装置のトランスファーモールドにおいて、ヒートスプレッダ直下の絶縁層部への樹脂の注入性を向上させる。 - 特許庁

A first interlayer insulating film 205 is formed on a semiconductor substrate 201 where an element isolation film 202 and a Tr are formed, then a bit line connection hole 206 and a connection conduction pad connection hole 207 are provided, and a first conductive layer is formed and patterned for the formation of a bit line 208 and a connection conduction pad 209.例文帳に追加

素子分離膜２０２とＴｒが形成された半導体基板２０１上に第１層間絶縁膜２０５を形成後、ビット線用接続孔２０６と接続導通パッド用接続孔２０７を形成し、全体の上に第１伝導層を形成しパターニングしてビット線２０８及び接続導通パッド２０９を形成する。 - 特許庁

A stack memory module comprises a wafer carrier 1, at least two wafers 2 comprising a bonding pad fitting surface 20 with a bonding pad 21, an insulating tape layer 4 for bonding the wafer 2 to the wafer carrier 1, and a plurality of solder connection parts 3 electrically connected to a through hole 14 provided on one fitting surface 20 of the wafer carrier 1.例文帳に追加

スタックメモリモジュールは、ウェハキャリア１と、ボンディングパッド２１が設けられたボンディングパッド取付面２０を備える少なくとも二つのウェハ２と、ウェハ２をウェハキャリア１に接着する絶縁テープ層４と、ウェハキャリア１の一方の取付面２０に設けられるスルーホール１４と電気的に接続された複数の半田接続部３とを備える。 - 特許庁

In a die pad 11 for loading chips for a lead frame 10; first, second, third and fourth semiconductor chips 20-1 to 20-4 at four stages are displaced and laminated while interposing an insulating spacer 30 in an intermediate section so as to be housed in the die pad 11, and the whole is sealed with a resin sealing member 40.例文帳に追加

リードフレーム１０のチップ搭載用ダイパッド１１上において、このダイパッド１１内に収まるように４段の第１、第２、第３、第４の半導体チップ２０−１〜２０−４が、中間に絶縁性のスペーサ３０を介在させてずらして積層され、全体が樹脂封止部材４０により封止されている。 - 特許庁

A pad 81 for a p electrode of the LED chip and a pad 85 for an n electrode which are disposed so as to oppose each other on a printed wiring board are formed by etching so that a gap (a gap between edges 811 and 851) at one end in an insulating region 89 therebetween is D1 and a gap at the other end is D2 (>D1).例文帳に追加

プリント配線板上に対向配置された、ＬＥＤチップのｐ電極用のパッド８１と、ｎ電極用のパッド８５を、その間の絶縁領域８９における一方端の間隔（エッジ８１１と８５１の間隔）がＤ１、他方端の間隔がＤ２（＞Ｄ１）になるように、エッチングにより形成する。 - 特許庁

The piezo-electric device comprises the piezo-electric element receiving package 201; the piezo-electric element 202 housed in a recess 109 and whose electrode is connected electrically to an electrode pad 102; and the semiconductor element 203 mounted on the upper surface of the insulating substrate 101 so as to cover the recess 109 and whose electrode 204 is connected electrically to a conductive pad 104.例文帳に追加

圧電素子収納用パッケージ２０１と、凹部１０９に収容され電極が電極パッド１０２に電気的に接続された圧電素子２０２と、絶縁基体１０１の上面に凹部１０９を覆うように搭載され電極２０４が導電パッド１０４に電気的に接続された半導体素子２０３とを備えている。 - 特許庁

To provide a method of manufacturing a semiconductor light-emitting device including a Pd electrode, which prevents, in a simple manner, yield deterioration resulting from sticking of the Pd electrode on a detached insulating film onto the surface of the semiconductor light-emitting device, or the occurrence of portions where pad electrodes are not formed, and avoid a contact of a p-type contact layer with the pad electrode.例文帳に追加

本発明は、Ｐｄ電極を備える半導体発光素子の製造方法に関し、剥がれた絶縁膜上Ｐｄ電極の半導体発光素子表面への付着に起因する歩留まり低下、パッド電極未形成部分の発生、ｐ型コンタクト層とパッド電極が接触する問題を簡素な方法で回避できる半導体発光素子の製造方法を提供することを目的とする。 - 特許庁

The wiring board, which has a structure having a wiring layer and an insulating layer stacked and in which the connection pad 28 exposed on a wiring board surface, is connected to the wiring layer 18a, wherein the connection pad 28 has the curved-surface portion 28a project from the wiring board surface, and the surface of the curved-surface portion 28a is made into uneveness shape.例文帳に追加

配線層と絶縁層が積層された構造を有し配線層１８ａに配線基板表面から露出する接続パッド２８が接続された配線基板であって、前記接続パッド２８が配線基板表面から突出した曲面部２８ａを有し、且つこの曲面部２８ａの表面を凹凸形状とする。 - 特許庁

To provide an isolated foam material for polishing which has a longer life than a conventional pad, further obtains well-balanced flatness of a device surface after polishing and uniformity on the wafer surface, and realizes polishing with high accuracy as the polishing layer of a polishing pad used for flattening the surface of the device wafer of a semiconductor such as an inter-layer insulating film, a metal wiring or the like.例文帳に追加

層間絶縁膜や金属配線等の、半導体のデバイスウエハの表面平坦化加工に用いられる研磨パッドの研磨層として、従来パッドに比べてライフが長い上に、研磨後のデバイス表面の平坦性とそのウエハ面内均一性のバランスの良い、高精度な研磨を実現する研磨用独立発泡体を提供する。 - 特許庁

The semiconductor device has a plurality of elements, an interlayer insulating film 2, and a pad 3, sequentially formed on the principal surface s1 of a silicon substrate 1, and is further provided with a bump electrode 4 electrically connected to the pad 3, and a rear surface electrode 6 formed on the rear surface s2 of the silicon substrate 1 and electrically connected with the bump electrode 4.例文帳に追加

シリコン基板１の主面ｓ１上に順に形成された複数の素子、層間絶縁膜２およびパッド３と、パッド３に電気的に接続するバンプ電極４と、シリコン基板１の裏面ｓ２に形成され、バンプ電極４に電気的に接続する裏面電極６とを有する半導体装置である。 - 特許庁

Metal wiring (conductor) 205, which is electrically connected to an electrode pad 202, is formed on a cushioning member 204, and a solder resist (insulating member) 206 is formed on the metal wiring (conductor) 205 formed on the cushioning member 204 so that partial regions on the metal wiring (conductive member) 205, from the electrode pad 202 to the cushioning member 204, are opened.例文帳に追加

電極パッド２０２と電気的に接続され、延在された金属配線（導電部材）２０５が、衝撃緩衝用部材２０４上に形成され、衝撃緩衝用部材２０４上に形成された金属配線（導電部材）２０５上と、電極パッド２０２から衝撃緩衝用部材２０４上に至るまでの金属配線（導電部材）２０５上の一部の領域を開口するようにソルダーレジスト（絶縁材）２０６が形成されている。 - 特許庁

The support of the electrode pad by the structure can prevent addition of large stress to components under the electrode pad during bonding, thereby preventing destruction of a transistor such as deformation of fine wiring pattern and breaking even if an interlayer insulating film having a relatively low mechanical strength is used in a portion of the multilayer wiring structure.例文帳に追加

この構造物により電極パッドが支持されているため、ボンディングを行った際に電極パッドの下方に存在する構成要素に大きなストレスが加わるのを防止することができ、多層配線構造の一部に、機械的強度が比較的弱い層間絶縁膜を用いた場合であっても、微細な配線パターンの変形や断線等、トランジスタの破壊等を防止することができる。 - 特許庁

The wiring board is manufactured by a method characterized in that an insulating resin layer covering a top layer wiring layer 4 containing a wiring, of which a part of thickness is larger than other part, is formed, and a part of the insulating resin layer is removed until the upper part of a thick portion 6 of the top layer wiring layer is exposed, to form a pad.例文帳に追加

一部の厚みが他の部分より大きい配線を含む最上層配線層４を覆う絶縁樹脂層を形成し、そしてこの絶縁樹脂層の一部を、最上層配線増の厚みの大きい部分６の上部を露出するまで除去してパッドを形成することを特徴とする方法により、配線基板を製造する。 - 特許庁

A fuse section FS is composed of a fuse 12, made of the same material as the control gate electrode 12(CG) and an insulating film 17, which is disposed between the fuse 12 and a protective pad 16 and made by the same method as that of an insulating film between the control gate electrodes 12(CG) and the floating gate electrodes 16(FG).例文帳に追加

ヒューズ部ＦＳは、コントロールゲート電極１２（ＣＧ）と同じ材料からなるヒューズ１２と、ヒューズ１２直下に配置され、フローティングゲート電極１６（ＦＧ）と同じ材料からなる保護パッド１６と、ヒューズ１２と保護パッド１６間に配置され、コントロールゲート電極１２（ＣＧ）とフローティングゲート電極１６（ＦＧ）間の絶縁膜と同じ材料からなる絶縁膜１７とから構成される。 - 特許庁

Landing pads 8 are formed on a silicon substrate 1, a second interlayer insulating film 9 is formed, bit line contact holes 100 each leading to the landing pad 8 and lower storage node contact holes 130a are bored in the second interlayer insulating film 9 at the same time, and lower storage node contacts 13a are formed together with bit line interconnect lines 11.例文帳に追加

シリコン基板１上にランディングパッド８を形成し、第２層間絶縁膜９を形成して、第２層間絶縁膜９中にランディングパッド８に至るビットラインコンタクトホール１００および下部ストレージノードコンタクトホール１３０ａを同時に開口し、ビットライン配線１１とともに下部ストレージノードコンタクト１３ａを形成する。 - 特許庁

Thereafter, the metal board under the insulating resin layer 12 is etched, whereby outer terminals 19, a board reinforcing bodies 20, and mount reinforcing bodies 21 are formed on the underside of the insulating resin layer 12, and buffer metal layers 25 to 27 and a pad 18 are formed on the metal-exposed part of a circuit board 11.例文帳に追加

この後、絶縁樹脂層１２の下面の金属板をエッチングすることで、絶縁樹脂層１２の下面に外部端子１９と基板補強体２０と搭載部補強体２１を同時に形成した後、回路基板１１の金属露出部に、無電解メッキ等によりバッファメタル層２５〜２７とパッド１８を形成する。 - 特許庁

SRAM cells comprise a semiconductor substrate 10 where transistors Q1 to Q6 are formed, a first interlayer insulating layer 11 formed on the semiconductor substrate 10, first contacts C1 to C10 formed on the first interlayer insulating layer 11, and first wiring layers (node wiring layers 70A and 70B, pad layers 100P1 to 100P6).例文帳に追加

ＳＲＡＭセルは、トランジスタＱ１〜Ｑ６が形成された半導体基板１０、半導体基板１０の上に形成された第１層目の層間絶縁層１１０、第１層目の層間絶縁層１１０に形成された第１層目のコンタクト部Ｃ１〜Ｃ１０、および第１層目の層間絶縁層１１０の上に形成された第１層目の配線層（ノード配線層７０Ａ，７０Ｂ、パッド層１００Ｐ１〜１００Ｐ６）を含む。 - 特許庁

The lower conductive layer is arranged at a proper position in the insulating layer and connected to fixed potential; the composite layer structure is arranged on the insulating layer and composed by superposing at least one conductive layer and at least one conductive connection layer alternately, and the bonding pad conductive layer is arranged on the composite layer structure.例文帳に追加

下導電層は絶縁層内の適当な位置に設けられ、並びに固定電位に接続され、該複合層構造は該絶縁層の上に設けられ、該複合層構造は少なくとも一層の導電層と少なくとも一層の導電接続層が交互に重畳されて組成され、該ボンディングパッド導電層は該複合層構造の上に設けられている。 - 特許庁

As a means for electrically connecting an element forming region with the outside, a copper film, which forms vias in a low dielectric constant insulating film in a pad forming region where the low dielectric constant insulating film is formed in accordance with the element forming region, is arranged so as to have a higher density than the density of a copper film which forms vias in the element forming region.例文帳に追加

素子形成領域と外部とを電気的に接続するためのものであり、素子形成領域に付随して低誘電率絶縁膜が形成されて成るパッド形成領域において、パッド形成領域の低誘電率絶縁膜に形成されるビアであるＣｕ膜が、素子形成領域のビアであるＣｕ膜より高密度に配置される。 - 特許庁

To maintain sufficient insulation of an organic insulating film, while securing favorable electrical connection between an electrode on a chip and wiring connected thereto in a semiconductor device, in which the surface of a semiconductor chip is covered with the organic insulating film (polyimide layer or the like) and a metal layer (aluminium (Al) layer or the like) constituting an electrode pad is exposed, and a method for manufacturing the same.例文帳に追加

半導体チップの表面が有機絶縁膜（ポリイミド層など）で覆われ、電極パッドを構成する金属層（アルミニウム（Ａｌ）層など）が露出している半導体装置及びその製造方法において、有機絶縁膜の十分な絶縁性を維持しながら、チップ上の電極とこれに接続される配線との間に良好な電気的接続を確保することを目的とする。 - 特許庁

The external connection terminal FB is formed such that part thereof is electrically connected to a pad part 12P exposed from the outermost insulating layer 14 on an electronic component mounting surface side of a wiring board body, and an air gap AG is held between the insulating layer 14 and itself in a part for connecting the electrode terminal 21 of the electronic component 20 thereto.例文帳に追加

この外部接続端子ＦＢは、その一部分が、配線基板本体の電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続され、電子部品２０の電極端子２１が接続される部分において当該絶縁層１４との間に空隙ＡＧを保つように形成されている。 - 特許庁

On a conductive pad constituted on the insulating substrate on the side of conductive adhesive application to the piezoelectric element plate, narrow-width rectangular projections in the same shape are formed at two places as projection parts where the piezoelectric element plate is mounted to hold the piezoelectric vibration plate horizontally on the insulating substrate at the bottom part in the piezoelectric vibrator container.例文帳に追加

本発明は、圧電素板への導電性接着剤塗布側の絶縁基板上に構成される導電性パッド上に、圧電素板を搭載する凸部となる同一形状の幅の狭い長方形状の突起を2個所形成することにより、圧電素板を圧電振動子容器内部の底部絶縁基板に対して水平に保持し、課題を解決するものである。 - 特許庁

A source electrode 7 formed with a source pad 7A is formed on a gate insulating film 3, first-third contact holes 20, 30, 40 are appropriately formed on a passivation layer 9 which is formed on the source electrode 7 and on the gate insulating film 3, and a pixel electrode 6 is formed from a transparent electrode layer which is provided on the passivation layer 9.例文帳に追加

ゲート絶縁膜３の上にソースパッド７Ａが形成されたソース電極７を形成し、ソース電極７の上に形成したパッシベーション層９とゲート絶縁膜３に第１〜第３コンタクトホール２０、３０、４０を適宜形成し、パッシベーション層９上に設けた透明電極層にて画素電極６を形成する。 - 特許庁

Further, in the diamond electronic element 1, the adhesiveness between the drift layer 23 and Schottky electrode layer 15 is reinforced by compensated for by being covered with the oxide insulating layer 12 tightly bonded to the surface of the drift layer 23 through the intervention of an intermediate layer 13 made of Ti with excellent reactivity and an electrode pad layer 16 tightly bonded to a surface of the oxide insulating layer 12.例文帳に追加

また、ダイヤモンド電子素子１では、反応性の良好なＴｉからなる中間層１３の介在によってドリフト層２３の表面に強固に接合された酸化物絶縁層１２と、この酸化物絶縁層１２の表面に強固に接合された電極パッド層１６とに覆われることで、ドリフト層２３とショットキー電極層１５との密着性が補われる。 - 特許庁

This semiconductor device comprises a fuse and a circuit pattern formed on a semiconductor substrate, and an interlayer insulating film formed on the semiconductor substrate in which the fuse and the circuit pattern are formed, wherein a bonding pad is formed, which penetrates the interlayer insulating film on the circuit pattern to be connected with the circuit pattern.例文帳に追加

半導体装置は、半導体基板上に形成されたヒューズ及び配線パターンと、前記ヒューズ及び配線パターンが形成された半導体基板上に形成された層間絶縁膜とを含み、前記配線パターン上で前記層間絶縁膜を貫通して前記配線パターンに連結されたボンディングパッドが形成される。 - 特許庁

The component mounting substrate includes: a wiring board having an insulating board and a wiring pattern formed on the insulating board and including a land for mounting a semiconductor component; a semiconductor component having a semiconductor chip with a terminal pad and surface mounting terminals in a grid array which are electrically connected to the terminal pad, and mounted to the land of the wiring board through the surface mounting terminals; and resin tightly arranged between the wiring board and the semiconductor component.例文帳に追加

絶縁板と、該絶縁板上に設けられた、半導体部品を実装するためのランドを含む配線パターンとを備えた配線板と、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備え、該表面実装用端子を介して配線板のランド上に実装された半導体部品と、配線板と半導体部品との間に密着性をもって設けられた樹脂部とを具備する。 - 特許庁

The semiconductor device includes a semiconductor chip in which an electrode pad is formed on a main surface, an inner connected terminal formed on the electrode pad, an insulating layer formed on the main surface so as to expose part of the inner connected terminal and cover the other, and further cover a side and a backside of the semiconductor chip, and a wiring pattern formed on the insulating layer and electrically connected to an exposed part of the inner connected terminal.例文帳に追加

本半導体装置は、主面に電極パッドが形成された半導体チップと、前記電極パッド上に形成された内部接続端子と、前記主面に、前記内部接続端子の一部を露出し他部を覆うように形成されるとともに、前記半導体チップの側面及び裏面を覆うように形成された絶縁層と、前記絶縁層上に形成され、前記内部接続端子の露出部と電気的に接続された配線パターンと、を有する。 - 特許庁

To provide a polishing device or a polishing pad capable of efficiently making uniform and clean the full surface of a semiconductor substrate by polishing the surface of a photoresist or an organic insulating film formed on the semiconductor substrate.例文帳に追加

本発明の目的は、半導体基板の上に形成されたフォトレジストまたは有機絶縁膜の表面を研磨により半導体基板全面が均一にきれいに効率的に除去できる研磨装置または研磨パッドを提供するものである。 - 特許庁

Other advantages are obtained by electrically insulating the wire to prevent short-circuit, protecting the wire with sheaths having a small elasticity modulus and by protecting a chip-bonding pad metallization 40.例文帳に追加

その他の利点が、回路を短絡させないようにワイヤを電気的に絶縁することによって、小さな弾性率を有するシースでワイヤを保護することによって、およびチップ接合パッド・メタライゼーション４０を保護することによって実現される。 - 特許庁

The PIN photo diode further includes a gate electrode construction comprising a gate insulating layer 28 and a gate electrode pad 29 to prevent excessive depletion of a junction layer caused when a negative voltage is applied to an electrode 26 brought into contact with the junction layer 25.例文帳に追加

ピンフォトダイオードは、接合層２５とコンタクトした電極２６に負の電圧を印加する時に接合層が過度に空乏されることを防止するように、ゲート絶縁層２８及びゲート電極パッド２９からなるゲート電極構造をさらに含むこと特徴とする。 - 特許庁

Anisotropic etching is performed to the whole surface of the substrate 10 from above the substrate 10 without using a resist followed by removing the insulating film 22 formed substantially parallel to the surface of the substrate 10 so as to expose the electrode pad 16.例文帳に追加

レジストを用いずに基板１０の上方から基板１０の表面全体に対して異方性エッチングを施して、基板１０の表面に対してほぼ平行な面に形成された絶縁膜２２を除去して電極パッド１６を露出させる。 - 特許庁

The contact electrodes 12A, 12B are connected to the pad electrodes 13A, 13B by wiring electrodes 14A, 14B, respectively, and are covered with a first insulating film 15 to be electrically connected without being bonded directly to a solder layer.例文帳に追加

コンタクト電極１２Ａ，１２Ｂを、配線電極１４Ａ，１４Ｂによりパッド電極１３Ａ，１３Ｂに接続すると共に第１絶縁膜１５で覆うことにより、コンタクト電極１２Ａ，１２Ｂをはんだ層に直接接合することなく電気的接続を可能とする。 - 特許庁

To provide a method for quickly forming interconnection between a conductive path, a pad, and a micro via on the surface of an insulating body for manufacturing an integrated circuit, a printed circuit, and a highly integrated multilayer module.例文帳に追加

集積回路、プリント回路および高集積密度を有する多層モジュールを製造する目的のため、絶縁体の表面上に導電路、パッドおよびマイクロビア当の相互接続を迅速に形成することを可能にする方法を提供する。 - 特許庁

A pad electrode 3 formed on the surface of the semiconductor substrate 1 and a conductive terminal 20 formed on the backside are electrically connected through wiring layers (a first wiring layer 9 + a second wiring layer 16) formed along the junction surface of the semiconductor substrate 1 and the insulating substrate 7.例文帳に追加

半導体基板１の表面に形成されたパッド電極３と、その裏面に形成された導電端子２０とを、半導体基板１と絶縁性基板７との接合面に沿って形成された配線層（第１の配線層９＋第２の配線層１６）を介して電気的に接続する。 - 特許庁