「interface chip」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit device where the most signal lines possible can be obtained as against chip size, without being subjected to limitation on the wiring between a pad through a lead wire and an in/out interface cell, by the arrangement relation between the pad the in/out interface cell, and its wiring method.例文帳に追加

パッドと入出力インタフェースセルの配置関係により、引出線を介したパッドと入出力インタフェースセルの配線に制約を受けることがなく、チップサイズに対して可能な限り多くの信号線数を得ることができる半導体集積回路装置およびその配線方法を提供する。 - 特許庁

The microcomputer chip is provided with a plurality of first electrode pads 11 arranged on a chip peripheral part, a plurality of second electrode pads 12 arranged on the inside of these first electrode pads 11 and an emulation circuit 7 acting as an interface with the external at the time of emulation.例文帳に追加

マイクロコンピュータチップ１０は、チップ周縁部に配置された複数の第１電極パッド１１と、その複数の第１電極パッド１１より内側に配置された複数の第２電極パッド１２と、エミュレーション時に外部とのインターフェースを果たすエミュレーション回路７とを備える。 - 特許庁

When the functional chip 4 is subject to high performance and downsizing accompanied with the advanced micro- fabrication technology, a new semiconductor device 1 can be developed in combination with the interface chip 3 manufactured by the conventional technology, so that the general usefulness of the semiconductor device can be improved and it can be manufactured at a low cost.例文帳に追加

微細化技術の進展に伴う機能チップ４の高性能化および小型化を行う毎に、従来技術によるインタフェースチップ３とを組み合わせて新しい半導体装置１を開発できるので、半導体装置の汎用性を高め、低コストで製造することができる。 - 特許庁

An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加

内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム１２と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ１０は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン１０１と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部１０２とを含む。 - 特許庁

To provide a thermoelectric conversion element which has uniform and stable characteristics in the junction state of junction interface, by absorbing and mitigating the variation in the height of an electrode and a thermoelectric conversion material (chip).例文帳に追加

電極および熱電変換材料（チップ）の高さバラツキを吸収、緩和して、接合界面の接合状態が均一で安定した熱電特性を有する熱電変換素子を提供する。 - 特許庁

To enable the rotation process of image data at a high speed while chip set of a CPU and data delivery to an engine part are adequately performed, when the CPU whose interface is not mode public yet is used as a controller.例文帳に追加

インターフェースが未公開のＣＰＵをコントローラに利用する場合にＣＰＵのチップセットとエンジン部との間のデータ授受を適切におこないつつ、画像データの回転処理を高速におこなうこと。 - 特許庁

After the sub-processor 13 is started and performs authentication, the main processor 11 is started, and debugging of the system LSI is performed via the on-chip JTAG interface circuit 15 by the debugger 30.例文帳に追加

サブプロセッサ１３が立ち上がって認証を行った後に、メインプロセッサ１１が起動して、デバッガ３０により、オンチップＪＴＡＧインタフェース回路１５を介してシステムＬＳＩのデバッグが行われる。 - 特許庁

In the semiconductor memory chip (1), a frame decoder (3) for decoding the signal frames is arranged at a poststage of a receiving interface device (2), and an intermediate storage apparatus (4) is arranged between the frame decoder and a memory core (5).例文帳に追加

上記半導体メモリチップ（１）では、信号フレームを復号するフレームデコーダ（３）が受信インターフェースデバイス（２）の後段に配置され、上記フレームデコーダとメモリコア（５）間には中間記憶装置（４）が配置される。 - 特許庁

To restrain warpage of a substrate to improve the flatness thereof, and also to reduce stress caused due to the difference in the coefficient of thermal expansion between first and second underfill resins and applied to an interface between a chip and the substrate.例文帳に追加

基板の反りを抑制してその平坦性を高め、且つ、第１及び第２のアンダーフィル樹脂の熱膨張係数差に起因してチップと基板との接合部に加わる応力を抑制する。 - 特許庁

A fabric agent chip plays a part as an interface between a first memory controller on a first cell board in the computer system and another memory controller on another cell board in the computer system.例文帳に追加

ファブリックエージェントチップは、コンピュータシステムにおける第１のセルボード上の第１のメモリコントローラとコンピュータシステムにおける他のセルボード上の他のメモリコントローラとの間のインタフェースとしての役割を果たす。 - 特許庁

In this semiconductor integrated circuit device, a first image data interface section 110 is disposed in an electrode region 210 and in an input/output buffer region 220 provided along a first side 230 of a semiconductor chip 200.例文帳に追加

第１の画像データインターフェース部１１０は半導体チップ２００の第１の辺２３０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

In a semiconductor wafer 11, having a multilayered structure which is made by laminating a plurality of semiconductor wafers, wholes 14 which reach a bonding interface are formed at intervals of the chip size.例文帳に追加

複数の半導体ウェーハが張り合わされている、半導体ウェーハ１１の多層構造において、半導体ウェーハにチップサイズの間隔で接着界面に達する穴１４があけられている構成を有している。 - 特許庁

When the one-chip microcomputer 15 operates alone, its CPU 21 switches a switching circuit 29 to the side of a JTAG interface 27 and places the motor control circuit 16 in operation through internal serial communication.例文帳に追加

ワンチップマイコン１５が単体で動作する場合、そのＣＰＵ２１は、切替回路２９をＪＴＡＧインターフェース２７側に切り替え、内部シリアル通信を経由してモータ制御回路１６を動作させる。 - 特許庁

The surface potential stabilization region 6 is extended from the second interface between the second electrode contact region 4 and the second electrode region 3 to the outer periphery of a chip without space for arrangement.例文帳に追加

表面電位安定化領域６は、第２電極コンタクト領域４と第２電極領域３との間の第２の界面からチップの外周部まで隙間無く伸延して配置されている。 - 特許庁

On the interface between the ceramic part 15a and the inner wall surface 17 of the sidewall part 10d, a gap 16 is so formed that airtightness of a space forming the chip-mounting region is ensured.例文帳に追加

さらに、セラミック部１５ａと側壁部１０ｄの内壁面１７の界面には、前記チップ搭載領域を形成する空間の気密性が保持されるようにして隙間１６が形成されている。 - 特許庁

The selection of the flash memory to be written is decided by whether data of 'A15' in a low address is a low level or a high level, and an interface chip 4 issues an invalid command to the flash memory not to be written.例文帳に追加

書き込みを行なうフラッシュメモリの選択は、ロウアドレスにおける’Ａ１５’のデータがハイレベルかロウレベルかで判断し、書き込みを行なわないフラッシュメモリには、インタフェースチップ４が無効コマンドを発行する。 - 特許庁

The tap 1 includes a switch means 13 for turning ON/OFF power supply to the plug insert part 10; a data communication interface 11 capable of performing data communication in no contact with an IC chip 20 contained in the portable electronic medium 2; and a central processing part 12 which executes data communication with the IC chip 20 through the interface 11, and controls switching of the switch means 13.例文帳に追加

この電源タップ１は、プラグ差込部１０への電源供給をＯＮ／ＯＦＦするスイッチ手段１３と、携帯型電子媒体２に内蔵されたＩＣチップ２０との間で非接触にてデータ通信が可能なデータ通信用インタフェース１１と、データ通信用インタフェース１１を介してＩＣチップ２０との間でデータ通信を実行するとともに、スイッチ手段１３を切り替え制御する中央処理部１２とを備えている。 - 特許庁

To set the direction of transistors in an interface cell to be the same as that of transistors in a core logic circuit region even if the interface cell, such as, an I/O buffer is arranged on one of the left side, the right side, the upper side and lower side of an LSI chip, in a semiconductor device of LSI and the like.例文帳に追加

ＬＳＩ等の半導体装置において、Ｉ／Ｏバッファ等のインターフェースセルを、ＬＳＩチップの左辺側、右辺側、上辺側、および下辺側のいずれの側に配置しても、インターフェースセル内のトランジスタの方向と、コアとなる論理回路領域内のトランジスタの方向とが、同じ方向になるようにする。 - 特許庁

During the dicing, a decrease in adhesive power of the pressure-sensitive adhesive layer is suppressed to suppress peeling on an interface between the pressure-sensitive adhesive layer and the adhesive layer, and a decrease in adhesive power of the adhesive layer is suppressed to suppress peeling on an interface between a semiconductor chip with the adhesive layer in the form of an individual piece and the adhesive layer.例文帳に追加

ダイシング時に、粘着剤層の粘着力の低下が抑制され、粘着剤層と接着剤層の界面での剥離が抑制されると共に、接着剤層の接着力の低下が抑制され、個片化した接着剤層付き半導体チップと接着剤層との界面での剥離が抑制される。 - 特許庁

A light beam 30 is made incident at various angles, so that total reflection conditions can be obtained at the interface between a metal film formed on the inside bottom of a measuring chip 10 and a dielectric block under it, and the intensity of the light beam 30, totally reflected at the interface, is detected by a photodiode array 40 for obtaining an output signal S.例文帳に追加

光ビーム30を測定チップ10の内底面に形成された金属膜と、その下の誘電体ブロックとの界面で全反射条件が得られるように種々の角度で入射させ、界面において全反射した光ビーム30の強度をフォトダイオードアレイ40で検出し、出力信号Ｓを求める。 - 特許庁

To provide a control system I/O interface to be used for executing the monitoring of sensor or driving control of actuator, information system communication interface such as 'Ethernet'(R) and LSI for communication for easily and mutually exchanging control system data and information system data while mounting a CPU for data conversion on one chip.例文帳に追加

センサの監視やアクチュエータの駆動制御を実行する時に使用する制御系Ｉ／ＯインターフェースとＥｔｈｅｒｎｅｔ等の情報系通信インターフェース及びデータ変換用ＣＰＵを１チップ上に実装し、制御系データと情報系データ相互のやり取りを容易に実現可能とした通信用ＬＳＩを提供すること。 - 特許庁

In a transceiver module 12n, a micro wave analog signal interface is provided between the transceiver module and an antenna element 11n, and all the signal interfaces except for a power supply are made digital signal interfaces, and the interfaces are configured as one chip on a semiconductor.例文帳に追加

送受信モジュール１２ｎにおいて、アンテナ素子１１ｎとの間にマイクロ波のアナログ信号インターフェースを持たせ、電源以外の信号インターフェースを全てデジタル信号インターフェースとし、半導体にてワンチップ化する。 - 特許庁

A compound function module 7 provided with all interface parts of an on-chip bus 6, to which a CPU 9 and peripheral function modules 10 and 11 are connected, and two kinds of input/output ports 2 and 4, is packaged in an LSI 1.例文帳に追加

ＣＰＵ９、周辺機能モジュール１０、１１が接続されるオンチップバス６のインタフェース部と２種類の入出力ポート２、４とのインタフェース部の全てを備えた複合機能モジュール７をＬＳＩ１内に搭載する。 - 特許庁

To quickly execute image forming processing by properly transferring data between the chip set and engine part of a CPU when using the CPU whose interface is not made open to the public to the controller of an image forming device.例文帳に追加

インターフェースが公開されていないＣＰＵを画像形成装置のコントローラに利用する場合に、ＣＰＵのチップセットとエンジン部との間のデータ授受を適切におこない、高速に画像形成処理をおこなうこと。 - 特許庁

To provide a high speed moving object position detecting device for detecting the position of an object moving at a high speed using an artificial retina chip having a pattern matching function available as a human interface system.例文帳に追加

ヒューマンインターフェースシステムとしても使用可能な、パターンマッチング機能を有する人工網膜チップを使用した、高速で移動する物体の位置検出を行う高速移動物体位置検出装置を提供する。 - 特許庁

Switching circuits 4A and 18A disposed in a semiconductor memory chip switch the interface function of a predetermined second external connection electrode according to the state of a potential applied to a first external connection electrode by a bonding option.例文帳に追加

半導体メモリチップが備える切り換え回路（４Ａ，１８Ａ）は、ボンディングオプションにより第１の外部接続電極に印加される電位状態に応じて所定の第２の外部接続電極のインタフェース機能を切り換える。 - 特許庁

A process stored on a disk controller of the interface chip receives an encryption key from the process stored on the first partition of the SATA storage device, and the process stored on the disk controller uses the encryption key to decrypt the other partitions.例文帳に追加

インターフェースチップのディスクコントローラに格納されたプロセスは、ＳＡＴＡ記憶装置の第１のパーティションに格納されたプロセスから暗号化キーを受信し、暗号化キーを使用して、他のパーティションを暗号化解除する。 - 特許庁

As the microcomputer chip 2C is constituted of a multi-port structure equipped with various interfaces with the external unit of the system in addition to the interface with the inside of the system, the number of terminals (pins) is much more than the memory chips 2A, 2B.例文帳に追加

マイコンチップ２Ｃは、システム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い。 - 特許庁

Therein, the interface circuit 130 and the control circuit 120 are formed on one chip.例文帳に追加

本発明は、制御信号に応じて駆動能力を可変するインターフェイス回路と、前記インターフェイス回路の出力電圧範囲に応じて、前記制御信号を生成する制御回路とを１チップ上に有する半導体装置である。 - 特許庁

Thus, a function for expanding the input interface is attained, and even a memory burn-in device structure with an existing hardware facility enables chip burn-in, and thereby cost is saved on, and a convenient advantages is acquired at high speed.例文帳に追加

こうして入力インタフェース拡充の機能を達成し、既存のハードウエア設備を改修せずにメモリバーンイン装置構造でチップバーンインを可能とし、コストを節約し、快速で、便利な長所を具備するようにした。 - 特許庁

To avoid cracking on a conductor interface at collective sintering even when an inductor part with a large numbers of turn is comprised, with no fear of chip deformation, for good characteristics in an high-frequency region.例文帳に追加

ターン数の多いインダクタ部を有する場合であっても、一体焼結の際に導体界面に亀裂が生じず、チップの変形が生じる恐れがなく、且つ高周波領域で良好な特性を呈するようにする。 - 特許庁

To provide an image forming apparatus which, when a CPU of which the interface is not disclosed is utilized for a controller of the image forming apparatus, performs image formation processing at high speed by appropriately exchanging data between a chip set and an engine of the CPU.例文帳に追加

インターフェースが公開されていないＣＰＵを画像形成装置のコントローラに利用する場合に、ＣＰＵのチップセットとエンジン部との間のデータ授受を適切におこない、高速に画像形成処理をおこなうこと。 - 特許庁

To provide a method of manufacturing a piezoelectric vibrator which removes an interface film of electroconductive glue which performs fastening and conduction when the piezoelectric vibrator chip is mounted, which is used as the piezoelectric vibrator microminiaturized.例文帳に追加

超小型化する圧電振動子に用いる圧電振動片を実装する際に、固着と導通を行う導電性接着剤の界面の皮膜を除去することを目的とする圧電振動子の製造方法である。 - 特許庁

To provide a semiconductor integrated circuit having such constitution that increase in a signal delay time and extension of a chip size which are caused by insertion of a level shifter circuit to a multi-power source interface circuit can be suppressed.例文帳に追加

マルチ電源インタフェース回路のレベルシフタ回路挿入による信号遅延時間の増加及びチップサイズの拡大を非常に小さく抑制することが可能な構成の半導体集積回路を提供する。 - 特許庁

To solve distortion problems of a single crystal IC chip and a pixel substrate interface which are issues when a signal line driving circuit like a single crystal IC chip is built in a display device in a passive type EL display device, and to manufacture a high opening rate active type EL display device.例文帳に追加

パッシブ型ＥＬ表示装置において、単結晶ＩＣチップ状の信号線駆動回路を表示装置に組み込む場合問題となる、単結晶ＩＣチップと画素基板界面の歪の問題を解決すること、及びアクティブ型ＥＬ表示装置において、開口率の高いものを作製することを課題とする。 - 特許庁

To avoid depositing solder to the interface of bump electrodes and wiring pads of a flip chip with possibility suppressing the cost up, in a method of mounting the flip chip on a substrate by soldering it via the Au bump electrodes formed by the wire bonding method on the Al wiring pads.例文帳に追加

Ａｌ配線パッド上にワイヤボンディング法によりＡｕよりなる突起状電極を形成してなるフリップチップを、該突起状電極を介して半田接合することで基板上に実装する方法において、コストアップを極力抑えつつ、突起状電極と配線パッドとの界面に半田が付着するの防止する。 - 特許庁

An IC chip 1 of the wireless tag T is internally provided with not only a wireless-communications interface, a modulation controller, a memory unit, but also a voltage measuring circuit of the electricity generated at a tag antenna, and a switching circuit for switching a circuit based on a measured voltage value.例文帳に追加

無線タグＴのＩＣチップ１内に無線通信インターフェース、変調コントローラ、記憶部のほか、タグアンテナに生起した電気の電圧測定回路と、測定電圧値に基づき回路を切り替えるスイッチング回路とを備える。 - 特許庁

In two taminar flows for forming the interface between liquids in the micro channel (30) on a micro chip (10), at least one solution flow (40A) is composed of several solution segments (1), (2), (3), (4), and (5) having different compositions.例文帳に追加

マイクロチップ（１０）上のマイクロチャンネル（３０）内で液液界面を形成する２層流において、少なくとも一方の溶液流れ（４０Ａ）は、組成の異なる溶液セグメントの複数（１）（２）（３）（４）（５）により構成されているものとする。 - 特許庁

A system-on-chip integrated circuit 2 includes a plurality of data processing circuits 4, 6, 8 which have associated diagnostic interface circuits 16, 18, 20, respectively and are connected to a diagnostic master circuit 20 via a diagnostic transaction bus 14.例文帳に追加

システムオンチップ集積回路２には、各々が関係する診断インタフェース回路１６、１８、２０を有し、診断トランザクションバス１４を介して診断マスタ回路１２に接続された複数のデータ処理回路４、６、８を備える。 - 特許庁

To provide a nonvolatile semiconductor storage device having a high speed interface capable of suppressing an increase of the number of wire bondings when the number of chips to be laminated is increased and further capable of suppressing an increase of chip areas caused by the formation of inductor elements.例文帳に追加

積層されるチップ数が増加した際にワイヤボンディング数の増加を抑制でき、さらにインダクタ素子の形成によるチップ面積の増大を抑制できる高速なインタフェースを有する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a system which allows PC compatibility, in regard to PC compatibility wherein reuse of a component is limited in accordance with change in silicon process by mixing of a physical level regulated in an interface and a transaction level in a conventional system on chip (SoC) system.例文帳に追加

システム・オン・チップ（ＳｏＣ）システムの場合、インタフェース規定の物理レベルとのトランザクション・レベルのミックスにより、シリコン・プロセスが変わるにつれ、構成部分の再使用がＰＣ互換性において、ＰＣ互換を可能とするシステムを提供する。 - 特許庁

To provide a tacky adhesive composition hardly causing separation of adhesive interface and package crack even when being exposed to a severe reflow condition, and achieving high package reliability in the package having a thin semiconductor chip mounted thereon.例文帳に追加

薄い半導体チップを実装したパッケージにおいて、厳しいリフロー条件に曝された場合であっても、接着界面の剥離やパッケージクラックの発生がない、高いパッケージ信頼性を達成できる粘接着剤組成物を提供する。 - 特許庁

To provide a chip set having a simple data interface even when two systems when hand-over simultaneously occur by stopping the function of a modem operating at a high clock rate in a short time by reducing the number of the chips.例文帳に追加

チップ数を減少させ、高レートクロックで動作するモデム部の機能停止を短時間で行い、ハンドオーバー時における二つのシステムを同時起動させる場合でも、データインターフェースが簡単であるデュアルモード端末用チッピセットを提供する。 - 特許庁

The interface chip IF includes: a data input circuit 25i that captures the read data; and an input timing adjustment circuit 700 that adjusts timing for allowing the data input circuit 25i to capture the read data after issuing the read command.例文帳に追加

インターフェースチップＩＦは、リードデータを取り込むデータ入力回路２５ｉと、リードコマンドを発行した後、データ入力回路２５ｉによるリードデータの取り込み許可タイミングを調整する入力タイミング調整回路７００とを含む。 - 特許庁

To provide an adhesive composition hardly causing separation of adhesive interface and package crack even when being exposed to a severe reflow conditions, and achieving high package reliability in the package having a semiconductor chip mounted thereon.例文帳に追加

半導体チップを実装したパッケージにおいて、厳しいリフロー条件に曝された場合であっても、接着界面での剥離やパッケージクラックの発生がない、高いパッケージ信頼性を達成できる接着剤組成物を提供すること。 - 特許庁