「interface chip」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a millimeter wave module requiring a waveguide interface and mounted with a compound semiconductor bare chip with the intention of reducing drastically a transmission loss, by eliminating a feed through part and making the module small by simplifying its structure.例文帳に追加

導波管インターフェースを必要とする化合物半導体ベアチップ実装型ミリ波帯モジュールにおいて、チップパッケージにおけるフィードスルー部を不要として、伝送損失を大幅に改善するとともに、構成を簡素化して小型化を図る。 - 特許庁

The optical beam 30 modulated with the predetermined frequency by an optical chopper 80 is entered from various angles to obtain total reflecting condition on an interface between a metallic film formed on an inner bottom face of the measurement chip 10 and the dielectric block under the metallic film, and the intensity of the optical beam 30 totally reflected by the interface is detected by an optical detector 40 to obtain an output signal S.例文帳に追加

光チョッパー80により所定周波数で変調された光ビーム30を測定チップ10の内底面に形成された金属膜と、その下の誘電体ブロックとの界面で全反射条件が得られるように種々の角度で入射させ、界面において全反射した光ビーム30の強度を光検出器40で検出し、出力信号Ｓを求める。 - 特許庁

Thereby, since the layout of an internal power source circuit in the interface circuit 1 can be designed by adjusting to half the power consumption of a chip, wiring width of a power source wiring can be reduced, and also chip size can be reduced by dispersing power consumption to independent internal power sources according to the division of the unit memory cell array.例文帳に追加

このようにすれば、チップの消費電力の１／２に合わせてインタフェース回路における内部電源回路のレイアウトを設計することができるので電源配線の配線幅を小さくすることができ、また上記単位メモリセルアレイの分割に応じて消費電力を独立の内部電源に分散することにより、チップサイズの縮小を図ることが可能になる。 - 特許庁

This nonvolatile semiconductor memory card using a nonvolatile semiconductor memory comprises an external connecting terminal 35, a plurality of nonvolatile semiconductor memory chips 32 for storing data, one semiconductor memory chip 33 for storing directory information and a control circuit chip 34 for controlling the interface with the outside and each of the chips 32, 33.例文帳に追加

不揮発性半導体メモリを用いた不揮発性半導体メモリカードにおいて、外部接続端子３５と、データを記憶する複数個の不揮発性半導体メモリチップ３２と、ディレクトリ情報を記憶する１つの半導体メモリチップ３３と、外部とのインターフェイス及び各チップ３２，３３を制御するための制御回路チップ３４とを備えている。 - 特許庁

To provide a defect detector suitable for detecting a defect, such as a void on the bonded interface of transparent substrates composed of a compound semiconductor, which are bonded directly, and a defect detection system capable of surely removing the defect portion in a chip appearance inspection after chip process completion and a defect detection method.例文帳に追加

直接接合により貼り合わされた化合物半導体からなる透明基板の貼り合わせ界面のボイド等の欠陥を検出するのに好適な欠陥検出装置、更にチッププロセス終了後のチップ外観検査において該不良部を確実に取り除くことができる欠陥検出システムおよび欠陥検出方法を提供する。 - 特許庁

To provide a micro reactor chip that bubbles do not enter a bonding interface and it can be evenly bonded, a fluid neither leaks nor change in inner diameter and shape of a passage at the time of bonding occurs, further, the problem of the defective bonding neither occurs nor any warp generates even though a final micro reactor chip is thin.例文帳に追加

接合界面に気泡が入らず均一に接合でき、流体の漏れなどが発生しないだけでなく、接合時に流路の内径変化、形状変化がなく、さらに、最終的なマイクロリアクターチップが薄い場合でも、前記接合不良の問題がなく、反りなどが発生しないマイクロリアクターチップ作製方法を提供することである。 - 特許庁

The system includes at least one flash memory chip for storing data, at least one flash controller to control the flash memory chip comprising a DMA interface including output DMA request signals which turns active when the system is in a state executable of DMA data transfer, and at least one micro controller to make the flash memory chip and control and data signals of the flash controller active.例文帳に追加

データを格納するための少なくとも１個のフラッシュメモリチップと、フラッシュメモリチップを制御するための少なくとも１個のフラッシュコントローラであって、システムがＤＭＡデータ転送を実行できる状態になったときにアクティブになる出力ＤＭＡ ＲＥＱＵＥＳＴ信号を含むＤＭＡインタフェースを有するフラッシュコントローラと、フラッシュメモリチップと前記フラッシュコントローラの制御およびデータ信号をアクティブにするための少なくとも１個のマイクロコントローラと、を含むシステム。 - 特許庁

When the chip select signal supplied to the terminal CSB is in an unselected state, the pulse width, for example, of a signal supplied to the terminal RDB.E (SCK) is measured and an interface system is determined according to the measured value of the pulse width, selected and set.例文帳に追加

端子ＣＳＢに供給されるチップセレクト信号が非選択状態にあるときに、端子ＲＤＢ・Ｅ（ＳＣＫ）に与えられる信号の例えばパルス幅を計測し、このパルス幅の計測値よりインタフェース方式を決定し選択設定する。 - 特許庁

The FPC conversion cable 1 is provided, wherein a parallel ATA (advanced technology attachment) connector 3 is provided at one end part of a flexible printed circuit board 2, a serial ATA connector 4 is provided at the other end part, and an interface conversion chip 5 is mounted on the flexible printed circuit board.例文帳に追加

フレキシブルプリント基板２の一方の端部にパラレルＡＴＡコネクタ３を設け、他方の端部にシリアルＡＴＡコネクタ４を設け、当該フレキシブルプリント基板上にインターフェイス変換チップ５を搭載したＦＰＣ変換ケーブル１とする。 - 特許庁

A logic channel selector is inserted into an IC card interface control circuit and an IC card chip, thus the function of a logic channel can be realized by using this logic channel selector and an additional application inserted into the application in the IC card.例文帳に追加

本発明は、上記の問題を解決したものであり、ICカードインターフェイス制御回路とICカードチップ内に論理チャネルセレクタを挿入することにより、これとICカード内のアプリに挿入した追加アプリケーションとを用いて論理チャネルの機能を実現する。 - 特許庁

To provide a communication interface circuit and communication equipment for suppressing the increase of a chip size and costs, and for satisfactorily maintaining the characteristics of pressure resistance of a clamp circuit, and for efficiently and accurately performing load modulation, and for accurately performing demodulation.例文帳に追加

チップサイズ、コストの増加を抑止しつつ、クランプ回路の耐圧特性を良好に維持でき、負荷変調を効率良く的確に行うことが可能で、復調を的確に行うことが可能な通信インタフェース回路および通信装置を提供する。 - 特許庁

The display unit comprises a signal line for transmitting a write protect signal WC9, which connects an exterior unit of CPU 1 and an interface controller IC2, as well as a signal line for transmitting a chip select signal SCS10, each of which has a function for bidirectional communication.例文帳に追加

外部装置であるＣＰＵ１と表示装置内のインターフェースコントロールＩＣ２とを接続している、ライトプロテクト信号ＷＣ９とチップセレクト信号ＳＣＳ１０とをそれぞれ伝送する信号線が双方向通信の機能を有する構成とする。 - 特許庁

In a connection test, data held in registers 241-1 and 241-2 are transferred to registers 211-1 and 211-2 in an interface circuit 210, further transferred to registers 312-1 and 312-2 at a side of the second chip 200-2 and held therein.例文帳に追加

接続試験においては、レジスタ２４１−１および２において保持されているデータを、インターフェース回路２１０内のレジスタ２１１−１および２に転送し、さらに第２チップ２００−２側のレジスタ３１２−１および２に対して転送して保持させる。 - 特許庁

A semiconductor integrated device 10 includes a plurality of core chips CC0 to CC7, and an interface chip IF for controlling the core chips CC0 to CC7, and each of the core chips CC0 to CC7 and the interface chips CC0 to CC7 includes a plurality of through-electrodes TSV put through the semiconductor substrate and a plurality of pads P0 to P3 connected to the through-electrodes TSV.例文帳に追加

半導体装置１０は、複数のコアチップＣＣ０〜ＣＣ７と、コアチップＣＣ０〜ＣＣ７を制御するインターフェースチップＩＦとを備えており、コアチップＣＣ０〜ＣＣ７及びインターフェースチップＣＣ０〜ＣＣ７の各々は、半導体基板を貫通する複数の貫通電極ＴＳＶと、貫通電極ＴＳＶとそれぞれ接続される複数のパッドＰ０〜Ｐ３とを備えている。 - 特許庁

The IC chip for a non contact IC card, comprising an RF circuit, communication interface circuit, a CPU, a ROM, a RAM and a peripheral circuit, is responsive and versatile by having a command analyzing means in the communication interface circuit for responding to commands required to be responsive and reducing the load of command analyzing by the CPU.例文帳に追加

ＲＦ回路、通信インタフェース回路、ＣＰＵ、ＲＯＭ、ＲＡＭ、周辺回路にて構成される非接触ＩＣカード用ＩＣチップにおいて、通信インタフェース回路内に応答性が要求されるコマンドに対するコマンド解析手段を設け、ＣＰＵにて実施するコマンド解析処理を低減させることにより、応答性ならびに汎用性を持たせたことを特徴とする。 - 特許庁

A digital cache transfer control part 100 transfers the value accumulated in the contact type IC card to a non-contact type IC chip 20 within its own machine through a card interface 10 according to the request from a user through a key input part 30.例文帳に追加

電子マネー転送制御部１００は、キー入力部３０を通じた利用者からの要求に応じ、カードインターフェイス１０を通じて、接触型ＩＣカードに蓄積されるバリューを、自機内の非接触型ＩＣチップ２０に転送するようにしたものである。 - 特許庁

To obtain a method for manufacturing a semiconductor pressure sensor by dicing a wafer, produced by bonding a glass substrate to an SOI substrate on which a diaphragm for detecting pressure is formed, in which the lifetime of a dicing blade is prolonged and chipping is suppressed at the edge of a chip on the bonding interface thereof.例文帳に追加

圧力検出用のダイヤフラムが形成されたＳＯＩ基板とガラス基板とを接合したウェハをダイシングカットする半導体圧力センサの製造方法において、ダイシングブレードの長寿命化、及び、チップの接合界面におけるエッジ部の欠けの抑制を図る。 - 特許庁

The through electrodes TSV1 for data provided in respective core chips are commonly connected to one another, and the output circuits RBUFO provided in respective core chips are activated in response to a read clock signal RCLKDD supplied from the interface chip IF.例文帳に追加

コアチップにそれぞれ設けられたデータ用の貫通電極ＴＳＶ１は互いに共通接続され、コアチップにそれぞれ設けられた出力回路ＲＢＵＦＯはインターフェースチップＩＦより供給されるリードクロック信号ＲＣＬＫＤＤに応答して活性化される。 - 特許庁

A command protocol maps memory pages to the SDRAM interface address space, and permits a single pin compatible multi-chip package to replace an existing SDRAM in any computing device that wants to provide the flash memory, while requiring software changes to access the flash.例文帳に追加

コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

To provide a network on chip (NoC) system employing an advanced extensible interface (AXI) protocol in which a waiting time is shortened and effective band utilization capability is improved by supporting not only a Multiple outstanding address function, data interleave function and data reordering function but also WSTRB (Write strobes).例文帳に追加

Ｍｕｌｔｉｐｌｅ ｏｕｔｓｔａｎｄｉｎｇ ａｄｄｒｅｓｓ機能、データインターリーブ機能、データリオーダリング機能だけではなく、ＷＳＴＲＢ（Ｗｒｉｔｅ ｓｔｒｏｂｅｓ）の支援が可能になり、待ち時間が短く帯域活用能力が高くなるＡＸＩプロトコルを適用したＮｏＣシステムを提供する。 - 特許庁

To achieve speeding up in a graphic and a video display by achieving speeding up of an interface processing speed and controlling and suppressing the electric power consumption within a chip by disposing a large-scale bus between a display processor and a memory in the graphic and video display system of a computer.例文帳に追加

本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。 - 特許庁

A peripheral chip module 30 is provided with a display data RAM 31 to be accessed by being designated by the address in the prescribed address range and a data transfer interface 33 which is connected via a bus 37 with the RAM 31 for address-designating the RAM 31 by the address transferred from the outside and performing access to the RAM 31.例文帳に追加

周辺チップモジュール３０は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データＲＡＭ３１と、ＲＡＭ３１とバス３７で接続され外部から転送されてきたアドレスでＲＡＭ３１をアドレス指定してＲＡＭ３１をアクセスするデータ転送インタフェース３３とを有する。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

To provide a nitride semiconductor light-emitting device and a method of manufacturing the same whereby light-emitting efficiency can be improved by forming patterns with variable optical gradients on the upper and lower surfaces of a substrate receiving light, and reducing total reflection characteristics on an interface in a flip-chip bonding structure.例文帳に追加

本発明は、フリップチップボンディング構造において、光が放出される基板の上下面に夫々光傾度を変えられるパターンを形成し界面での全反射特性を減少させることにより発光効率を改善した窒化物半導体発光素子及びその製造方法に関するものである。 - 特許庁

In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.例文帳に追加

高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁

The interface chip IF has a data input/output terminal 16, an input buffer 52 provided between the data input/output terminal and the through electrode TSVW, and an output buffer 51 provided between the data input/output terminal 16 and the through electrode TSVR.例文帳に追加

インターフェースチップＩＦは、データ入出力端子１６と、データ入出力端子と貫通電極ＴＳＶＷとの間に設けられた５２入力バッファと、データ入出力端子１６と貫通電極ＴＳＶＲの間に設けられた出力バッファ５１とを有する。 - 特許庁

The IC card by which the contacting side application and the non-contacting side application are independently carried out by a single IC chip is provided with an interface means for accessing a memory area managed by the non-contacting side application by utilizing the contacting side application.例文帳に追加

１つのＩＣチップにて、接触側アプリケーションと非接触側アプリケーションとが独立して実行されるＩＣカードであって、接触側アプリケーションを利用して、非接触側アプリケーションの管理するメモリ領域へアクセスするインターフェース手段を備えたことを特徴とするＩＣカード。 - 特許庁

The devised drive device is capable of step-by-step positioning by combining a pump capable of controlling a force with the channel in which a plurality of obstructions capable of trapping a moving interface by surface tension are arranged, forming them on the same chip, and releasing the trapping by a pulsating force exceeding the force of the trapping.例文帳に追加

移動する界面を表面張力でトラップできるような障害を複数配置した流路に、力が制御できるようなポンプを組み合わせて同じチップ上に形成し、トラップ力を超えるパルス的な力でトラップをはずし、ステップ的な位量決めが可能な駆動装置を考案した。 - 特許庁

Thus, unlike a conventional semiconductor device in which a side surface of a secondary wiring is exposed from a laminating interface between a semiconductor chip and a protection film, when a semiconductor wafer is divided into the semiconductor chips, a breakage or the like of a chipping and dicing blade does not occur, nor do beards, sags or the like of the secondary wiring occur.例文帳に追加

これによって、半導体チップと保護膜との積層界面から２次配線の側面が露出している従来の半導体装置のように、半導体ウェハから半導体チップに分割する際に、チッピング、ダイシングブレードの破損などが発生せず、２次配線のヒゲ、ダレなどが発生しない。 - 特許庁

In the memory device, an IC chip part comprises an interface part 11 for connection, address controllers 12 and 13 for setting optional address information required to store optional data in the memory device, and a sense amplifier 14 for determining whether data reproduced from a data storing part is '0' or '1'.例文帳に追加

ＩＣチップ部は、接続用インターフェース部１１、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ１２，１３、前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプ１４から構成される。 - 特許庁

To provide a method of controlling adhesive power of a base film of an adhesive tape which can prevent an adhesive agent from transferring to a dicing frame in a dicing frame bonding portion and which has excellent separating property at an interface between an adhesive agent layer and the base film when a chip is separated in a wafer bonding portion.例文帳に追加

ダイシングフレームを貼合する部分において、ダイシングフレームへの粘転着剤の転着がなく、かつ、ウェハ貼合部分においてチップの剥離時に、粘接着剤層と基材フイルム界面で剥離性が優れる、粘接着テープの基材フィルムの粘接着力を制御する方法を提供する。 - 特許庁

Even if the noise is input in an putout CPU 700 and a serial-parallel IF (Interface) chip 720 as a reset signal RSTb, or a common reset signal by receiving the influence of the noise, putout noise removal parts 712 and 790 provided therein respectively remove the noise from the reset signal RSTb.例文帳に追加

このノイズの影響を受けてノイズが共通リセット信号であるリセット信号ＲＳＴｂとして払出ＣＰＵ７００およびシリアパラＩＦチップ７２０に入力されても、それぞれに備えた払出ノイズ除去部７１２，７９０でリセット信号ＲＳＴｂからノイズを取り除いている。 - 特許庁

To provide an effective solder material by which, an excess interface- reaction caused when a chip component is attached to a package by soldering is controlled, or, in manufacturing, damage caused from a thermal and mechanical variation in operation is prevented, thereby, a semiconductor having a high yield of manufacture and reliability can be attained.例文帳に追加

チップ部品を載置部材にろう付けして固着する際の過剰な界面反応を抑制すると共に、製造時、あるいは、運転時の熱的および機械的な変化によるろう付け部の破損を防ぎ、製造歩留りや信頼性の高い半導体装置を得るに有効なろう材の提供。 - 特許庁

To provide a semiconductor device, in which an increase of a chip area is restricted, failure of a depression type MOS transistor for output of a step-down circuit is prevented, and is capable of realizing an operation lower limit test of an internal circuit that operates by voltage lower than operating voltage of an external interface circuit, and a method of testing thereof.例文帳に追加

チップ面積の増加を抑え、また降圧回路の出力用デプレッション型ＭＯＳトランジスタの破壊を防ぎ、外部インタフェース回路の動作電圧より低い電圧で動作する内部回路の動作下限テストを実現することができる半導体装置、およびそのテスト方法を提供する。 - 特許庁

A semiconductor device includes: plural core chips CC0 to CC7 mutually stacked and each having a through electrode TSVW for transmitting write data and a through electrode TSVR for transmitting read data; and an interface chip IF connected to the core chips CC0 to CC7 in a common manner.例文帳に追加

ライトデータを伝送する貫通電極ＴＳＶＷとリードデータを伝送する貫通電極ＴＳＶＲとをそれぞれ有する互いに積層された複数のコアチップＣＣ０〜ＣＣ７と、これらコアチップＣＣ０〜ＣＣ７に共通接続されたインターフェースチップＩＦとを備える。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

A system-on-chip for semiconductor design IP comprises an interface part for receiving scan data, a decryption part for decrypting encrypted signature data, and an anti-virus engine for determining the presence of virus in the scan data by utilizing the decrypted signature data.例文帳に追加

本発明の半導体設計ＩＰ用システムオンチップは、スキャン用データを受信するインタフェース部と、暗号化されたシグネチャーデータを復号化する復号化部と、前記復号化されたシグネチャーデータを利用して、スキャン用データにウイルスが存在しているかどうかを判断するアンチ−ウイルスエンジンとを備える。 - 特許庁

The single-chip microcomputer includes; a first bus having a CPU and a cache memory connected therewith; a second bus having a DMAC and an external bus interface circuit connected therewith; and a first control circuit which is connected to the first and the second busses and includes an address transfer circuit for selectively transferring an address signal on the first bus to the second bus.例文帳に追加

ＣＰＵとキャッシュメモリとが接続される第１バスと、ＤＭＡＣと外部バスインターフェイス回路とが接続される第２バスと、上記第１と第２バス接続され、上記第１バス上のアドレス信号を選択的に上記第２バスへ転送するアドレス転送回路を含む第１制御回路とを備える。 - 特許庁

The LED lighting fixture has a COD (Chip On Driver) integrating at an IC level a heat-sink material of high conductivity, an LED, and a driver in an arbitrary-shape photo guide tube of a high-power LED package with several watts per piece integrated with a special-interface optical matching adapter.例文帳に追加

本発明は一個で数ワット以上のハイパワーＬＥＤパッケージで任意形状の光導光筒に熱伝導率の高いヒートシンク材とＬＥＤとドライバーをＩＣレベルで一体化したＣＯＤ（Ｃｈｉｐ Ｏｎ Ｄｒｉｖｅｒ）と特殊インターフェース光整合アダプターで一体化したＬＥＤ照明器具。 - 特許庁

The LED lighting fixture is formed by integrating a heat sink material with high thermal conductivity, a COD (chip on the driver) as a high power LED package having several watts or more at one piece, wherein an LED and a driver are integrated at an IC level, and a special interface optical matching adapter (OMA) in an optical light-guide tube with any shape.例文帳に追加

本発明は一個で数ワット以上のハイパワーＬＥＤパッケージで任意形状の光導光筒に熱伝導率の高いヒートシンク材とＬＥＤとドライバーをＩＣレベルで一体化したＣＯＤ（Ｃｈｉｐ Ｏｎ ｔｈｅ Ｄｒｉｖｅｒ）と特殊インターフェース光整合アダプター（ＯＭＡ）で一体化したＬＥＤ照明器具。 - 特許庁

A plurality of core chips CC0 to CC7 respectively include: a data output circuit 54o for outputting read data to an interface chip IF in response to a read command; and an output timing adjustment circuit 400 for adjusting the duration from the time when receiving the read command until the read data are outputted by the data output circuit 54o.例文帳に追加

複数のコアチップＣＣ０〜ＣＣ７は、リードコマンドに応答してインターフェースチップＩＦにリードデータを出力するデータ出力回路５４ｏと、リードコマンドを受け付けてからデータ出力回路５４ｏによってリードデータが出力されるまでの時間を調整する出力タイミング調整回路４００とをそれぞれ含む。 - 特許庁