「junction-type」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

When a magnetic tunnel effect type magnetic head 20 having a magnetic tunnel junction element 33 disposed between a pair of magnetic shield layers 25 and 27 via a gap layer is manufactured, a surface to be the medium-facing surface of the magnetic tunnel junction element is subjected to etching machining after polishing machining.例文帳に追加

一対の磁気シールド層２５，２７の間にギャップ層を介して磁気トンネル接合素子３３が配されてなる磁気トンネル効果型磁気ヘッド２０を製造する際に、磁気トンネル接合素子の媒体対向面となる面に対して研磨加工を施した後に、当該媒体対向面となる面に対してエッチング加工を施す。 - 特許庁

The photocatalyst is constituted of an oxide composite material having hetero junction comprising a p-type oxide semiconductor and a n-type oxide semiconductor, wherein both semiconductors have photocatalytic properties to each other and at least one of the semiconductors exhibits photocatalytic property even in a visible light region.例文帳に追加

この光触媒は、互いに光触媒特性を持ちかつ少なくとも一方が可視光域でも光触媒特性を持つｐ型酸化物半導体とｎ型酸化物半導体から成るヘテロ接合を有する酸化物複合体で構成されることを特徴とする。 - 特許庁

Since a pn interface is formed not by hetero-junction with different kind semiconductor material like the conventional case but by homojunction with ZnO based semiconductor of the i-type ZnO light emitting layer 2 and the n-type ZnO layer 3, hole injection efficiency is high.例文帳に追加

また、従来例のような異種半導体材料とのヘテロ接合ではなく、ｉ型ＺｎＯ発光層２とｎ型ＺｎＯ層３とのＺｎＯ系半導体によるホモ接合でｐｎ界面を形成しているので、ホール注入効率が高い。 - 特許庁

Although, a parasitic diode is formed in the IGBT by PN junction of a p^+ collector region 1 and the n^+ type buffer layer 2, the n^+ type buffer layers 2 floating in an actual device are connected through the resistor 13.例文帳に追加

すなわち、ＩＧＢＴにはｐ^+型コレクタ領域１とｎ^+型バッファ層２とによるＰＮ接合によって寄生ダイオードが形成されることになるが、この寄生ダイオードのうち実際のデバイスではフローティング状態となる各ｎ^+型バッファ層２が抵抗１３を介して接続された構成とする。 - 特許庁

To provide a method of manufacturing a semiconductor device having a super junction structure wherein a dislocation defect does not easily occur in a filled epitaxial layer of a second conductivity type for the purpose of further improving the quality of the region of the second conductivity type formed inside a trench.例文帳に追加

トレンチ内に形成する第２導電型の領域の更なる高品質化を目的に、前記第２導電型の充填エピタキシャル層に転位欠陥が発生しにくいスーパージャンクション構造を有する半導体素子の製造方法を提供することを目的とする。 - 特許庁

Thus, even when light is applied to the bidirectional Zener diode IZD, the light can be prevented from entering the p-n junction formed at the boundary between the n-type semiconductor region NR and the p-type semiconductor region PR from the inner wall of the trench TR.例文帳に追加

したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。 - 特許庁

To form an alignment mark for mask registration which is utilized when forming a MOSFET etc. in forming a trench on a first conductivity type semiconductor layer and epitaxially growing a second conductivity type semiconductor layer in it to form a parallel pn junction structure.例文帳に追加

第１導電型半導体層にトレンチを形成し、その中に第２導電型半導体層をエピタキシャル成長させて並列ｐｎ接合構造を形成する際に、ＭＯＳＦＥＴ等の形成時に利用されるマスク合わせ用のアライメントマークを形成すること。 - 特許庁

One-dimensional simulation is performed to a junction structure including an npn structure or pnp structure having an impurity concentration equal to that of an n-type region and a p-type region in a semiconductor device to obtain one-dimensional simulation value for a depleted layer in the semiconductor device.例文帳に追加

半導体装置に含まれるｎ型領域およびｐ型領域と同一の不純物濃度を有するｎｐｎ構造若しくはｐｎｐ構造を含む接合構造に対して一次元シミュレーションを行って、半導体装置における空乏層についての一次元シミュレーション値を取得する。 - 特許庁

The photonic crystal has a PIN junction structure formed by joining a P clad 130 made of a P-type semiconductor, an I part 170 including an active part, and an N clad 140 made of an N-type semiconductor together in a first direction, and has the plurality of resonators including the active part 160.例文帳に追加

フォトニック結晶は、Ｐ型半導体からなるＰクラッド１３０、活性部を含むＩ部１７０およびＮ型半導体からなるＮクラッド１４０が第１の方向に接合されたＰＩＮ接合構造を有するとともに、該活性部１６０を含む複数の共振器を有する。 - 特許庁

To provide a semiconductor device in which the magnitude of ON current is assured, while assuring a high breakdown voltage at the junction of a first conductivity-type well region and a second conductivity type softening electric field region without increasing the chip size, and to provide its fabrication method.例文帳に追加

チップサイズを大きくすることなく、第１導電型ウェル領域と第２導電型電界緩和領域との接合での高耐圧を確保しつつ、ＯＮ電流の大きさを確保した半導体装置およびその製法を提供する。 - 特許庁

To improve avalanche resistance in a super junction semiconductor device having such a parallel pn structure that a drift layer is formed by bonding alternately and repeatedly a drift area formed of an n-type semiconductor area with higher impurity concentration and a partitioning area formed of a p-type semiconductor area.例文帳に追加

ドリフト層を、不純物濃度を高めたｎ型半導体領域よりなるドリフト領域とｐ型半導体領域よりなる仕切領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子において、アバランシェ耐量を向上させること。 - 特許庁

In the thermoelectric conversion module for generating power by providing a temperature difference for a pn junction pair obtained by joining a p-type oxide thermoelectric conversion material and an n-type oxide thermoelectric conversion material, at least one of a pair of surfaces 20a and 20b to be provided with a temperature difference is covered with insulating films 21a and 21b.例文帳に追加

ｐ型酸化物熱電変換材料とｎ型酸化物熱電変換材料とを接合させたｐｎ接合対に温度差を与えて電力を発生させる熱電変換モジュールにおいて、温度差を与えるべき一対の面２０ａ，２０ｂのうち、少なくとも一方の面を絶縁膜２１ａ，２１ｂで被覆する。 - 特許庁

Here, a depletion layer is made at the interface (that is, the P-N junction face) between the n-type silicon substrate 101 and a p-type epitaxial film 102, so the parasitic capacity C8 and C9 in the vicinity of this interface becomes very small, therefore, the composite capacity of the noise propagation passage at large becomes small.例文帳に追加

ここで、Ｎ型シリコン基板１０１とＰ型エピタキシャル薄膜１０２との界面（すなわちＰＮ接合面）には、空乏層が形成されるので、この界面付近の寄生容量Ｃ_8 ，Ｃ_9 は非常に小さくなり、このためノイズ伝搬経路全体の合成容量も小さくなる。 - 特許庁

The method of manufacturing a semiconductor thin film comprises a step of coating a substrate with organic molecules containing both anion atoms an cation atoms of a semiconductor as constituent components by various methods such as spraying, dipping, spin coating and evaporating, and heating to react them, resulting in p-type and n-type semiconductors with a p-n junction formed therebetween.例文帳に追加

本願発明は、半導体のアニオン原子とカチオン原子の双方をその分子構成元素に持つ有機分子をスプレー法、ディップ法、スピンコート法、蒸着法など様々な方法で基板に塗布し、加熱反応させて半導体薄膜を作製する製造方法である。 - 特許庁

An area Anw2 into which n type impurities are introduced and an area Apw2 into which p type impurities are introduced are formed across a border area Ad having a specified interval, so the impurity density of the junction part of a diode is less than when those areas are formed adjacently.例文帳に追加

ｎ型の不純物が導入された領域Ａｎｗ２とｐ型の不純物が導入された領域Ａｐｗ２とが所定の間隔の境界領域Ａｄを空けて形成されるので、これらの領域が隣接して形成される場合に比べてダイオードの接合部における不純物濃度が低下する。 - 特許庁

Furthermore, an ohmic electrode 4 (an ohmic electrode 41 and an ohmic electrode 42) is provided at the n-type MgZnO layer 3 by ohmic junction in order to take out an electric signal generated by photo-detection in the n-type MgZnO layer 3.例文帳に追加

そして、このｎ型ＭｇＺｎＯ層３には、ｎ型ＭｇＺｎＯ層３における受光により発生する電気信号を取り出すためのオーミック電極４（オーミック電極４１およびオーミック電極４２）がオーミック接合されている。 - 特許庁

A pn junction is formed in the gate electrode region generated by two dimensional electron gas generated in the interface between the undope AlGaN layer 604 and the undope GaN layer 603, and by the first p-type AlGaN layer 605 and the second p-type AlGaN layer 607.例文帳に追加

アンドープＡｌＧａＮ層６０４とアンドープＧａＮ層６０３との界面で発生する２次元電子ガスと第１のｐ型ＡｌＧａＮ層６０５および第２のｐ型ＡｌＧａＮ層６０７とによって生じるｐｎ接合がゲート領域に形成される。 - 特許庁

The photoelectric conversion element has an approximately spherical shape, where a p-type amorphous SiC (abbreviated as a-SiC) layer 8 having a wider optical bandgap than that of an amorphous Si (abbreviated as a-Si) is coated on the outer surface of an n-type a-Si layer 7 at a center side, and thereby a PN-junction is formed.例文帳に追加

光電変換素子はほぼ球状であり、中心側のｎ形アモルファスＳｉ（略称ａ−Ｓｉ）層７の外周面上に、ａ−Ｓｉよりも光学的バンドギャップが広いｐ形アモルファスＳｉＣ（略称ａ−ＳｉＣ）層８を被覆し、ｐｎ接合を構成する。 - 特許庁

The current flowing between the active layer 6 including an pn junction interface and the n-type GaAs substrate 1 is suppressed by making the conductivity type of an underlying heterobarrier layer 5 same as that of a part abutting on the underlying heterobarrier layer 5 of the active layer 6.例文帳に追加

さらに、下ヘテロ障壁層５の導電型を活性層６の下ヘテロ障壁層５に接する部分の導電型と同一にしてｐｎ接合界面を含む活性層６とｎ型ＧａＡｓ基板１との間に流れる電流を抑えるようにした。 - 特許庁

The photodiode also comprises a region (4) which extends transversely relative to the planes of the layers, where the region (4) is in contact with the collection layer (2) and the confinement layer (3) and has a conductivity type opposite to the first conductivity type so as to form a p-n junction with the stack.例文帳に追加

そのフォトダイオードは、前記層の面に対して横断して延在する領域(4)も含み、前記領域はコレクション層(2)と閉じ込め層(3)に接触し、前記スタックとp-n接合を形成するために前記第1導電型と反対の導電型を有する。 - 特許庁

Before formation of the tunnel junction layer, the active layer 47 is heat-treated at a temperature higher than 600°C and lower than 750°C to form the p-type semiconductor layer 51 and then the p-type semiconductor layer is heat-treated at a temperature higher than 500°C and lower than 600°C.例文帳に追加

この際、トンネル接合層を形成する前に活性層４７を、６００℃より高く７５０℃未満の温度で熱処理し、ｐ型半導体層５１を形成した後にｐ型半導体層を５００℃より高く６００℃未満の温度で熱処理する。 - 特許庁

The source 205, where the junction has been formed, is protected from the alloy spike owing to the barrier metal 206, while in the p-type diffusion layer 301 contact resistance can be reduced because the barrier metal has been removed, to stabilize the electric potential of the p-type diffusion layer 301.例文帳に追加

接合が形成されているソース２０５はバリアメタル２０６によりアロイスパイクが抑制され、Ｐ型拡散層３０１ではバリアメタルが除去されているためコンタクト抵抗を下げることができ、Ｐ型拡散層３０１の電位が安定化される。 - 特許庁

This junction gate field effect transistor(JFET) 30 has an n-type channel region 14 on a GaAs substrate 12, a p-type gate region 16 on the surface of the channel region, and a gate electrode 20 connected to the gate region through an insulating region 32 on the substrate.例文帳に追加

ＪＦＥＴ３０は、ＧａＡｓ基板１２に設けられたｎ型チャネル領域１４と、チャネル領域の表層部に設けられたｐ型ゲート領域１６と、基板上に設けられた絶縁膜３２を貫通してゲート領域と接続するゲート電極２０とを備える。 - 特許庁

To provide a mesa type semiconductor device of high withstand voltage and high reliability by solving problems with a mesa type semiconductor device, which are deterioration in a withstand voltage and occurrence of a leakage current caused by reduced thickness of a second insulation film 10 on an inner wall 11 of a mesa groove corresponding to a PN junction PNJC, and to provide its method for manufacturing.例文帳に追加

ＰＮ接合部ＰＮＪＣに当たるメサ溝内壁１１の第２の絶縁膜１０の厚みが薄くなり耐圧の劣化やリーク電流が発生するという問題を解決し高耐圧、高信頼性のメサ型半導体装置及びその製造方法の確立を図る。 - 特許庁

A memory cell comprises a phase-change thin film 4 which is provided with two stable phases, 'high temperature phase' and 'low temperature phase', at a room temperature, and an np junction comprising a p+ type region 9 and n+ type region 8.例文帳に追加

室温下において「高温相」および「低温相」の２つの安定した相を有する相変化薄膜４と、この相変化薄膜４に直列に接続された、ｐ^+ 型領域９およびｎ^+ 型領域８からなるｎｐ接合とからメモリセルを構成する。 - 特許庁

To manufacture a semiconductor radiation detector that uses a barrier type, or a InSb single crystal of a p-n junction type that is reduced in leakage current, suppressed in trapping for electrons or holes, and having a large amount of charge generation even at a temperature of 10K or higher.例文帳に追加

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。 - 特許庁

The solar battery is manufactured by shallowly boring a substrate for maintaining mechanical strength beforehand, injecting melt pulverized silicon having P-type and N-type conductivity through a mask on the substrate, after forming a PN-junction, and combining an activating process and an electrode forming process.例文帳に追加

機械的強度を維持する為の基盤に予め浅く穿孔し、当該基板上に、溶融微粉化シリコンにＰ型及びＮ型伝導性を付与してマスクを介して噴射し、ＰＮ接合を形成した後、活性工程、電極形成工程を組み合わせて作成された、太陽電池。 - 特許庁

To provide an epitaxial crystal excellent in crystallinity of a p-type conduction layer and steepness of pn junction and useful as a substrate for electronic device such as HBT in which the p-type conduction layer is composed of a compound semiconductor layer principally comprising C added InGaAs.例文帳に追加

ｐ型伝導層をＣ添加のＩｎＧａＡｓを主成分とする化合物半導体層で構成したエピタキシャル結晶であって、ｐ型伝導層の結晶性及びｐｎ接合の急峻性に優れ、ＨＢＴ等の電子デバイス用基体として有用なエピタキシャル結晶を提供する。 - 特許庁

This circuit is provided with a reference voltage generation stage 1 composed by serially connecting a depletion type MOS transistor Q1 and an enhancement type MOS transistor Q2 and makes the electric potential at the junction of the transistors Q1 and Q2 to Vin and outputting the electric potential.例文帳に追加

デプレッション型ＭＯＳトランジスタＱ１とエンハンスメント型ＭＯＳトランジスタＱ２が直列に接続されてなる基準電圧発生段１が設けられており、ＭＯＳトランジスタＱ１，Ｑ２の接続点の電位をＶinとして出力段３に出力している。 - 特許庁

An altered region 20 is formed by irradiation with laser light La focused on a condensing point F on a predetermined position between the reverse surface 3b and the p-type semiconductor regions 7 to be inside a depletion layer 19 spreading from the pn junction 11 between the semiconductor substrate 3 and p-type semiconductor region 7.例文帳に追加

改質領域２０は、裏面３ｂとｐ型半導体領域７との間の所定位置に集光点Ｆを合わせてレーザ光Ｌａを照射することによって形成されており、半導体基板３とｐ型半導体領域７とのｐｎ接合１１から広がる空乏層１９の内部に形成されている。 - 特許庁

In the super-junction structure wherein an n-type column and a p-type column are repeated, the width of a column where a carrier passes through is 4.5 μm or less, and the concentration of impurity of the column where the carrier passes through is adjusted to be lower than a concentration satisfying the reduced surface field.例文帳に追加

ｎ型コラムとｐ型コラムが繰返されているスーパージャンクション構造において、キャリアが通過するコラムの幅は４．５μｍ以下であり、かつキャリアが通過するコラムの不純物濃度がリサーフ条件を満たす濃度よりも低濃度に調整する。 - 特許庁

A thermoelectric transducer 1 is provided with a first substrate 11 having an electrode 12, a second substrate 25 which has the other electrode 26 and is arranged in face to face with the first electrode, and a p-type and an n-type thermoelectric conductors 17, 18 which are clamped between both substrates 11, 25 and subjected to pn junction via both electrodes.例文帳に追加

電極１２を有する第１基板１１と、他の電極２６を有して第１基板と対向して設けられた第２基板２５と、両基板１１，２５間に挟設され両電極を介してＰＮ接合されたＰ型及びＮ型の熱電導体１７，１８とを備える熱電変換素子１を前提とする。 - 特許庁

By the negative bias, positive holes are distributed unevenly in an n^+-type embedded region 3 and an n-type semiconductor layer 4 close to the trench insulation film 5, so that the center of the flow of electrons is shifted not only to the center of a pn junction but also to the side of the trench insulation film 5.例文帳に追加

この負バイアスにより、トレンチ絶縁膜５に近いｎ＋型埋め込み領域３及びｎ型半導体層４内に正孔が偏在し、これにより電子の流れの中心はｐｎ接合の中心だけではなく、トレンチ絶縁膜５側にシフトする。 - 特許庁

A diffusion layer of a second conductivity type different from the first conductivity type is provided in the semiconductor layer below the first channel region, contacts the bottom of the first channel region in a substantially perpendicular to the surface of the semiconductor layer, and forms a P-N junction with the bottom of the first channel region.例文帳に追加

第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。 - 特許庁

The photoelectric conversion device is almost spherical, a pn junction is constituted by coating a p-type amorphous SiC (abbreviated name a-SiC) plies or layers 8 with large optical band gap rather than a-Si on the periphery of an n-type amorphous silicon (abbreviated name a-Si) plies or layers 7 by the side of centrum.例文帳に追加

光電変換素子はほぼ球状であり、中心側のｎ形アモルファスＳｉ（略称ａ−Ｓｉ）層７の外周面上に、ａ−Ｓｉよりも光学的バンドギャップが広いｐ形アモルファスＳｉＣ（略称ａ−ＳｉＣ）層８を被覆し、ｐｎ接合を構成する。 - 特許庁

A pn junction layer 101 composed of a group III-V compound semiconductor includes strip-shaped n-type regions 105 whose surface is composed of a (100) plane and strip-shaped p-type regions 106 whose surface is composed of a facet other than the (100) plane that are alternately arranged.例文帳に追加

ＩＩＩ−Ｖ族化合物半導体からなるｐｎ接合層１０１は、表面が（１００）面からなる短冊状のｎ型領域１０５と、表面が（１００）面以外のファセットからなる短冊状のｐ型領域１０６とを、交互に配列して備えている。 - 特許庁

To provide an AlGaInP light-emitting element of a constitution, wherein the discontinuity of bands due to a hetero junction between an p-type clad layer and a p-type window layer is dissolved, an energy barrier is made low and an operating voltage can be reduced, and an epitaxial wafer for the light- emitting element.例文帳に追加

ｐ型クラッド層とｐ型ウインドウ層との間のヘテロ接合に起因するバンド不連続を解消し、エネルギー障壁を低くして動作電圧を低下できるＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハを提供する。 - 特許庁

The nano particles NP of silicon are used as the nano particles NP, a p-type polysilicon film and an n-type polysilicon film are deposited to form a solar battery having a polysilicon pn-junction serving as a photoelectric conversion part, whereby not only quality can be improved but also a manufacturing cost can be reduced.例文帳に追加

ナノ粒子ＮＰとしてシリコンのナノ粒子ＮＰを用い、ｐ型ポリシリコン膜とｎ型ポリシリコン膜とを堆積して、ポリシリコンｐｎ接合部を光電変換部とする太陽電池を製造することにより、品質の向上だけでなく、製造コストの低減を図ることができる。 - 特許庁

To provide a semiconductor radiation detector that uses a surface-barrier type or pn junction type InSb single crystal, which has small leakage current at a temperature of 10K or higher, has few electron or hole trappings, and has large amount of charge formation.例文帳に追加

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。 - 特許庁

To provide an organic thin film solar cell that is capable of forming a photoelectric conversion layer that can operate in the same manner as a bulk hetero junction type and has high performance using a high-mobility P-type organic semiconductor material with an excellent carrier transport property.例文帳に追加

キャリア輸送性に優れる高移動度なＰ型有機半導体材料を用いて、バルクヘテロジャンクション型と同様な動作が可能な光電変換層を形成することができ、高い性能を有する有機薄膜太陽電池を提供する - 特許庁

On a n-type ZnO bulk single crystal substrate 10 formed into low resistance by doping a donor impurity, as a p-type layer 11, a semiconductor thin film composed of a ZnO-based compound, in which nitrogen is doped, is formed to make a p-n junction.例文帳に追加

ドナー不純物のドーピングによって低抵抗化したｎ形ＺｎＯバルク単結晶基板１０上に、ｐ形層１１として窒素をドープしたＺｎＯ系化合物からなる半導体薄膜を形成してｐｎ接合させている。 - 特許庁

There is provided, under a side wall spacer 9 provided in a side wall of a gate electrode 3, an n+ type semiconductor region 8a which is the same as an n+ type semiconductor region 8b constituting a resistance layer, and has relatively high impurity concentration and a relatively deep junction depth.例文帳に追加

ゲート電極３の側壁に設けられたサイドウォールスペーサ９の下に、抵抗層を構成するｎ^+型半導体領域８ｂと同一の相対的に高い不純物濃度と相対的に深い接合深さとを有するｎ^+型半導体領域８ａを設ける。 - 特許庁

The photodiode includes a first conductive layer 8 disposed above a surface of a semiconductor substrate and having a second type impurity and a second conductive layer 9 formed on the first conductive layer 8 and forming a p-n junction between it and the first conductive layer 8 by having the first type impurity.例文帳に追加

フォトダイオードは、半導体基板の表面上方の、第２型不純物を有する第１導電層８と、第１導電層８上に形成され、第１型不純物を有することによって第１導電層８との間にｐｎ接合を形成する第２導電層９と、を備える。 - 特許庁

The super junction structure 12 is composed of first semiconductor layers 13 containing n-type impurities, and second semiconductor layers 14 containing p-type impurities which are alternately and repeatedly arranged in a direction perpendicular to that of facing between the semiconductor substrate 11 and the base layer 15.例文帳に追加

スーパージャンクション構造１２は、ｎ型の不純物が含有された第１の半導体層１３と、ｐ型の不純物が含有された第２の半導体層１４とが、半導体基板１１とベース層１５が対向する方向と交差する方向に交互に繰り返し配置されて構成されている。 - 特許庁

The p^--type semiconductor layer 33 composes a pn junction on an interface to the n-type semiconductor layer 32, and includes a plurality of multiplication regions AM for performing avalanche multiplication of a carrier generated by incidence of light to be detected corresponding to the light detection channels.例文帳に追加

ｐ^−型半導体層３３は、ｎ型半導体層３２との界面でｐｎ接合を構成し、被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍領域ＡＭを光検出チャンネルに対応して複数有する。 - 特許庁