1153万例文収録!

「layout method」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > layout methodに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

layout methodの部分一致の例文一覧と使い方

該当件数 : 2213



例文

To provide an apparatus and method for optimizing an IC design by which a design time is shortened in order to correct constraint violations of timing or the like of an initial layout due to a layout result incapable of being considered at the time of logical synthesis, and the IC operating at a high speed is designed.例文帳に追加

論理合成時にレイアウト結果を考慮できないことに起因する初期レイアウトのタイミング等の制約違反を修正するための設計時間を短縮し且つ高速に動作するICを設計するICの設計最適化装置および方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device uniformizing the height of an insulation film embedded in a trench regardless of a layout in the layout provided with a region (non-dense region) where the trench is formed non-densely and the region (dense region) where it is formed densely on a semiconductor substrate.例文帳に追加

半導体基板上のトレンチが疎に形成された領域(疎領域)と密に形成された領域(密領域)とを有するレイアウトにおいて、レイアウトによらずトレンチに埋め込まれた絶縁膜高さを均一にすることのできる半導体装置の製造方法を実現する。 - 特許庁

To provide a method for reusing design assets of an operational amplifier by which existing design assets can be easily recycled and time for reuse can be shortened, and to provide the operational amplifier capable of realizing it, an apparatus for generating layout, and a program for generating layout.例文帳に追加

既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる演算増幅器の設計資産の再利用方法、それを実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムを提供することである。 - 特許庁

This semiconductor integrated circuit design method has: an input step for inputting layout data including one piece of wiring; and an output step for outputting a minimum value and a maximum value of the capacitance value and the resistance value of the one piece of wiring as a predicted value of variation statistics on the basis of the layout data.例文帳に追加

一の配線を含むレイアウトデータを入力する入力ステップと、レイアウトデータを基に一の配線の容量値及び抵抗値の最小値及び最大値をばらつき統計の予測値として出力する出力ステップとを有する半導体集積回路設計方法が提供される。 - 特許庁

例文

To provide a layout-design method and a layout-design program, capable of simply providing a securement of a power source main line for supplying a stable power voltage and a preferred clock tree structure, by arranging a capacitor between power sources, and to provide a clock driver in the region under the power source wiring.例文帳に追加

電源配線の直下領域に電源間容量とクロックドライバとを配置して、安定した電源電圧を供給する電源幹線の確保と好適なクロックツリー構造とが簡便に提供可能なレイアウト設計方法、およびレイアウト設計プログラムを提供すること。 - 特許庁


例文

To provide layout adjusting method, device and program capable of adjusting the layout of each document within a range intended by a user and removing also a large deviation of layouts between respective documents at the time of respectively adjusting layouts for a plurality of documents.例文帳に追加

複数のドキュメントにおいてそれぞれ行われるレイアウト調整の際に、それぞれのドキュメントでのレイアウト調整をユーザの意図した範囲内で行うことができるとともに、各ドキュメント間でのレイアウトの大きなずれをなくすこともできるレイアウト調整方法及び装置並びにプログラムを提供する。 - 特許庁

To ensure that the optimal size and arrangement direction of a printing image to an output sheet can be automatically decided only by presetting the number of layouts to be printed in a single page of the output sheet and thereby, procedures for presetting conditions during layout printing can be curtailed to improve the use convenience of a layout printing method for a user.例文帳に追加

出力用紙1ページ中に印刷すべきレイアウト数を設定するだけで出力用紙に対する印刷画像の最適な大きさおよび配置方向が自動的に決定されるようにして、レイアウト印刷時の条件設定手順を削減し、ユーザの使い勝手の向上を図ること。 - 特許庁

To dispense with remarkable modification and redoing of layout after layout design by enlarging noise reduction and noise resistance and enlarge no area caused by performing a measure for an unnecessary part in the design method of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の設計方法において、ノイズ低減やノイズへの耐性を大きくすることにとって、レイアウト設計後のレイアウトの大幅な変更ややり直しは不要となし、また不必要な部分においてまで対策をすることに起因して面積が大きくなってしまうことがないようにする。 - 特許庁

In a pattern correction method of an embodiment, the distribution of pattern coverage on a design layout in the periphery of a position, where an on-substrate pattern becomes an error pattern when the on-substrate pattern corresponding to the design layout of a circuit pattern is formed on a substrate, is calculated.例文帳に追加

実施形態のパターン修正方法では、回路パターンの設計レイアウトに対応する基板上パターンを基板上に形成した場合に前記基板上パターンがエラーパターンとなる位置の周辺における前記設計レイアウト上でのパターン被覆率の分布を算出する。 - 特許庁

例文

To provide a verifying method of a multi-power-source integrated circuit which efficiently detect a voltage connection violation in circuit without any omission before a layout is designed.例文帳に追加

レイアウト設計前に、回路中の電圧接続違反を漏れなく効率的に検出する多電源集積回路の検証方法を提供することを目的とする。 - 特許庁

例文

To provide an image display and an image display method, for changing into a desired display without requiring a complicated operation while keeping the layout of an electronic page space.例文帳に追加

電子紙面のレイアウトを維持しながら複雑な操作を必要とせずに所望の表示に切り替えることができる画像表示装置及び画像表示方法を提供する。 - 特許庁

To provide a technique to achieve a blank layout of a thick steel plate by which the high yield of a product is obtained by changing a slab designing method based on the conventional technique.例文帳に追加

本発明は、従来技術のスラブ設計方法を変更し、高い製品歩留を得られる、厚鋼板の板取を実現する、技術を提供することを目的とする。 - 特許庁

To provide a simple method for electrically checking a semiconductor integrated circuit device, even when its layout is divided into hierarchies, and wiring is provided over the different hierarchies.例文帳に追加

複数の階層に分割されたレイアウトをし、階層間にまたがる配線においても簡便な半導体集積回路装置の電気的チェック方法を提供する - 特許庁

To effectively utilize a disk region in a file server by a method for analyzing the document layout of an electronic document, and for preventing the redundant storage of configuring objects.例文帳に追加

電子ドキュメントの文書レイアウトを解析し、構成オブジェクトの重複保存を回避する手法により、ファイルサーバーにおけるディスク領域を有効活用することである。 - 特許庁

A restriction fulfillment method is carried out by using a document restriction condition including one or a plurality of quantitative document parameters, for example, in automatic layout adjustment.例文帳に追加

自動レイアウト調整に際しては例えば1個又は複数個の定量的文書パラメータを含む文書制約条件を用いて制約充足法を実行する。 - 特許庁

To provide a pattern layout method for a photo-mask for pattern transfer by which a mask defect inspection is easily done with enhancement of resolving power contriving by providing auxiliary patterns.例文帳に追加

補助パターンを設けることによって解像力の向上を図りつつ、マスク欠陥検査が容易に行なえるパターン転写用フォトマスクのパターンレイアウト方法を提供する。 - 特許庁

To accurately calculate a schematic wiring length and to abide by wiring length restriction of each net regarding an initial layout deciding method of an integrated circuit.例文帳に追加

本発明は、集積回路の初期配置決定方式に関し、概略配線長をより正確に算出し、各ネットの配線長制約を守れるようにすることを目的とする。 - 特許庁

To provide an information processing apparatus, a control method thereof, and a program, whereby a part of revised layout in a document is provided easily and effectively according to any purpose.例文帳に追加

ドキュメント中のレイアウト変更箇所を、容易にかつ目的に応じて効果的に提示することができる情報処理装置及びその制御方法、プログラムを提供できる。 - 特許庁

To provide a delay locked loop and a method of locking clock delay in the delay locked loop in which a phase can be locked rapidly without increasing a layout size.例文帳に追加

レイアウトの大きさを増大させず、速やかに位相を固定させることができる遅延固定ループ及び遅延固定ループにおけるクロック遅延固定方法を提供すること。 - 特許庁

In the layout method, there are calculated the regions which can dispose dummy patterns in themselves and become irregular error regions when inserting no dummy pattern into them, and then, first dummy patterns are inserted into them.例文帳に追加

レイアウト方法は、ダミー配置可能領域で、かつ、ダミーパターンを挿入しないと疎密エラーとなる領域を算出し、その領域に第1のダミーパターンを挿入する。 - 特許庁

To provide a compact method and apparatus for detecting reverse rotation of a rotator in which the degree of freedom of layout can be increased while reducing the manufacturing cost.例文帳に追加

製造コストを削減することができ、レイアウトの自由度を高め、コンパクトに構成することができる回転体の逆転検出装置および逆転検出方法を提供する。 - 特許庁

To provide a fault analyzing system for specifying a fault position of a semiconductor circuit device based on a layout diagram coincident with a circuit design and a method for analyzing the fault.例文帳に追加

回路設計に合致したレイアウト図に基づいて半導体回路装置の故障箇所の特定を可能にする故障解析システムおよび故障解析方法を提供する。 - 特許庁

To provide a mounting plate for materials where the layout of the materials and a wiring method are optionally changed even though products are not individually manufactured corresponding to individual conditions.例文帳に追加

個々の条件に対応した個別の製品作りをしなくても、機材のレイアウトや配線方法を任意に変化させることが可能な機材取付板を提供する。 - 特許庁

To provide a method of improving an yield of a semiconductor integrated circuit device which is maximized by correcting a layout of interest based on a fault rate of a design rule.例文帳に追加

デザインルールの欠陥率を用いて関心レイアウトを修正することによって歩留まりを極大化する半導体集積回路装置の歩留まり向上方法を提供する。 - 特許庁

To provide a device, a method and a program, for allowing a change of operation configuration of a controlled apparatus and changing a model without creating a new layout image for failure display.例文帳に追加

制御対象機器の運用形態変更や機種変更のたびに異常表示用のレイアウト画像を再作成する必要のない装置、方法、及びプログラムを提供する。 - 特許庁

To provide a circuit layout method of a printed wiring board such that problems of oscillation etc., hardly occur even to a circuit using, particularly, feedback with many troubles.例文帳に追加

本発明では、特に問題が多いフィードバックを用いた回路でも、発振などの問題が生じ難いプリント配線基板の回路レイアウト方法を提供することを課題とする。 - 特許庁

To obtain a semiconductor integrated-circuit device in which the area of a semiconductor chip is reduced sharply and whose relief efficiency is enhanced, by a method wherein the layout area of a column-based defect relief circuit is reduced.例文帳に追加

カラム系欠陥救済回路のレイアウト面積を小さくすることにより、半導体チップ面積を大幅に低減し、かつ救済効率を向上する。 - 特許庁

To provide an exposure defective area calculating method of accurately calculating a pattern formation detective area, caused by a step pattern in a step pattern layout plane, in a short time.例文帳に追加

段差パターンに起因するパターン形成不良領域を、段差パターンレイアウト面内で正確かつ短時間に算出する露光不良領域算出方法を得ること。 - 特許庁

To provide a sensor enhanced in measuring sensitivity and the degree of freedom of layout by reducing the restriction of the shape of a channel and the area and position of a reaction field, and a method for manufacturing the same.例文帳に追加

チャネルの形状、反応場の面積及び位置の制約を少なくして、測定感度及びレイアウトの自由度の高いセンサ及びその製造方法を提供すること。 - 特許庁

A geographic structure file describing geographic structure in an XML format and a layout file describing a plotting method in the XML format are correlated to each other and transmitted to a client 20.例文帳に追加

地理的構造をXML形式で記述した地理構造ファイルと描画方法をXML形式で記述するレイアウトファイルとは関連付けられて、クライアント20に送信される。 - 特許庁

To provide a method for designing a layout for a semiconductor integrated circuit which enables efficient utilization of a space where no cell has been arranged.例文帳に追加

半導体集積回路のレイアウト設計を行う際に、従来はセルが配置されていなかったような空きスペースを有効に活用できるレイアウト設計方法を提供する。 - 特許庁

To provide a layout method for cabin decks in a large-sized passenger ship having at least a deck building structure arranged in the substantial part on the board of the real ship body.例文帳に追加

少なくとも船舶の実船体のボードの上の大部分に配置されるデッキ建造物を備える大型客船内にキャビン・デッキを配置する方法を提供する。 - 特許庁

To provide a method for designing a pass transistor logic circuit capable of easily achieving not only data pass logic but also random logic without increasing a layout area.例文帳に追加

データパス論理はもちろん、レイアウト面積を増大させることなく、ランダム論理も簡単に実現することができるパス・トランジスタ論理回路の設計方法を提供する。 - 特許庁

To provide a piezoelectric transformer in which the layout on a printed board does not become complicated and, in addition, which can be reduced in size; and to provide a method and circuit for driving the piezoelectric transformer.例文帳に追加

プリント基板上のレイアウトが複雑にならず、かつ、小型化を図ることができる圧電トランス、圧電トランス駆動方法および圧電トランス駆動回路を提供する。 - 特許庁

LAYOUT CREATION METHOD OF THREE-DIMENSIONAL VISUALIZATION EXPRESSION, CREATION SYSTEM OF THREE-DIMENSIONAL VISUALIZATION EXPRESSION, THREE-DIMENSIONAL GRAPHICAL USER INTERFACE DEVICE AND THREE-DIMENSIONAL VISUALIZATION EXPRESSION CREATION PROGRAM例文帳に追加

三次元視覚化表現のレイアウト作成方法、三次元視覚化表現作成システム、三次元グラフィカル・ユーザ・インタフェース装置、及び三次元視覚化表現作成プログラム - 特許庁

To provide a layout design support system and method considering the movable range of furniture in a room and a necessary space in the use of a utilization facility.例文帳に追加

本発明の課題は、室内の家具の可動範囲及び利用設備を利用する際に必要なスペースを考慮したレイアウト設計支援システムを提供することを目的とする。 - 特許庁

To provide an imaging apparatus and an imaging condition guidance method whereby even a user unfamiliar with the handling of the imaging apparatus and providing instructions of imaging can easily arrange imaging conditions to obtain a target layout.例文帳に追加

撮像装置の扱いや撮像の指示が不慣れな者であっても、目標となる構図を得るための撮像条件を容易に整えることができるようにする。 - 特許庁

To provide a cell layout method for a semiconductor device and the semiconductor device in which a gate size of an MOS transistor is changed, while suppressing the characteristic variations of the MOS transistor.例文帳に追加

MOSトランジスタの特性ばらつきを抑えつつ、MOSトランジスタのゲートサイズを変更する半導体装置のセルレイアウト方法及び半導体装置を提供すること。 - 特許庁

To provide a masonry structure and a masonry construction method for performing construction simply without requiring professional technology and capable of changing form and layout easily.例文帳に追加

専門的技術を要することなく簡単に施工することができ、且つ、形態やレイアウトの変更も容易に行なうことができる組積構造および組積工法を提供する。 - 特許庁

To provide a method for designing the layout of a semiconductor integrated circuit wherein its peak power-supply current is suppressed and its radiant noise is reduced without increasing its chip area.例文帳に追加

チップ面積を広げることなく、ピーク電源電流が抑制されて放射するノイズが低減された半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a wire harness connecting and wiring a connecting terminal easily to a connecting part without being affected by a wiring layout, and also to provide a method of wiring of the same.例文帳に追加

配索レイアウトに影響されることなく、接続端子を容易に被接続部へ接続して配索することが可能なワイヤハーネスおよびその配索方法を提供すること。 - 特許庁

To realize a shortened developing period of a semiconductor integrated circuit and reduction of a developing cost in a method for designing a layout of the semiconductor integrated circuit using a standard cell.例文帳に追加

スタンダードセルを用いた半導体集積回路のレイアウト設計方法において、半導体集積回路の開発期間の短縮化及び開発コストの削減を実現する。 - 特許庁

To provide an exposure method which does not cause a focus error for the amount of the thickness of a lower pattern, without necessity to consider the relation between the layout of the lower sensor and the position of a focus sensor.例文帳に追加

下層パターンのレイアウトとフォ−カスセンサ位置の関係を考慮する必要なく,下層パターンの膜厚分の焦点誤差を生じない露光方法を提供すること。 - 特許庁

To provide a wireless base station layout method for an Internet service by reducing interference between signals of base stations so as to improve the throughput of the entire system.例文帳に追加

地局間の信号の干渉を低減し、システム全体のスループットを向上させることのできるインターネットサービス用無線基地局配置方法を提供することにある。 - 特許庁

To provide a layout method for processing a power supply wiring suitable for a semiconductor integrated circuit with a power supply wiring path from an external power supply terminal to a functional block segmentalized.例文帳に追加

外部電源端子から機能ブロックまでの電源配線経路が細分化された半導体集積回路に適した電源配線処理を行うレイアウト方法を提供する。 - 特許庁

To provide an information processor which can achieve layout control on a document which can reflect the intent of a user more, and its control method, and a computer program.例文帳に追加

ユーザの意図をより反映することができるドキュメント上のレイアウト制御を実現することができる情報処理装置及びその制御方法、コンピュータプログラムを提供する。 - 特許庁

To provide a DRAM package having a layout in which a DQ wiring is sandwiched by a VDDQ wiring and a VSSQ wiring, and a method of manufacturing the same.例文帳に追加

DQ配線をVDDQ配線及びVSSQ配線で挟んでなるレイアウトを有するDRAMパッケージ及びそれを製造する方法を提供すること。 - 特許庁

To provide the design method of a semiconductor package and a semiconductor package layout design device for stabilizing a power source noise characteristics, and for reducing operation man-hours.例文帳に追加

電源ノイズ特性を安定させつつ、作業工数の削減を図ることのできる半導体パッケージの設計方法及び半導体パッケージレイアウト設計装置を提供する。 - 特許庁

To provide a highly reliable evaluation method for a semiconductor integrated circuit which can perform more correct and highly precise evaluations based on an actual pattern layout.例文帳に追加

実際のパターンレイアウトに即した、より正確で高精度な評価が行える信頼性の高い半導体集積回路の評価方法を提供することを目的としている。 - 特許庁

例文

To provide a remote control system which permits change in the layout of an operation screen according to a process, in which the device to be controlled is employed, and to provide a control method for the system.例文帳に追加

被制御装置が使用されている工程に応じて操作画面のレイアウトを変更することが可能なリモート操作システム及びその制御方法を提供する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS