「layout method」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

To provide a fluid type actuator for a vehicle and its manufacturing method for arranging a master cylinder and a slave cylinder across a wall part and improving degree of freedom of vehicle layout greatly.例文帳に追加

マスタシリンダとスレーブシリンダとを壁部を挟んで配置することができ、車両レイアウトの自由度を大幅に向上させることができる車両用流体式アクチュエータ及びその製造方法を提供する。 - 特許庁

A first method includes determining a direction where corresponding data exist based on the alignment of charts or lines constituted of ruled lines and the layout of sessions with an item line as a base point, and extracting meta data lines.例文帳に追加

第１の方法では、項目行を基点とし、罫線による表や行の整列、セクションのレイアウトに基づき、対応するデータが存在する方向を判定し、メタデータ行を抽出する方法である。 - 特許庁

To provide a system and method used in manufacturing computer devices, in which a single manufacturing image file contains an internal partition/file system layout into which individual operating system component packages are written.例文帳に追加

単一の製造イメージファイルが、個々のオペレーティングシステムコンポーネントパッケージの書き込み先である内部パーティション／ファイルシステムレイアウトを含んでいる、コンピュータデバイスの製造で使用されるシステムおよび方法を提供する。 - 特許庁

In this method for delay adjustment, a delay value and skew prior to delay adjustment are calculated under each of the plurality of process conditions of a semiconductor integrated circuit on the basis of layout information ( a step ST1).例文帳に追加

本発明の遅延調整方法は、まず、レイアウト情報にもとづいて、半導体集積回路の複数のプロセス条件ごとに、遅延調整前の遅延値およびスキューを求める（ステップＳＴ１）。 - 特許庁

To provide a memory control circuit which can be adapted for a semiconductor memory having a short access time and in which layout area and current consumption can be reduced, and a method for controlling the circuit.例文帳に追加

アクセス時間が短い半導体メモリ装置に適用可能であって、レイアウト面積及び電流の消耗を減らすことができるメモリ制御回路及びその回路を制御する方法を提供する。 - 特許庁

To realize a method of optimizing the layout of a semiconductor device capable of realizing desired circuit characteristics easily in a semiconductor device with progressed high integration of circuits and microfabrication of devices.例文帳に追加

回路の高集積化や素子の微細化が進んだ半導体装置において、所望通りの回路特性を容易に実現することができる、半導体装置のレイアウト最適化方法を実現すること。 - 特許庁

To provide a semiconductor integrated circuit wiring layout method and a device, where cell blocks can be arranged in regions divided by cut lines without deteriorating the wiring density.例文帳に追加

配線混雑度を劣化させることなく、容易に複数のセルブロックをカットラインにより分割された領域に配置することができる半導体集積回路の設計方法及び設計装置を提供する。 - 特許庁

To provide an access controlling system, a method and a recording medium that enables the control for a database and for the layout of data delivery systems to be loosened and that enables unjust access by a stolen URI(uniform resource identifier) to be prevented.例文帳に追加

データベースと配信システムの配置に関する制御を緩和することができ、また、ＵＲＩバレによる不正アクセスを防止可能なアクセス制御システム、方法及び記録媒体を提供する。 - 特許庁

To provide a wiring display method for displaying information relevant to layout necessary for a changing operation for error elimination in a display form by which the logical connection and structure of a network can be easily recognized.例文帳に追加

ネットの論理的な接続及び構造が分かり易い表示形式で、エラー解消のための変更作業に必要なレイアウトに関連する情報を表示する配線表示方法を提供する。 - 特許庁

To provide a driving device capable of preventing degradation in reliability, an increase of a layout area and an increase of cost, and realizing AC driving with low electric power consumption, and also provide an electrooptical apparatus, an electronic equipment, and a driving method.例文帳に追加

信頼性の低下、レイアウト面積の増大及び高コスト化を防ぎ、低消費電力で交流駆動を実現できる駆動装置、電気光学装置、電子機器及び駆動方法を提供する。 - 特許庁

The method further includes determining, if the graphic fits in a given layout within a specific area, based on the set of constraint values; and if it does not fit, then the set of constraint values is modified by using the constraint rules.例文帳に追加

さらに、制約値のセットに基づいて、グラフィックが特定の領域内の所与のレイアウトにおさまるかどうかを判定し、おさまらない場合に、制約ルールを使用して制約値のセットを変更する。 - 特許庁

To provide a method for calculating an evacuation start time capable of easily calculating a safe evacuation start time despite a layout plan in a habitable room in a building.例文帳に追加

本発明は建物の居室におけるレイアウトプランにかかわらず、安全な避難開始時間を簡便に算定することができる避難開始時間の算定方法の提供を目的とするものである。 - 特許庁

To provide a method for manufacturing a wiring board which is superior in efficiency and suppressing increased restrains to the wiring layout and the wiring density wherein a conductor higher than a solder resist can be formed.例文帳に追加

効率に優れ、配線の引き回しや配線密度に対する制限の増加の抑制に優れた、ソルダーレジストよりも高い導体を形成することのできる配線板の製造法を提供する。 - 特許庁

To provide a method for forming a mask by which the dimensional unevenness of etching rate of a chromium film due to fogging and the area of a resist can be suppressed independently of the pattern layout of LSI.例文帳に追加

Fogging及びレジスト面積に起因したクロム膜のエッチングレートの寸法バラツキを、ＬＳＩのパターンレイアウトに依存せずに抑制することができるマスクの形成方法を提供することを目的とする。 - 特許庁

To provide a semiconductor device that improves relative precision of a resistive element by reducing arrangement region area of the resistive element used for an analog circuit, and to provide a method of designing a layout of the semiconductor device.例文帳に追加

アナログ回路に利用される抵抗素子の配置領域面積を低減し、抵抗素子の相対精度を向上させる半導体装置及び半導体装置のレイアウト設計方法を提供する。 - 特許庁

To provide a layout designing device and method that provides a user with the best results about specific evaluation items, and also to provide a program and a recording medium with the program recorded thereon.例文帳に追加

特定の評価事項について最良の結果を短時間でユーザに与えることのできる配置設計装置および配置設計方法ならびにプログラムおよびこれを記録した記録媒体を提供する。 - 特許庁

To provide a method for automatically adjusting a positioning register mark for editing print data, so as to perform a desired positioning function in matching with an optional change in the layout.例文帳に追加

印刷データを編集する際に使用する位置決め用のトンボ画像を、レイアウトの任意の変化に合わせて所望の位置合わせの機能を果たすよう自動的に調整できる方法を提供する。 - 特許庁

To provide a saddle-riding type electric vehicle which can increase the flexibility of layout of a vehicle body, support an increase in the size of a secondary battery, and can efficiently cool the secondary battery by improving an installation method for the secondary battery.例文帳に追加

二次電池の配設方法を工夫することで、車体レイアウトの自由度を高め、二次電池の大型化にも対応し、二次電池を効率よく冷却できる鞍乗型電動車両を提供する。 - 特許庁

To provide a mounting method for BGA package wherein a BGA package can be mounted on a printed wiring board with stability regardless of the level of skill of personnel or the arrangement (layout) of BGA packages.例文帳に追加

作業者のスキルやＢＧＡパッケージの配置（配列）構成に関係なく、安定してＢＧＡパッケージをプリント配線板に実装することができるＢＧＡパッケージの実装方法を提供する。 - 特許庁

To provide a preview image generating method for enabling a user to easily understand the layout of pages and therefore for avoiding spending a large amount of time when displaying the finished state of print pages.例文帳に追加

印刷ページの仕上がり状態を表示する際に、ユーザーがページのレイアウトを容易に理解でき、かつ、そのために多大な時間を費やすのを回避し得るプレビュー画像の生成手法を提供する。 - 特許庁

The circuit simulation method uses a circuit simulator for simulation based on a net list created in accordance with mask layout data for the circuit and on parameters obtained from actually measured data for device property.例文帳に追加

本発明の回路シミュレーション方法では、回路のマスクレイアウトデータを基にして作成されたネットリストと、デバイス特性の実測データから得られたパラメータとを基に、回路シミュレータを用いてシミュレーションを行なう。 - 特許庁

To provide the production method of a merchandise storing sheet which can handle the shape and free layout of merchandise, prevents the generation of abnormality caused by improper taking in and improves productivity.例文帳に追加

商品の形状や自由なレイアウトに対応可能なものとしながらも、取り込み不良による異状の発生を抑え、生産性を向上させる商品収容シートの製造方法を提供すること。 - 特許庁

To provide a designing method of a semiconductor integrated circuit by which the semiconductor integrated circuit with a small amount of wire routings, a small layout area and a small wire capacity can be achieved effectively.例文帳に追加

配線引き回しが少なく、レイアウト面積及び配線容量が小さい半導体集積回路を効率よく実現することが可能な半導体集積回路の設計方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method which places no restraints on layout of a lower interconnection located below copper wiring and can reduce the variation in effective dielectric constant, and to provide the semiconductor device.例文帳に追加

銅配線の下方に位置する下部配線がレイアウト上の制約を受けず、しかも、実効誘電率のばらつきが低減される半導体装置の製造方法と半導体装置を提供する。 - 特許庁

To provide a method for designing a semiconductor integrated circuit and its device, wherein it is unnecessary to repeat a circuit combination or a layout, and the semiconductor integrated circuit can be designed in a short term.例文帳に追加

回路合成、レイアウト等を繰り返し行なう必要性がなく、半導体集積回路を短期間で設計することができる半導体集積回路の設計方法及びその装置を提供すること。 - 特許庁

To provide an integrated circuit device capable of reducing electric power used for distribution of common signals such as a clock signal and capable of suppressing timing dispersion of common signals and its layout designing method.例文帳に追加

クロック信号などの共通信号の分配に費やされる電力を削減でき、共通信号のタイミングばらつきを抑制できる集積回路装置とそのレイアウト設計方法を提供する。 - 特許庁

To provide a system and a method for analyzing layout patterns via simulation using a lithography model to characterize the patterns and generate rules to be used in rule-based optical proximity correction (OPC).例文帳に追加

パターンを特徴付け、ルールベース光学近接効果補正（ＯＰＣ）に用いるルールを生成するために、リソグラフィ・モデルを用いたシミュレーションによってレイアウト・パターンを分析するシステムおよび方法を提供する。 - 特許庁

To provide a semiconductor storage circuit and a configuration method of semiconductor storage circuit which can further miniaturize a system LSI by making layout area of semiconductor storage circuit contained in the system LSI smaller.例文帳に追加

システムＬＳＩに含まれる半導体記憶回路のレイアウト面積を小さくすることによってシステムＬＳＩをより小型化できる、半導体記憶回路及び半導体記憶回路の構成方法に関する。 - 特許庁

To provide a thin-film semiconductor element which has no matching margin in formation of a contact and wiring to greatly improve a degree of integration, and has increased flexibility of a layout pattern, and to provide a method for manufacturing the same.例文帳に追加

コンタクトおよび配線形成時の合わせマージンがゼロであり、集積度を大幅に向上し、パターンレイアウトの自由度の拡大を可能とする薄膜半導体素子及びその製造方法を提供する。 - 特許庁

In one embodiment, the method comprises steps of receiving a first layout of document image objects; and creating a second layout of document image objects subject to placement constraints corresponding to placement of document image objects, at least one of the placement constraints being based on object content in one or more of the document image objects.例文帳に追加

一実施形態において、本方法は、文書イメージオブジェクトの第１のレイアウトを受け取る段階と、文書イメージオブジェクトの配置に対応する配置制約の下で文書イメージオブジェクトの第２のレイアウトを生成する段階であって、少なくとも１つの配置制約は１つ以上の文書イメージオブジェクトのオブジェクトコンテンツに基づく段階とを有する。 - 特許庁

The method of automatically forming the integrated circuit layout includes: a process 510 of determining a first cell height; a process 520 of manufacturing a plurality of standard cells each having the first cell height; and a process 530 of forming the integrated circuit layout from the plurality of standard cells by arranging and wiring the plurality of standard cells.例文帳に追加

集積回路レイアウトを自動的に形成する方法は、第１のセル高さを決定する工程５１０と、第１のセル高さを有する複数の標準的なセルを製作する工程５２０と、複数の標準的なセルから、複数の標準的なセルを配置配線させることにより集積回路レイアウトを形成させる工程５３０とを含む。 - 特許庁

To provide a method of designing a semiconductor integrated circuit by which such a layout that can reduce the wiring resistance of designated wiring can be obtained by effectively utilizing a vacant area at the time of designing the semiconductor integrated circuit or after an initial layout is designed.例文帳に追加

レイアウト上の配線による寄生抵抗が回路特性に悪影響を与える微細プロセスや高周波回路の半導体設計において、あらかじめ配線寄生抵抗を完全に考慮したレイアウト設計はチップサイズ見積もり等の問題から困難である為、レイアウト完成後に回路特性向上の為の配線幅拡大等のレイアウト修正が発生する。 - 特許庁

To provide a medical image filming apparatus which automatically determines a matrix type layout comprised of rows and lines to arrange a series image comprised of a series of two or more images of a region of interest of a patient and an arrangement direction of the above series image to save the trouble of the layout setting and the image arrangement and facilitates the diagnostic reading, and its method.例文帳に追加

患者の関心部位を撮影した一連の複数画像からなるシリーズ画像を配置する行と列からなるマトリックス状のレイアウト及び前記シリーズ画像の配置方向を自動的に決定して、前記レイアウトの設定及び画像配置の手間を省くと共に読影が容易な医用画像フィルミング装置およびその方法を提供する。 - 特許庁

This synchronous circuit designing method is provided with a step S101 to extract flip-flops, a step S102 to automatically layout the flip- flops, a step S103 to generate a clock tree of the flip-flops, a step S104 to detect clock delay time to the flip-flops, and a step S106 to conduct automatic layout wiring.例文帳に追加

本発明の同期回路設計方法は、フリップフロップを抽出するステップＳ１０１と、フリップフロップを自動配置するステップＳ１０２と、フリップフロップのクロックツリーを生成するステップＳ１０３と、フリップフロップへのクロック遅延時間を検出するステップＳ１０４と、論理合成を行うステップＳ１０５と、自動配置配線を行うステップＳ１０６と、を備える。 - 特許庁

The cell layout method for determining a layout of a plurality of cells constituting an integrated circuit comprises a small cell width broadening procedure for changing the size of small cells defined to a predetermined size or less in a concentrated area where the small cells are concentrated and disposed to an apparently broadened size.例文帳に追加

本発明の課題は、集積回路を構成する複数のセルの配置を決定するセル配置方法であって、所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有することを特徴とするセル配置方法により達成される。 - 特許庁

Automatic layout and wiring method of a semiconductor integrated circuit is provided with a step for deciding a wiring route, while a via shape and the number of vias are considered based on information, where layout design is terminated in outline wiring, a step for estimating the number of use wirings for each outline wiring search unit and a step for verifying the result.例文帳に追加

半導体集積回路の自動配置配線方法は、概略配線において、配置まで終了した設計情報に基づき、ビア形状／個数を考慮しながら配線経路を決定するステップと、概略配線探索単位ごとに使用配線本数を見積もるステップと、その結果を検証するステップを備えるようにした。 - 特許庁

In a preset method of the remote controller, the preset data are created by a personal computer 50, transferred to a RAM 25 of the remote controller 10, key mark layout image data of the remote controller 10 is created by the personal computer 50, corresponding key mark layout images are printed on a name plate 35 and the nameplate 35 is fixed to a key operation part 31 of the remote controller 10.例文帳に追加

リモコンのプリセット方法において、パソコン５０によってプリセットデータを作成してリモコン１０のＲＡＭ２５に転送するとともに、パソコン５０によってリモコン１０のキー標識レイアウト画像データを作成し、対応するキー標識レイアウト画像を銘板３５に印刷し、この銘板３５をリモコン１０のキー操作部３１に固着する。 - 特許庁

To provide an information processor that, when field areas for inserting the data of a plurality of kinds of data fields included in a plurality of records are laid out within a page, allows an operator to readily recognize the result of the layout during output and to easily and efficiently adjust the layout of a template; its control method; and a program.例文帳に追加

複数のレコードに含まれる複数種類のデータフィールドの各データを差し込むためのフィールド領域をページ内にレイアウトする際に、出力時のレイアウト結果を操作者が認識しやすくなり、テンプレートのレイアウト調整を容易に、かつ効率的に実行することができる情報処理装置及びその制御方法、プログラムを提供する。 - 特許庁

In the Braille layout creating method, following steps are performed: an information reading step for reading information out of a list window W2 wherein a multiple pieces of information for punching Braille dots are listed; a converting step for converting the read information into a Braille pattern; and an inputting step for inputting the Braille pattern to a Braille object frame OB2 on a tape image TI displayed in a layout window W1.例文帳に追加

点字打刻を行うための情報が複数列記されたリストウィンドウＷ２から、情報を読み出す情報読み出しステップと、読み出した情報を点字パターンに変換する変換ステップと、点字パターンを、レイアウトウィンドウＷ１に表示されたテープイメージＴＩ上の点字オブジェクト枠ＯＢ２に流し込む流し込みステップと、を実行するものである。 - 特許庁

A printing controlling method for controlling production of image information comprises the steps of setting layout information concerning the image information at the time of producing the image information (S1010), and setting an image forming range in a printable area on a recording medium based on the set layout information to form the image information on the recording medium (S1020).例文帳に追加

画像情報の生成を制御する印刷制御方法は、画像情報を生成する際に、画像情報に関するレイアウト情報を設定し（Ｓ１０１０）、画像情報を記録媒体上に形成するために、設定されたレイアウト情報に基づき、記録媒体上の印刷が可能な領域に画像形成範囲を設定する（Ｓ１０２０）。 - 特許庁

The photo print providing method includes: an edit menu layout selection process for selecting a prescribed edit menu among multiple kinds of edit menus; and edit processing for displaying the edit menu selected in the edit menu layout selection processing on a tablet display apparatus 13 to allow a user 15 to execute graffiti entries.例文帳に追加

本発明の写真プリント提供方法は、複数種類の編集画面の中から所定の編集画面を選択する編集画面レイアウト選択処理と、編集画面レイアウト選択処理において選択された編集画面を上記タブレットディスプレイ１３に表示し落書き入力をユーザ１５に実行させる編集処理とを備える。 - 特許庁

In this image recognition method for an image recognition device for performing the image recognition of color image data, a separation part 13 performs the separating processing of the color image data into a plurality of image data (image layers) every color included therein, and a layout recognition part 14 and a character recognition part 15 perform layout recognition processing and character recognition processing for each of the plurality of image data, respectively.例文帳に追加

カラーイメージデータの画像認識を行う画像認識装置における画像認識方法であって、セパレーション部１３がカラーイメージデータをこれに含まれる色毎に複数のイメージデータ（画像レイヤー）に分離処理し、レイアウト認識部１４及び文字認識部１５が複数のイメージデータ毎にレイアウト認識処理及び文字認識処理を行なう。 - 特許庁

The simulation method using a computer is configured to weight layout parameters of an analysis target circuit on the basis of priority information of cells constituting the circuit, convert the weighted layout parameters to physical characteristics, convert the physical characteristics to circuit parameters, and analyze the circuit on the basis of a net list including the circuit parameters.例文帳に追加

コンピュータによるシミュレーション方法において、解析対象の回路を構成するセルの優先度情報に基づいて回路のレイアウトパラメータに重み付けを施し、重み付けを施したレイアウトパラメータを物理特性に変換し、物理特性を回路パラメータに変換し、回路パラメータを含むネットリストに基づいて回路の解析を行うように構成する。 - 特許庁

To provide a design method by which the time required for optimum design of layout of a plurality of antennas is remarkably shortened in an electronic apparatus with the plurality of built-in antennas, and the electronic apparatus mounted with the antennas designed using the design method.例文帳に追加

本発明は、複数のアンテナを内蔵した電子機器におけるアンテナの配置の最適設計に要する時間を著しく短縮した設計方法及びこの設計方法を用いて設計されたアンテナを搭載した電子機器を提供することを目的とする。 - 特許庁

SYSTEM AND METHOD FOR DESIGNING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND COMPUTER READABLE RECORDING MEDIUM RECORDING PROGRAM FOR ALLOWING COMPUTER TO EXECUTE RESPECTIVE MEANS IN THE SYSTEM OR RESPECTIVE PROCESSES IN THE METHOD例文帳に追加

半導体集積回路装置のレイアウト設計システム、半導体集積回路装置のレイアウト設計方法、およびそのシステムにおける各手段をもしくはその方法における各工程をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁