「layout method」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

To provide a layout designing method for a semiconductor integrated circuit in which a wiring occupation area is reduced and redundant via wiring rule violation places can be eliminated or reduced.例文帳に追加

配線占有領域を削減し、冗長ビア配線ルール違反箇所を無くし又は削減することができるようにした半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit for improving the yield of semiconductor integrated circuit chips by forming a pattern of design layout with high accuracy on a wafer.例文帳に追加

設計レイアウトのパターンを精度良くウェハ上に形成することにより半導体集積回路チップの歩留まり向上が可能な半導体集積回路の製造方法を提供する。 - 特許庁

In this layout processing method using network, a terminal 12, a retrieval Web server 2, a Web server 3, and a commodity database server 4 are mutually connected through the Internet N.例文帳に追加

本発明のネットワークを利用したレイアウト処理方法においては、端末１、検索用ウェブサーバ２、ウェブサーバ３、商品データベースサーバ４が、それぞれインターネットNを介して相互に接続されている。 - 特許庁

To provide a method for forming a pattern layout for a liquid crystal display device, capable of shortening a design time while improving the design accuracy of an array pattern for the liquid crystal display device.例文帳に追加

液晶表示装置のアレイパターンの設計精度を向上できるとともに設計時間を短縮できる液晶表示装置用パターンレイアウトの作成方法を提供する。 - 特許庁

To provide an electronic apparatus and its control method, capable of preventing a snooze operation from being erroneously canceled and eliminating restrictions imposed on a layout design and on a decorative design.例文帳に追加

誤ってスヌーズ動作を解除してしまうことを防止でき、レイアウト設計やデザイン設計に与える制約をもなくすことができる電子機器およびその制御方法を提供する。 - 特許庁

To provide a semiconductor device having a reduced chip area, design equipment which can reduce the chip area, a layout design method, a program and a recording medium.例文帳に追加

本発明は、チップ面積を縮小した半導体装置、及びチップ面積を縮小することが出来る設計装置、レイアウト設計方法、プログラム及び記録媒体を提供することを課題とする。 - 特許庁

The method includes: a step S2 of obtaining a mask transmission function from a mask layout; a step S3 of obtaining an optical image of the mask layout by using the mask transmission function; a step S4 of applying a predetermined function filter to the mask transmission function to obtain a filtered function; and a step S5 of correcting the optical image by using the filtered function.例文帳に追加

マスクレイアウトからマスク透過関数を求める工程Ｓ２と、マスク透過関数を用いてマスクレイアウトの光学像を求める工程Ｓ３と、マスク透過関数に所定の関数フィルタを作用させてフィルタリングされた関数を求める工程Ｓ４と、フィルタリングされた関数を用いて光学像を補正する工程Ｓ５とを備える。 - 特許庁

To provide a layout creation device and a manufacturing method for a semiconductor circuit for preventing occurrence of a pseudo error in checking a design rule due to coexistence of an actual circuit pattern and a dummy pattern in a layout pattern for performing an accurate and reliable design rule check on the actual circuit pattern.例文帳に追加

レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。 - 特許庁

To provide the simulation method and system of a semiconductor integrated circuit capable of precisely executing the back annotation of parasitic RC components extracted from layout design data when a degenerate state exists between a net list posterior to logical design and a net list posterior to layout design.例文帳に追加

論理設計後のネットリストとレイアウト設計後のネットリスト間に縮退状態が存在していた場合に、レイアウト設計データより抽出した寄生ＲＣ成分のバックアノテーションを精度良く行い得る半導体集積回路のシミュレーション方法及び半導体集積回路のシミュレーションシステムを提供する点にある。 - 特許庁

This method is constituted so that failure spot candidates in a circuit assembly constituted of a cell for achieving a plurality of fundamental logics are specified from layout information (ST5, ST6), and that the failure spot candidates are narrowed by using logic information relative to the failure spot candidates specified from the layout information (ST7-ST9).例文帳に追加

複数の基本的論理を実現するセルにて構成された回路集合体内の故障箇所候補をレイアウト情報から特定し（ＳＴ５，ＳＴ６）、前記レイアウト情報から特定された故障箇所候補に対して論理情報を用いて故障箇所候補を絞り込む（ＳＴ７〜ＳＴ９）ように構成する。 - 特許庁

To provide a cell library for delay adjustment and a method for delay adjustment using the same that are capable of accurately adjusting the delay within a short time without repeating layout and wiring for correcting mismatched timing generated after automatic layout and wiring and without giving influence to other cells connected to the delay cell and to the wiring delay value.例文帳に追加

自動配置配線後に生じたタイミングのズレを再配置配線せず、且つ遅延セルと接続される他のセル及び配線の遅延値に影響を与えることなく短時間で正確に遅延調整することができる遅延調整用セルライブラリ及びこれを使用した遅延調整方法を提供する。 - 特許庁

To provide a layout adjustment method, apparatus and program in which layout adjustment of a variable data document can be appropriately realized in accordance with print conditions without missing or unsuitably reducing a container of the variable data document temporarily determined in accordance with the print conditions, such as binding margin setting at the time of printing, for example.例文帳に追加

例えば、印刷時のとじしろ設定のような印刷条件に応じて一旦決定されたバリアブルデータドキュメントのコンテナの欠けや不適切な縮小をすることなく、印刷条件に応じて好適にバリアブルデータドキュメントのレイアウト調整を実現することができるレイアウト調整方法及び装置並びにプログラムを提供する。 - 特許庁

The layout correcting method for performing timing verification of a circuit including a dummy metal, and correcting the layout of the circuit when a timing violation is detected by the timing verification, includes respective steps for setting the cost in a dummy metal and changing the arrangement of wirings of the circuit including the dummy metal while taking the cost into consideration.例文帳に追加

ダミーメタルを含む回路のタイミング検証を行い、タイミング検証によりタイミング違反が検出された場合に回路のレイアウトを修正するレイアウト修正方法は、ダミーメタルにコストを設定し、コストを考慮しながらダミーメタルを含む回路の配線の配置を変更する各段階を含むことを特徴とする。 - 特許庁

To provide a virtual mall store layout system, a customer characteristic managing device, a virtual mall providing device, an external information providing device, a user terminal, a virtual mall store layout method, and a storage medium which make it possible to structure virtual mall shops in real time in on-line shopping service while reflecting customer characteristics for every customer.例文帳に追加

オンラインショッピングサービスにおいて、 顧客単位に顧客特性を反映したバーチャルモール／ショップをリアルタイム構築することを可能とした仮想商店街店舗レイアウトシステム、顧客特性管理装置、バーチャルモール提供装置、外部情報提供装置、利用者端末、仮想商店街店舗レイアウト方法及び記憶媒体を提供する。 - 特許庁

This method comprises a step of designating a bending machine mold layout, a step of extracting a region, in the designated mold layout, where a punch and die face each other, as a virtual mold stage, and a step of laying out the extracted virtual mold stage to each bending line using a sheet metal shape model of working parts.例文帳に追加

曲げ加工機の金型レイアウトが指定される工程と、前記指定された金型レイアウトにおいてパンチとダイとが対向している領域を仮想金型ステージとして抽出する工程と、加工パーツの板金形状モデルを用いて、各曲げ線に対し前記抽出された仮想金型ステージを割り付ける工程と、を含む。 - 特許庁

This design method of a semiconductor integrated circuit has a step (a) for performing first simulation based on a ROM code, a step (b) for preparing layout data based on the ROM code, a step (c) for performing second simulation based on the layout data and a step (d) for comparing the result of the first simulation with the result of the second simulation.例文帳に追加

ＲＯＭコードに基づいて第１のシミュレーションを行うステップ（ａ）と、ＲＯＭコードに基づいてレイアウトデータを作成するステップ（ｂ）と、レイアウトデータに基づいて第２のシミュレーションを行うステップ（ｃ）と、第１のシミュレーションの結果と第２のシミュレーションの結果との比較を行うステップ（ｄ）とを具備する。 - 特許庁

This delay adjustment method includes a step, in which it is determined whether at least one of insertion, deletion, substitution, and a shift of a cell can be carried out in a circuit description including layout information, and a step for performing processing in the circuit description including the layout information according to determination showing that one process can be carried out.例文帳に追加

遅延調整方法は、レイアウト情報を含む回路記述においてセルの挿入、削除、置換、及び移動の少なくとも１つの処理が可能か否かを判断する段階と、１つの処理が可能であるとの判断に応じてレイアウト情報を含む回路記述において処理を実行する各段階を含む。 - 特許庁

To provide an LVDS driver, an LVDS circuit, and a resistance value adjusting method and current value adjusting method for the LVDS circuit, capable of suitably transmitting a differential signal even if a circuit component on a substrate is different in layout.例文帳に追加

基板上での回路部品のレイアウトが相違しても差動信号の適正な伝達が可能なＬＶＤＳドライバ、ＬＶＤＳ回路、ＬＶＤＳ回路の抵抗値調整方法およびＬＶＤＳ回路の電流値調整方法を得ること。 - 特許庁

To provide a method for sequential exposure, and a mask for use in that method, in which a shot layout can be obtained at a uniform step pitch even when TEG regions are formed only at several points on a semiconductor wafer.例文帳に追加

半導体ウェハ上に数点のＴＥＧ領域のみを形成した場合にも、均一なステップピッチのショットレイアウトにすることができる逐次露光方法、および、この逐次露光方法で用いられる逐次露光用マスクを提供する。 - 特許庁

To avoid generation of a pseudo error and to efficiently extract only an error by a simplified verification method of verification figures according to the characteristics of deviation occurring in the figures relating to a verification method for a mask layout figure and an optical image.例文帳に追加

マスクレイアウト図形と光学像の検証方法に関し、それぞれで発生する乖離の特性に応じた検証を行うという単純化した検証手法により、擬似エラー発生を回避し、エラーのみを効率良く抽出する。 - 特許庁

To provide a design data processing method and a recording medium, with which layout can be easily and surely performed, concerning the design data processing method and the recording medium for designing a large scale integrated circuit(LSI) in the unit of macro for each hierarchy.例文帳に追加

ＬＳＩ（Large Scale Integrated Circuit）を階層毎に、マクロ単位で設計するときの設計データ処理方法及び記録媒体に関し、レイアウトを容易かつ確実に行える設計データ処理方法及び記録媒体を提供することを目的とする。 - 特許庁

To provide an index generating device of an image component block layout device, an index generating method of an image component block layout method, and a recording medium which can generate indexes of relative contents without decreasing the editing efficiency of an operator nor requiring a wide knowledge of booklets as to the index generation.例文帳に追加

オペレータの編集効率を低下させることなく、また索引作成について冊子に対する該博な知識を必要とすることもなく、さらに、複数の内容が関連した索引をも作成することが可能な、画像部品ブロックレイアウト装置における索引作成装置、画像部品ブロックレイアウト方法における索引作成方法、および記録媒体を提供することを目的とする。 - 特許庁

The method includes a circuit layout pattern and layout method for making it possible to match circuit parts accurately or proportionally by uniformly distributing the circuit parts so that the circuit parts are not affected by an environment or a process variation or an influence is kept to a minimum and, thereby improving the performance of an analog and mixed-signal circuit.例文帳に追加

回路部品が環境の影響またはプロセス変動の影響を受けないような形で、またはその影響を最小限に抑えるような形で回路部品を一様に分配することによって回路部品を正確にまたは比例的に適合させることを可能にし、それによってアナログおよび混成信号回路の性能を改善する回路レイアウト・パターンおよびレイアウト方法を含む。 - 特許庁

In an embodiment, the method includes selecting a group of document images which have similar layout features suitable for visualization on a specific display based on layout analysis information corresponding to document images out of a plurality of document images, and creating a plurality of visualizations to visualize document layout information on the group of document images based on one or more display device feature(s) and the group document contents.例文帳に追加

一実施例では、方法は、特定の表示上の視覚化に適した同様なレイアウト特徴を有する文書画像群を複数の文書画像から、複数の文書画像に相当するレイアウト解析情報に基づいて選択する工程と、複数の視覚化を作成して、文書画像群についての文書レイアウト情報を、1つ又は複数の表示装置特性と、文書群のコンテンツとに基づいて視覚化する工程とを備える。 - 特許庁

To provide a method and a device of simulation capable of designing an aperture so as to obtain an optimum resolution and DOF and a recording medium where the method of simulation is recorded which can be read out by a computer, considering the layout status of a circuit pattern in a photomask.例文帳に追加

フォトマスクの回路パターンのレイアウト状態を考慮し、最適の解像度及びＤＯＦを得るようにアパーチュアを設計できるシミュレーション方法及び装置、及びシミュレーション方法を記録したコンピュータで読み取りできる記録媒体を提供する。 - 特許庁

A method for processing an image comprises the steps of inputting multi-valued original image data 101, based on a document image formed on a recording medium, binarizing the data using a binarizing unit 102, laying out the binarized image, and analyzing the image by a layout analyzer 104.例文帳に追加

記録媒体上に形成された文書画像に基づく多値の原画像データ１０１を入力し、これを二値化部１０２で二値化してレイアウト解析部１０４でレイアウトを解析する。 - 特許庁

To provide a semiconductor integrated circuit with functional blocks and its test method which can identify the functional block, in which a stand-by current is generated easily with a small layout area.例文帳に追加

機能ブロックを有する半導体集積回路において、少ないレイアウト面積でスタンバイ電流が生じている機能ブロックを簡単に特定できる半導体集積回路及びその試験方法を提供する。 - 特許庁

To provide a semiconductor device which can reduce a layout area needed for connecting a storage node with a gate electrode to have the same potential as that of the storage node, and can achieve a high manufacturing yield because of its simple structure; and to provide its manufacturing method.例文帳に追加

記憶ノードと、これと同電位となるべきゲート電極とを接続するのに必要なレイアウト面積を縮小化することのできる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a communication method in a mobile communication system, with which effective diversity reception is always attained, independently of the physical size of a mobile station and the layout of base stations.例文帳に追加

本発明の課題は、移動局の物理的な大きさや基地局の配置によらず、効果的なダイバーシティ受信が常に可能となる移動通信システムにおける通信方法を提供することである。 - 特許庁

To provide a method of a printing processor which conducts processing, printing and outputting of PDL data, for altering and outputting text information and layout information of an object, regarding PDL data after conversion, on the printer side.例文帳に追加

PDLデータを処理し印刷、出力を行う印刷処理装置において、変換後のPDLデータのテキスト情報及びオブジェクトのレイアウト情報をプリンタ側で変更し出力する方法を提案する。 - 特許庁

To provide a noise analysis system and a noise analysis method for automatically detecting a position having risk of generating malfunction due to cross talk noise on a layout pattern of a large-scale integrated circuit.例文帳に追加

大規模集積回路のレイアウトパターンについて、自動的にクロストークノイズによる誤作動が発生する危険性がある箇所を検出するノイズ解析システム、及びノイズ解析方法を提供する。 - 特許庁

To provide an electronic controller and its production method, in which there is few limitation to the layout of the electronic parts, etc., it is easy to make a casing common at low cost, and moreover the capability of dissipating heat is high.例文帳に追加

電子部品等の配置の制限が少なく、筐体の共通化が容易で低コストであり、しかも熱を散逸させる能力が高い電子制御装置及びその製造方法を提供すること。 - 特許庁

To provide a method of designing semiconductor integrated circuit by which a hierarchized layout can be designed by paying attention to wiring connected to another block, etc., in addition to a block so that no antenna effect may occur even in the wiring.例文帳に追加

階層化したレイアウト設計に際して、他ブロックなどに対してブロック外に接続する配線についても、アンテナ効果が生じないように配慮した設計が容易にすることができる。 - 特許庁

To provide a method and a device for marking a pattern on a lens of an eye glass wherein an erasable mark such as a layout pattern or the like is marked on a surface of the lens without using an organic solvent by flexibly changing the pattern.例文帳に追加

眼鏡レンズの表面にレイアウトパターン等の消去可能なマークを有機溶剤を使用しないでパターンを柔軟に変更してマーキングできる眼鏡レンズのマーキング方法及び装置を提供する。 - 特許庁

To provide a layout simulation method for a working robot, capable of analyzing an influence exercised on line organization of the whole of a production line by various factors pertaining to a working robot and a working tool.例文帳に追加

作業ロボットや作業ツールに関する様々な要因が生産ライン全体のライン編成に与える影響を解析することができる作業ロボットのレイアウトシミュレーション方法を提供する。 - 特許庁

To provide a method for measuring a flow rate of a regenerative burner and an air supply and exhaust apparatus using the same, capable of achieving a rational layout of air supply and exhaust pipes, free from restrictions on an orifice installation position.例文帳に追加

オリフィスを設置する位置が制限されず、合理的な給排ガス管の配置を実現できる蓄熱式バーナの流量測定方法及びその方法を用い得る給気排ガス装置の提供。 - 特許庁

To provide an image processing apparatus, an image display apparatus, an imaging apparatus and an image processing method, where an effective layout of images is achieved in the case of laying out a plurality of planar images and forming one planar image.例文帳に追加

画像処理装置、画像表示装置、撮像装置及び画像処理方法において、複数の平面画像を配置して１つの平面画像を生成するときに、効果的なレイアウトを施せるようにする。 - 特許庁

To provide a semiconductor memory and a relieving method of this device in which the yield can be improved by relieving a defective memory cell array in a package state and which is profitable in layout.例文帳に追加

パッケージ状態でメモリセルアレイの不良を救済することによって収率を向上させることができ、しかもレイアウト面で有利となる半導体メモリ装置及びその装置の救済方法を提供する。 - 特許庁

To provide a data output circuit and a control method of a semiconductor memory apparatus, of which the data output period is made to be reduced by reducing a layout area to simplify a circuit design.例文帳に追加

レイアウト面積を減少させて回路設計を簡素化し、かつデータ出力時間を減少させられるようにした半導体記憶装置のデータ出力回路および制御方法を提供する。 - 特許庁

To provide knob and an audio equipment in which the quality is improved and the manufacturing efficiency of the knob is high by eliminating constraint of layout and shape of the knob, and the manufacturing method of the knob.例文帳に追加

ツマミの品質を向上させると共にツマミの配置やツマミの形状の制約を解消し、ツマミの製造効率の高いツマミおよびオーディオ機器ならびにツマミの製造方法を提供すること - 特許庁

In the chip layout design method, the I/O cells are arranged in a plurality of steps in the periphery of a semiconductor chip in the internal and external direction for the circumferential edge.例文帳に追加

Ｉ／Ｏセルの配置、種類の変更やチップサイズの変更があるたびに、設計者が配置の変更を手動で行うが、自動配置では生じなかったセル配置ミスや配置に要する工数の増加が生じる。 - 特許庁

To provide a method and device for layout design of a semiconductor integrated circuit, allowing suppression and control of an IR drop amount within a prescribed allowable range without depending on an arrangement tool.例文帳に追加

配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供する。 - 特許庁

To provide a layout design method for a semiconductor integrated circuit by which a capacity of a power supply required and sufficient for suppressing noise generation can be disposed near a noise source.例文帳に追加

ノイズの発生源の近傍に、ノイズ発生を抑制するのに必要かつ十分な容量を有する電源容量が配置することが可能な半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a probe card which can measure electric characteristics of each electronic device even if the layout of conduction terminals of a plurality of electronic devices and to provide an electric characteristics measuring apparatus and an electric characteristics measuring method.例文帳に追加

複数個の電子装置の導通端子のレイアウトが異なっていても、各電子装置の電気特性の測定を行えるプローブカード、電気特性測定装置、電気特性測定方法をもたらす。 - 特許庁

To provide a sanitary bag manufacturing device that makes a layout and a change in design of the device easy and can manufacture a high-quality sanitary bag, and also provide a method and a device for controlling the same.例文帳に追加

装置のレイアウトおよび設計変更を容易にするとともに、高品質な衛生バッグを製造することができる衛生バッグ製造装置、並びに、その制御装置および制御方法を提供する。 - 特許庁