「layout method」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

To provide a layout method of a semiconductor integrated circuit, where timing errors will not occur easily in a flip-flop, even if there are production variations.例文帳に追加

製造ばらつきが発生しても、フリップフロップにおいてタイミングエラーが発生しにくい半導体集積回路の設計方法を提供する。 - 特許庁

To provide a method for manufacturing an exposure mask by which a mask pattern with high dimensional accuracy can be formed without depending on the layout of the design pattern.例文帳に追加

設計パターンのレイアウトによらずに寸法精度の良好なマスクパターンを形成することが可能な露光マスクの作製方法を提供する。 - 特許庁

To provide a cross-talk verification device and cross verification method for accurately searching a parasitic capacity being the factor of cross-talk, and for error-displaying a layout part where the parasitic capacity is generated at the time of operating the layout of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト時に、クロストークの原因となる寄生容量を的確に探し出し、その寄生容量が発生したレイアウト箇所をエラー表示することができるクロストーク検証装置およびクロストーク検証方法を提供する。 - 特許庁

To provide a lens processing device and lens processing method capable of enhancing the working efficiency in processing lenses and provide a computer program therefor, by displaying the desired lens frame shape data in a preview picture plane and changing over into a layout picture plane in order to immediately generate a layout setting.例文帳に追加

所望のレンズ枠形状データをプレビュー画面表示し、直ちにレイアウト設定すべく、レイアウト画面に切り換え可能にし、レンズ加工の作業効率を向上させるレンズ加工装置及びレンズ加工方法並びにコンピュータプログラムを提供する。 - 特許庁

In the automatic layout and wiring design method, a transition coefficient (signal transition coefficient) regulating operations of a signal between cells is found from logic design verification data created by a logic circuit design apparatus 200, and layout design is performed with the signal transition coefficient as an evaluation reference.例文帳に追加

論理回路設計装置２００で作成されたロジック設計時の検証データから、各セル間の信号の動作を規定する遷移係数（信号遷移係数）を求め、この信号遷移係数を評価基準としてレイアウト設計を行う。 - 特許庁

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.例文帳に追加

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁

To provide a layout determining method, device and program for performing masking corresponding to a template that is subjected to a layout decision in accordance with a content size to be attached to the inside of a container in variable data printing and making the container invisible suitably.例文帳に追加

バリアブルデータ印刷において、コンテナ内に貼り付けられるコンテンツサイズに応じてレイアウト決定されたテンプレートに応じたマスキングを行って好適に当該コンテナを不可視にすることができるレイアウト決定方法及び装置並びにプログラムを提供する。 - 特許庁

The crosstalk check method extracts a parallel wire length of adjacent wires for every hierarchy with a layout and a reference value 1601 for describing a limiting value of the parallel wire length as inputs for a layout 1600 hierarchy designed in a parallel wire length extracting procedure.例文帳に追加

並行配線長抽出手順においては、階層設計されたレイアウトに対し、レイアウトと並行配線長の制限値を記述する基準値とを入力として、各階層毎に隣接配線の並行配線長を抽出する。 - 特許庁

To provide an information processing apparatus, a screen layout method and a program, for easily changing the layout of GUI components such as character strings and icons on a screen according to a plurality of languages in which character strings are written in different directions.例文帳に追加

文字列の記述方向が異なる複数の言語に応じて、画面上の文字列やアイコンなどのＧＵＩ部品に対して、レイアウト変更を容易に行うことを可能にした情報処理装置、画面レイアウト方法及びプログラムを提供する。 - 特許庁

A method of optimizing the layout of a semiconductor device prepares a design rule, circuit connection information and a memory device 1-3 with circuit characteristic information recorded, and uses the design rule, the circuit connection information and the circuit characteristic information to optimize the layout (Step S1).例文帳に追加

半導体装置のレイアウト最適化方法は、デザインルールと、回路接続情報と、回路特性情報が記録された記憶装置１−３を用意し、デザインルールと、回路接続情報と、回路特性情報を用いて、レイアウトを最適化する（ステップＳ１）。 - 特許庁

To provide a printer and a peeling method of the printer which enable a label to be certainly peeled from a layout sheet even when the paste for pasting the label to the layout sheet has a strong stickiness, or the label which is easy to break is printed by a peeling issue mode.例文帳に追加

台紙にラベルを貼着させている糊が強い場合や腰の弱い紙質のラベルを剥離発行モードで印字させる場合にも、確実に台紙からラベルを剥離させることができるプリンタおよびプリンタの剥離方法を提供することにある。 - 特許庁

To raise productive efficiency by further raising the number of effective chips of a semiconductor chip, in a wafer layout method for determining the layout of a unit region, repeatedly arranged in the wafer employed for the manufacture of a device such as a semiconductor device, a magnetic head or the like.例文帳に追加

半導体装置、磁気ヘッド等のデバイス製造に使用されるウェハに繰り返して配置される単位領域のレイアウトを決めるウェハレイアウト方法において、半導体チップの有効チップ数をさらに高くして生産効率を高めること。 - 特許庁

This method of the present invention determines a line-directional width of a table defined using a tag <table> in a content, according to a prescribed criterion, and selects and executes proper table layout processing out of the plurality of table layout processing, according to a determination result therein.例文帳に追加

コンテンツ内の、タグ<table>を用いて定義されたテーブルの行方向の幅に関し所定の判定基準にしたがって判定を行い、該判定の結果にしたがって、複数のテーブルレイアウト処理の中から適切なテーブルレイアウト処理を選択して実行する。 - 特許庁

To provide a manufacturing method which shortens the manufacturing time of a photomask by shortening a calculation time for finding corrections of a layout for compensation of an influence of proximity exposure effect when a layout pattern is formed on the photomask.例文帳に追加

本発明は、フォトマスク上のレイアウトパターン形成する上で、近接露光効果の影響を補償ため、レイアウトの補正を求めるための計算時間を短縮して、フォトマスクの製造時間を短縮する製造方法を提供することを課題とする。 - 特許庁

To provide a data generation apparatus and method capable of keeping secrecy of data while a physical designer maintains timing convergence in a layout stage by applying naming conversion to a netlist, floor plan information and layout wiring information.例文帳に追加

ネットリスト、フロアプラン情報、配置配線情報をネーミング変換することによって、物理設計者がレイアウト段階でのタイミング収束性を保ちつつ、前記データの機密性を保持することが可能となるデータ生成装置、及び方法を提供する。 - 特許庁

To provide an editing method of an article information selection screen in electronic commerce capable of changing layout of the article information selection screen, in a short time, and preventing mistakes, such as, loss of display data, including an icon during layout change.例文帳に追加

商品情報選択画面のレイアウト変更が短時間で行え、かつレイアウト変更中のアイコンなどの表示データの消失などのミスを防止できる電子商取引における商品情報選択画面の編集方法を提供する。 - 特許庁

To provide a circuit data preparation device for a multi-power-source layout capable of preparing easily circuit data for the multi-power-source layout, based on circuit data for a function verification, without depending on manual work by a designer, and a circuit data preparation method therefor.例文帳に追加

設計者の手作業によることなく、機能検証用回路データを基に多電源レイアウト用回路データを容易に作成することを可能とした多電源レイアウト用回路データ作成装置及びその回路データ作成方法を提供する。 - 特許庁

To provide a layout sheet for easily and quickly performing tile layout work without the need of skilled work experiences, without using accurate dimension and shape data on a wall surface or accurate shape and position data on a window opening or the like, and without producing wall paper for each site, and a tile construction method using the layout sheet.例文帳に追加

壁面の正確な寸法、形状データや窓開口部の正確な形状、位置データ等を用いることなく、また、壁紙を現場毎に製作することなく、タイルの割付け作業を容易かつ迅速に熟練作業経験を要することなく行うことができる割付シートと、この割付シートを用いたタイル施工方法を提供する。 - 特許庁

In the layout verification method of a semiconductor device for verifying a formation defect which occurs in wiring on a chip layout, an area ratio between the total area of the same node wiring on the chip layout and the total area of a contact hole on the same node wiring is limited and based upon the limitation, propriety is judged to detect the portion where the wiring formation is defective.例文帳に追加

チップレイアウト上の配線で発生する形成不良を検証する半導体装置のレイアウト検証方法であって、チップレイアウト上で同一ノード配線の総面積と同一ノード配線上のコンタクトホールの総面積との面積比を制限し、この制限に基づいて良否判定することにより配線形成不良箇所を検出する。 - 特許庁

To provide a method of automatically generating layout of matched capacitor arrays used in analog/digital converters, digital/analog converters and programmable gain amplifiers among other types of devices, allowing fast and easy migration of an array layout from one process to another and eliminating the manual design work generally associated with capacitor array layout.例文帳に追加

本発明は、とりわけＡ／Ｄ変換器、Ｄ／Ａ変換器、及びプログラマブル利得増幅器に使用される整合キャパシタ配列を、１つのプロセスから他のプロセスへと配列のレイアウトの変換を簡単且つ高速にでき、そしてキャパシタ配列のレイアウトに一般に付随する手作業の設計仕事を無くした、自動化された整合キャパシタ配列の作成方法を提供する。 - 特許庁

To provide a manufacturing method for a semiconductor device wherein deterioration in electrical characteristics caused by an STI method can be reduced even in the event of the microfabrication of a transistor layout.例文帳に追加

トランジスタのレイアウトが微細化された場合であっても、ＳＴＩ法に起因した電気的特性の劣化を抑制することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a generating method capable of generating an appropriate layout pattern with little effort and in a short time, a generating apparatus, a program, a recording medium, and a method of producing a semiconductor integrated circuit device.例文帳に追加

少ない労力で、短時間に、適切なレイアウトパターンを生成することができる生成方法、生成装置、プログラム、記録媒体、半導体集積回路装置の製造方法を提供する。 - 特許庁

To provide a method for sensor layout where a side lobe is suppressed with sensors of a minimum number so as to maintain the beam width of a waiting beam to a desired width.例文帳に追加

最小数のセンサで、サイドローブを抑制し、待ち受けビームのビーム幅を所望の幅に維持することが可能なセンサ配列方法を提供する。 - 特許庁

To enable the width of a wiring region between blocks to be accurately estimated in a short time in a layout design method where a block build-up system is used.例文帳に追加

ブロック組み上げ方式を用いるレイアウト設計方法において、ブロック間の配線領域幅の見積もりを短期間で且つ高精度に行なえるようにする。 - 特許庁

To provide a layout editing system and method, easily producing variable printer control data of various variable printers.例文帳に追加

本発明の課題は、多様なバリアブルプリンタ装置のバリアブルプリンタ制御データを容易に作成する割付編集システム、および、方法を提供することである。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a driving method thereof enabling to reduce a layout efficiently and provide an excellent sensing margin.例文帳に追加

レイアウトを効率よく減少させ、センシングマージンを向上させることができる不揮発性強誘電体メモリ装置並びにその駆動方法を提供する。 - 特許庁

To provide a method and an apparatus for easily transmitting much information in smaller space while reducing trouble and labor of field figure layout with a form editor.例文帳に追加

帳票エディタでフィールド図形をレイアウトする手間を軽減しつつ、多くの情報を少ない紙面で読みやすく伝達する方法、装置を提供する。 - 特許庁

To provide a printed board reducing a delay-time difference among a plurality of signal lines without further decreasing a blank layout efficiency, and a method for manufacturing the printed board.例文帳に追加

板取効率をより低減させずに複数の信号線間の遅延時間差を縮めることができるプリント基板、プリント基板の製造方法を提供する。 - 特許庁

To provide a document processing method and a device therefor having high versatility in the layout of a structured document of an arbitrary form into the desired form, and high operability.例文帳に追加

任意の文書型の構造化文書を所望する形にレイアウトできる汎用性が高く、操作性が良い文書処理方法および装置を提供する。 - 特許庁

To provide an iron core in a carrier apparatus having an arbitrary layout and the iron core inexpensively manufactured, and to provide its manufacturing method.例文帳に追加

搬送装置のレイアウトを任意にできるとともに、鉄芯を廉価に製造できる搬送装置における鉄芯とその製造方法を提供すること。 - 特許庁

To provide a sentence preparation support method, support device and support program, when preparing a sentence after determining overall layout of a preparation document.例文帳に追加

作成文書の全体的なレイアウトを決定してから文章を作成するときの文章作成支援方法、支援装置、および支援プログラムを提供する。 - 特許庁

To provide a method for designing a layout where specified wirings are certainly wired through the routes intended by a designer and the line width and wiring interval can be specified.例文帳に追加

指定した配線が確実に設計者の意図した経路を通って配線され、配線幅、配線間隔を指定できるレイアウト設計方法を提供する。 - 特許庁

To provide an efficient layout correcting method by reducing the influence of a dummy metal change in timing correction by wiring changing.例文帳に追加

本発明は、配線変更によるタイミング修正におけるダミーメタル変更の影響を低減し、効率的なレイアウト修正方法を提供することを目的とする。 - 特許庁

To provide an image forming method on the basis of transfer data that enhances a degree of freedom of printer layout deficient of a data storage capacity at a low cost.例文帳に追加

データ蓄積能力に乏しいプリンタ配置の自由度を安価にて向上させることが可能な転送データに基づく画像形成方法を提供すること。 - 特許庁

To provide a method that minimizes a net list increase at the last layout time and reduces alternate route wirings for the long distance wiring that is quite within the bounds of possibility to become a critical path.例文帳に追加

最終レイアウト時におけるネットリストの増加を少なくし、またクリティカルパスになる可能性の高い長距離配線について迂回配線を少なくする。 - 特許庁

To provide a display system and method for arranging files in a graph-based layout that provides greater flexibility and operation by a user.例文帳に追加

本発明は、より柔軟かつユーザによる操作が可能となる図表ベースでファイルを配置する表示システムおよび方法を提供することを目的とする。 - 特許庁

To provide an automatic screen page creation method that can simply and shortly change a screen page layout and operation in dependence on an operation change.例文帳に追加

運用の変化に合わせ、画面のレイアウトや動作を容易に短時間で変更することが可能な自動画面作成方法を提供することを目的とする。 - 特許庁

To obtain a semiconductor device and its layout method that has enhanced yield and superior reliability in a manufacturing process.例文帳に追加

製造工程における歩留りや信頼性が高められた半導体装置、および歩留りや信頼性の高い半導体装置のレイアウト方法を提供する。 - 特許庁

To provide a floor heating system for a construction method using no joist that allows a heater unit to be readily added, replaced, or relocated from beneath the floor when a room layout is remodeled.例文帳に追加

リフォーム時、間取りの変更に対して床下からヒーターユニットの増設・交換・移動が容易に出来る根太レス工法用の床暖房システムを提供する。 - 特許庁

To provide a layout device for a semiconductor integrated circuit and a clock gating method, to reduce power consumption by a cell during switching.例文帳に追加

スイッチング時におけるセルによる消費電力を削減することができる半導体集積回路のレイアウト装置及びクロックゲーティング方法を提供すること。 - 特許庁

This design method for a semiconductor integrated circuit includes steps of: (A) creating a delay library for statistical STA; (B) creating layout data; and (C) calculating the delay value of an object cell.例文帳に追加

（Ａ）統計ＳＴＡ用の遅延ライブラリを作成するステップと、（Ｂ）レイアウトデータを作成するステップと、（Ｃ）対象セルの遅延値を算出するステップとを有する。 - 特許庁

To provide an SOI semiconductor integrated circuit device in which a layout area is reduced and the degree of freedoms of laying out or disposing is maintained, and to provide a method for manufacturing the same.例文帳に追加

レイアウト面積を縮小し、レイアウトまたは配置の自由度を維持するＳＯＩ半導体集積回路装置及びその製造方法を提供する。 - 特許庁

To recognize layout such as the size of an image when compressed data to be decrypted are decrypted with an ordinary image decryption method based upon specifications.例文帳に追加

復号対象の圧縮データを、規格に沿った通常の画像復号方法で復号した場合に、画像の大きさ等のレイアウトを認知可能とする。 - 特許庁

To provide an automatic layout designing device and method and program capable of planning a high speed wiring path plan without going back.例文帳に追加

後戻りのない高速な配線経路計画を可能とする自動レイアウト設計装置、自動レイアウト設計方法及び自動レイアウト設計プログラムを提供する。 - 特許庁

To provide a binary comparing circuit and a method for comparing binary data capable of reducing a layout area and a consumption power and increasing a comparison speed.例文帳に追加

レイアウト面積と消費電力とを減少させると共に、比較速度を増加させ得る二進比較回路及び二進データの比較方法を提供すること。 - 特許庁