「line buffer」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

This image processor is adapted to temporarily store image data inputted in a line-base format in the buffer memory 160 with a capacity smaller than the image data capacity for one image and output them in a block interleave format.例文帳に追加

ラインベース形式で入力された画像データを、１画像分の画像データ容量よりも小さい容量のバッファメモリ１６０に一時記憶させブロックインターリーブ形式で出力する本画像処理装置である。 - 特許庁

Printing data other than auxiliary (reading KANA) printing data is stored in the editing buffer as printing data (one-line printing data) where pattern data of a reduction character size having 16×16 dot constitution in the character generator part is expanded.例文帳に追加

また、補助（ルビ）印字データ以外の印字データはキャラクタジェネレータ部の１６×１６ドット構成の縮小文字サイズのパターンデータが展開された印字データ（１行印字データ）として編集バッファに格納される。 - 特許庁

When data are inputted from the PC not shown in the figure through a communication port 14 to communication control equipment 1, these data are read to a first data buffer 133 of a RAM 13 and written to a line terminator 15 by a means 31 later.例文帳に追加

図示しないパソコンより、通信ポート14を介して通信制御装置１にデータが入力されると、ＲＡＭ13の第１データバッファ133にリードされた後、手段131によって回線終端装置１５ライトされる。 - 特許庁

To provide a production line control system capable of improving a nondefective rate and yield of products such as TFT boards produced by processes with different clean levels without raising a clean level of the whole of a buffer station.例文帳に追加

バッファステーション全体のクリーンレベルを上げることなく、クリーンレベルの異なる工程により生産されるＴＦＴ基板等の製品の良品率や歩留りを向上させることのできる生産ライン管理システムを提供する。 - 特許庁

The plan view shape and the size of the face fabric 40 of the housing part 50 regulated by the sewing line S are the same as those of the contact surface of the buffer pad 60 coming in contact with the face fabric 40.例文帳に追加

縫合線Ｓで規定された収納部５０の表地４０の平面視形状，大きさは、表地４０と当接される緩衝パッド６０の当接面の平面視形状，大きさと略同一に形成される。 - 特許庁

A spline parameter generation unit 92 calculates N spline parameters of an (N-1)-order polynomial for intra prediction by solving an N-order simultaneous equation using an adjacent pixel value of N lines from a line buffer 74.例文帳に追加

スプラインパラメータ生成部９２は、ラインバッファ７４からのＮライン分の隣接画素値を用いて、Ｎ次の連立方程式を解くことで、イントラ予測のためのＮ−１次の多項式のＮ個のスプラインパラメータを算出する。 - 特許庁

A speed control unit 13 detects opposite communication speed information from the opposite Ethernet line inserted into the predetermined region of the multiplexed frames, and outputs a reading control signal to the buffer unit.例文帳に追加

速度制御部１３は多重フレームの予め定められた領域に挿入された対向イーサネット回線からの対向通信速度情報を検出し、バッファ部に対して読出し制御信号を出力する。 - 特許庁

Further a second control section selects the image data to be output in every main scanning coordinate of the image data of a plurality of lines stored in the line buffer of multiple steps from information relating to the correction.例文帳に追加

また、第２制御部は、前記補正に関する情報に基づいて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。 - 特許庁

To increase a throughput by reducing the number of re-transmission and prevent a disconnection of communication and a break in line, by controlling the amount of data in a buffer, in which the re-transmission requesting packet data is accumulated.例文帳に追加

再送要求された送信パケットデータのバッファに蓄積されるデータ量を制御することにより、再送回数を減らしてスループットを向上させるとともに、通信の中断及び回線の切断を防ぐこと。 - 特許庁

To enable faster and more efficient data distribution by adjusting the timing or quantity of transmission for a virtual delivery confirmation response, while considering the states of a transmission/reception buffer, window size, line congestion, etc.例文帳に追加

送受信バッファ、ウィンドウサイズおよび回線の輻輳などの状態を考慮し、仮の送達確認応答の送信タイミングあるいは送信量を調整し、一層高速かつ効率的にデータ配信を行うこと。 - 特許庁

A buffer 23 which is connected in the line from a main control CPU 1 that undergoes the energy saving control to a power-on CPU 15 consists of CMOSIC, etc., that has the reduced current leaked from an input terminal and also has the hysteresis characteristic.例文帳に追加

省エネ制御されるメイン制御用ＣＰＵ１から電源オンＣＰＵ１５へのバッファ２３を、入力端子からのリーク電流の少ない、かつヒステリシス特性を持たせたＣＭＯＳＩＣなで構成する。 - 特許庁

When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.例文帳に追加

主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁

A second order filter unit 140 temporarily stores the image signals read from the input line memory 130 in a second order buffer and carries out second order filtering using coefficients held in a second order filter setting unit 142.例文帳に追加

２次元フィルタ部１４０は入力ラインメモリ１３０から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部１４２に保持された係数を用いて２次元フィルタ処理を行う。 - 特許庁

This invention relates to a technology such that noise becoming a problem in a control circuit does not sneak into an output buffer without increasing the number of power supply/ground pins (1) and without increasing the feed line inductance (2).例文帳に追加

本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。 - 特許庁

To transfer data at high speed in encoding or decoding even if a buffer memory for performing block line conversion is configured with small capacity when encoding or decoding the image data in block unit.例文帳に追加

ブロック単位で画像データの符号化あるいは復号を行う際に、ブロックライン変換を行うためのバッファメモリを少容量で構成しても、符号化時あるいは復号時のデータ転送を高速に行えるようにする。 - 特許庁

A control section 31 controls a rearrangement processing section 33 to store image data in a precinct unit subjected to line base wavelet transform to a rearrangement buffer 34 so as to arrange storage areas by each frequency component of the image data.例文帳に追加

制御部３１は、並び替え処理部３３を制御して、ラインベース・ウェーブレット変換されたプレシンクト単位の画像データを、その周波数成分ごとに記憶領域をまとめるように並び替えバッファ３４に蓄積させる。 - 特許庁

A line management circuit 32 outputs image data by specific 4 lines among the image data stored in the buffer 42 to an image memory 18 to thin the image data.例文帳に追加

行管理回路３２は、入力されたカウント行数に基づいて、バッファ４２に蓄積されている画像データのうち、特定の４行分の画像データを画像メモリ１８に出力させることにより、画像データの間引きを行う。 - 特許庁

To prevent or inhibit an antenna effect without changing a clock line in a semiconductor integrated circuit constituted so that a synchronous-circuit cell is supplied with a clock through a mesh-structure clock wiring from a clock buffer.例文帳に追加

クロックバッファからメッシュ構造クロック配線を介して同期回路セルにクロックを供給するように構成された半導体集積回路において、クロックラインの変更なしにアンテナ効果を防止または抑制できるようにする。 - 特許庁

The data outputted from the data multiplexer 11 are converted by the shift register 8 and the output data buffer circuit 9 into the serial data, and outputted to the external data line pair DQ/bDQ by the output drive circuit 10.例文帳に追加

データマルチプレクサ１１から出力されたデータは、シフトレジスタ８、出力バッファ回路９によりシリアルデータに変換され、出力ドライブ回路１０により外部データ線対ＤＱ／ｂＤＱへ出力される。 - 特許庁

A text character sting including a line feed code is copied, and when a user makes an instruction to paste the copied text character string including the line feed code, an editing window for a temporary buffer is formed in a screen, and all text character strings to be copied are displayed in the editing window.例文帳に追加

改行コードを含むテキスト文字列のコピー処理を実行し、コピー処理をした改行コードを含むテキスト文字列のペーストの実行処理をユーザが指示したときに、一時バッファとなる編集用ウインドウを画面内に形成し、コピー処理の対象となるテキスト文字列をすべて編集用ウインドウに表示する。 - 特許庁

When a request for transmitting monitor data arrives from a central control unit 14, in order to confirm whether or not the transmission data is stored in the buffer 131, in other words, whether the inner line terminal 2 exists, state monitor data required therefor are notified from an inner line interface circuit 13 to the central control part 14.例文帳に追加

そして、中央制御部１４から監視データの送出要求が到来した場合に、バッファ１３１に伝送データが記憶されているか否か、つまり内線端末２が存在しているか否かを確認するために必要な状態監視データを、内線インタフェース回路１３から中央制御部１４に通知する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

An output buffer 21 comprises transistors TP1 and TN1 connected between a power line and a ground line, and a resistor R1 connected between a node n1 and an input/output terminal 23.例文帳に追加

出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。 - 特許庁

A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。 - 特許庁

This game machine is provided with the signal line for conducting signals maintaining the identity with main signals transmitted and received by a control part, a signal inversion timing maintaining circuit such as a buffer for preventing or suppressing the change of the inversion timing of reflecting signals holding a threshold level therebetween on the signal line and a connection connector for connecting the inspection equipment.例文帳に追加

制御部の送受信する主信号との同一性を維持した信号を導通する信号線と、その信号線上に、閾値レベルを挟んだ反映信号の反転タイミングの変化を防止ないし抑制するバッファ等の信号反転タイミング維持回路と、検査機器に接続するための接続コネクタを備えた。 - 特許庁

This processing is repeated for all of the plurality of images to be printed by one time main scanning and when data of all images for that line are collected in the band buffer, similar processing is repeated for the next line, and when data of the number of lines required for one band are collected for all images, these data are printed.例文帳に追加

以上の処理を１回の主走査で印刷する複数の画像のすべてについて繰り返し、当該ラインについて全画像のデータがバンドバッファにそろったら、次のラインについて同様の処理を繰り返し、１バンドに必要なライン数分のデータが全画像についてそろったら印刷を行う。 - 特許庁

Additionally, the reel wherein the line-holding portion is formed from a metal material, and the spinning reel wherein a space is disposed between the line-holding portion and the buffer member.例文帳に追加

そして、請求項２に係る発明は、請求項１に記載の魚釣用リールに於て、前記釣糸係止部を、金属材で形成したことを特徴とし、請求項３に係る発明は、請求項１または請求項２に記載の魚釣用リールに於て、前記釣糸係止部と緩衝部材との間に、空間部を設けた。 - 特許庁

The error/correcting circuit 6 comprises a first error/correction computing circuit 9 which performs an error/correcting to a line code of product code blocked PI sequence stored in a buffer memory 5 and a second error/ correcting computing circuit 10 which performs an error/correcting for a line code of PO sequence.例文帳に追加

誤り訂正回路６は、バッファメモリ５に格納された積符号ブロック化されたＰＩ系列のライン符号に対して誤り訂正を行なう第１の誤り訂正演算回路９と、ＰＯ系列のライン符号に対して誤り訂正を行なう第２の誤り訂正演算回路１０とを備えている。 - 特許庁

This buffer circuit connects a current limitation element 8 between the source of an N channel MOS transistor 7 of an initial stage inverter 1 and the line of ground potential GND, and connects a current limitation element 9 between the source of a P channel MOS transistor 10 of an initial stage inverter 2 and the line of power supply potential VCC.例文帳に追加

バッファ回路において、初段インバータ１のＮチャネルＭＯＳトランジスタ７のソースと接地電位ＧＮＤのラインとの間に電流制限素子８を接続し、初段インバータ２のＰチャネルＭＯＳトランジスタ１０のソースと電源電位ＶＣＣのラインとの間に電流制限素子９を接続する。 - 特許庁

Thus, since the core deviation or falling of the rotary connector 76 to the pan shaft 44 is absorbed by the buffer plate 96 shifted in a horizontal direction by play and the buffer plate 96 tilted by the elastic force of the spring 104, the rotary connector 76 is connected to the pan shaft 44 without adversely affecting the signal line.例文帳に追加

これにより、パン軸４４に対するロータリーコネクタ７６の芯ずれ又は倒れは、緩衝板９６が前述した遊びによって水平方向にずれること、及び緩衝板９６がスプリング１０４の弾性力によって傾倒することによって吸収されるので、信号線に悪影響を与えることなくパン軸４４にロータリーコネクタ７６を連結できる。 - 特許庁

A processing constructing part 42 constructs an image processing section constituted by connecting one or more image processing modules selected from among several types of registered image processing modules with a buffer module connected to at least the pre-stage and post-stage of each image processing module, and equipped with a buffer for storing image data in pipe line configurations or DAG configurations.例文帳に追加

処理構築部42は、登録されている複数種の画像処理モジュールの中から選択した１つ以上の画像処理モジュールと、個々の画像処理モジュールの前段及び後段の少なくとも一方に連結され画像データを記憶するためのバッファを備えたバッファモジュールと、がパイプライン形態又はＤＡＧ形態で連結されて成る画像処理部を構築する。 - 特許庁

Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.例文帳に追加

また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁

The heat storage-type hot water supplying apparatus comprises the heat storage material composition packed at the side of a shell, a water pipe for heat exchange, a heat storage vessel of a shell and tube type provided with an upper buffer vessel and a lower buffer vessel, a heating medium circulation line provided between the buffers, a pump, and a heater for the heating medium.例文帳に追加

２．シェル側に充填された１項に記載の蓄熱材組成物、熱交換用水管、上部バッファー槽及び下部バッファー槽を備えたシェルアンドチューブ型の蓄熱槽、両バッファー槽間の熱媒体循環ライン、ポンプ並びに循環ラインに設けられた熱媒体加熱装置から構成されることを特徴とする蓄熱式給湯器。 - 特許庁

The short packet data which are multiplexed and stored in the multiplexed buffer circuit are sent to a multiplexing circuit, and an IP signal added with a TCP/IP header is multiplexed at the position where the interface signal of an IP exclusive line is multiplexed and is sent to the destination A.例文帳に追加

多重バッファ回路に多重化され蓄積されたショートパケットは多重化回路に送られ、TCP/IPヘッダが付加されたIPパケット信号はIP専用線のインターフェース信号の多重化される位置に多重化されて宛先Ａに送られる。 - 特許庁

A multiplexing/demultiplexing unit 14 multiplexes frame data read from each of buffer units to generate multiplexed frames, and further inserts communication speed information of the Ethernet line to be output from the MAC-PHY unit into a predetermined data region.例文帳に追加

多重分離部１４は各バッファ部から読み出されたフレームデータを多重して多重フレームを生成し、さらにＭＡＣ-ＰＨＹ部から出力されるイーサネット回線の通信速度情報を予め定められたデータ領域に挿入する。 - 特許庁

Analysis is performed in order of (1) electromigration (EM) of a power source line, (2) crosstalk between signal lines, (3) simultaneous switching noise (SSN) of an I/O buffer, (4) unnecessary electromagnetic emission (EMI) and resonance, to determine whether or not preset criteria are satisfied.例文帳に追加

1) 電源線のエレクトロマイグレーション（EM）、2) 信号線間クロストーク、3) I/Oバッファの同時スイッチング・ノイズ（SSN）、4) 不要電磁放射（EMI）と共振、という順番で解析し、それぞれに予め設定された判定基準が満たされたかどうかの判定を行う。 - 特許庁

In a band analyzing device 10, a column buffer 12 stores and holds a data row D11 of an image line for each column (row) continuously until a prescribed number of columns (M columns) are stored corresponding to the number of taps of horizontal filtering.例文帳に追加

帯域分析装置１０において、コラムバッファ部１２は、画像ラインのデータ列Ｄ１１をコラム（列）毎に記憶・保持し、水平フィルタリングのタップ数に対応した所定のコラム数（Ｍコラム）分だけ記憶するまで、これを継続する。 - 特許庁

This drive/protective device includes a buffer circuit 2 for controlling the switching operation of a switch element Q1 by applying the power from a gate power supply line 3 to the gate terminal G of the switch element Q1 based on a drive pulse signal Sdp.例文帳に追加

駆動・保護装置は、ゲート電源供給線３からの電力を駆動パルス信号Ｓｄｐに基づいてスイッチ素子Ｑ１のゲート端子Ｇに印加して、スイッチ素子Ｑ１のスイッチング動作を制御するバッファ回路２を備える。 - 特許庁

A program memory 3 and a font memory 4 are connected through a bus buffer 12 to a bus line 11 to which a CPU and a main storage memory or the like are connected, and an interrupting circuit 13 for interrupting power supply to each memory 3 and 4 is arranged.例文帳に追加

ＣＰＵ、主記憶メモリ等が接続されるバスライン１１には、バス・バッファ１２を介してプログラムメモリ３及びフォントメモリ４が接続され、各メモリ３、４への電源供給を遮断する遮断回路１３が設けられている。 - 特許庁

A linearity correction section 5 is provided with a line buffer 6 capable of returning R, G, B digital data of coordinates X, Y designated by a CPU 4 on an image to the CPU 4; the CPU 4 being capable of designating the coordinates X, Y on the image.例文帳に追加

リニアリティ補正部５内に、ＣＰＵ４から画面上の座標Ｘ、Ｙを指定でき、かつ、ＣＰＵ４から指定された座標のＲ，Ｇ，ＢそれぞれのデジタルデータをＣＰＵ４に返すことができるラインバッファ６を設ける。 - 特許庁

At image data inputting to the image processors 1061a-106na, the margin storing buffer 106b stores margin image data of a margin portion to also be used in image processing of the image data of a next block line, among the image data input.例文帳に追加

画像処理部１０６１ａ〜１０６ｎａへの画像データの入力時に、この入力された画像データにおいて次のブロックラインの画像データの処理にも使用される糊代画像データを糊代保存バッファ１０６ｂに格納する。 - 特許庁

To provide a severing method enabling breaking by a three-point bending moment without damaging an electronic circuited part even if the width of depressible buffer zone is 250 μm or less in the vicinity of each scribe line.例文帳に追加

各スクライブライン近傍で押圧可能な緩衝領域の幅が片側２５０μｍ以下であっても、電子回路形成部分に損傷を与えることなく、３点曲げモーメントによってブレイクすることのできる分断方法を提供する。 - 特許庁

To provide an image processing method which can make α-blending processing among plural sprites or line display data and the image data stored in a display buffer, and thus improve the image display performance than those of prior art.例文帳に追加

複数のスプライトまたはラインの表示データと表示バッファの画像データとの間においてαブレンディング処理を可能とし、これにより、従来のものより画像表示性能を向上させた画像処理方法を提供する。 - 特許庁

To control the lot flow of a production line for directly conveying lots between facilities without passing through any buffer in processing a plurality of sequential processes in a production system for processing a plurality of processes in a plurality of facilities.例文帳に追加

複数の工程を複数の設備で処理する生産システムにおいて、連続する複数の工程をバッファを経由することなくロットを設備間を直接搬送して処理を行なうように生産ラインのロットフローを制御する。 - 特許庁

After reading out the Doppler waveform data stored in a line buffer 30, a reference section determining part 40 refers to the value of each element data at every sample time in the frequency direction, to determine reference sections based on the fluctuation in each value.例文帳に追加

参照部位判定部４０は、ラインバッファ３０に記憶されたドプラ波形データを読み出し、各サンプル時刻ごとに周波数方向に沿って各要素データの値を参照し、その値の変化に基づいて参照部位を判定する。 - 特許庁