「line buffer」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

In the case that the gradation data of the image drawing object are constant and the result of binarization processing by number of scan line periods is stored in the binarization processing result storage means 3d, the binarization processing result storage means 3d repetitively uses data resulting from shifting the cached binary processing result by a shift means 3e writes them to a band buffer means 4.例文帳に追加

描画オブジェクトの階調データがコンスタントでかつ２値化結果記憶手段３ｄにスキャンライン周期分２値化結果が記憶されている場合、キャッシュされている２値化結果をシフト手段３ｅでシフトしたデータを繰り返し使用し、バンドバッファ手段４へ書き込む。 - 特許庁

Furthermore, when video data are written on a line buffer, a margin equivalent to a margin Xm is created at a left part of an image by shifting the video data according to the margin Xm between a left end position in the image carrying region Rmax and a left end position in the actual image region Rim excluding the margin from the region.例文帳に追加

また、ビデオデータをラインバッファに書き込む際、画像担持可能領域Ｒmaxの左端位置と、該領域から余白を除いた実画像領域Ｒimの左端位置との間のマージンＸmに応じてビデオデータをシフトさせることにより、マージンＸm相当の余白を画像左部に作り出す。 - 特許庁

An output pattern generating circuit 22 converts the binary image data from the line buffer 21 to multi-value image data and converts this image data to second resolving power higher than first resolving power and subsequently converts the second resolving power to binary image data to output this image data to a printer engine 10 through an engine I/F 8.例文帳に追加

出力パターン発生回路２２は、ラインバッファ２１からの２値のイメージデータを多値のイメージデータに変換し、それを第１の解像度よりも高い第２の解像度に変換した後、２値のイメージデータに変換し、エンジンＩ／Ｆ８を介してプリンタエンジン１０に出力する。 - 特許庁

The sequence number of the packet reached at present time point, the sequence number (expected_-seqno) expected to reach next, the minimum sequence number of the packet existing in a buffer, the sequence number (arrived_-seqno [i]) of the packet reached at last at a port of a transmission line i, and the minimum sequence number of the arrived_-seqno [i] are managed.例文帳に追加

現時点で到着したパケットのシーケンス番号、次に到着することが期待されているシーケンス番号（ｅｘｐｅｃｔｅｄ＿ｓｅｑｎｏ）、バッファに存在するパケットの最小シーケンス番号、伝送路ｉのポートに最後に到着したパケットのシーケンス番号（ａｒｒｉｖｅｄ＿ｓｅｑｎｏ［ｉ］）、ａｒｒｉｖｅｄ＿ｓｅｑｎｏ［ｉ］ 中の最小のシーケンス番号を管理する。 - 特許庁

This system is provided with a request outstanding buffer(ROB) for recording the data request, a remote access cache(RAC) for caching the result of a preceding memory request to a request node and a directory (20) for recording the whole state of a cache line inside the system.例文帳に追加

上記システムは、データ要求を記録するための要求未了バッファ（ＲＯＢ）と、要求ノードに対し先行するメモリ要求の結果をキャッシュするための遠隔アクセスキャッシュ（ＲＡＣ）と、システム内のキャッシュラインの全域的ステートを記録するためのディレクトリ（２０）とを含んでなる。 - 特許庁

A buffer section 122a stores n-sets of MUX packets generated in compliance with the H.223 Annex B, C, D by a multiplex processing section 121a at a transmitter side, an interleaver 123a interleaves the payload and a transmission unit 11 transmits the interleaved MUX packets to a wireless transmission line 3.例文帳に追加

送信側において、多重化処理部１２１ａでH.223 Annex B,C,Dに従い生成されたＭＵＸパケットをｎ個分バッファ部１２２ａに蓄積してそのペイロードをインタリーバ１２３ａでインタリーブし、このインタリーブしたＭＵＸパケットを送信ユニット１１から無線伝送路３へ送信する。 - 特許庁

To provide an output buffer circuit which prevents waveform distortions from occurring due to the asynchronous supply of data signals and impedance codes and takes in a latest impedance code, to suppress the mismatch of its output impedance from the characteristic impedance of a transmission line.例文帳に追加

データ信号及びインピーダンスコードが非同期に供給されることによる波形歪みの発生を防止しつつ、最新のインピーダンスコードを取り込むことで出力インピーダンスと伝送線路の特性インピーダンスの整合のずれを抑止することが可能な出力バッファ回路を提供する。 - 特許庁

To provide an AC/DC separation circuit and power line carrier communication equipment for separating an AC voltage from a DC voltage, and for increasing an input impedance for an AC signal without using any largely scaled inductor or any high input impedance buffer.例文帳に追加

大型のインダクタや高入力インピーダンスのバッファを用いることなく交流電圧と直流電圧とを分離すると共に交流信号に対する人力インピーダンスを増大させることができる交流直流分離回路、及び電力線搬送通信装置を提供する。 - 特許庁

Every time of arithmetic processing, pixels of the image data before processing are inputted to a storage region at a right end of each corresponding buffer one by one from each corresponding line, and pixels are read out from positions, of the buffers, determined in accordance with a positional relationship between the pixel of interest and the reference pixel thereof.例文帳に追加

１度の演算処理につき、処理前画像データにおける該当各ラインから１画素ずつ、それぞれが対応するバッファの右端の記憶領域に入力し、各バッファの、注目画素とその参照画素間の位置関係に応じて決められた各位置から画素を読み出して出力する。 - 特許庁

Image data outputted from the recording controlling part 101 for a one-beam laser printer synchronously with the horizontal synchronous signal inputted from the image processing part 102 are converted to a plurality of serial image data by a line buffer 104 in the image processing part 102 so as to be outputted to the multi-laser printer 103.例文帳に追加

前記画像処理部１０２から入力した水平同期信号に同期して、１ビームレーザプリンタ用記録制御部１０１から出力される画像データを画像処理部１０２内のラインバッファ１０４で複数のシリアル画像データに変換し前記マルチレーザプリンタ１０３に出力する。 - 特許庁

A write signal generation part 220 is provided with a modulation signal generation part 224 for generating a laser modulation signal on the basis of image data and a line buffer memory group 226 consisting of 8-bit FIFO memories for coarse adjustment of the write timing of the laser modulation signal from the modulation signal generation part 224.例文帳に追加

書込信号生成部220 は、画像データに基づいてレーザ変調信号を生成する変調信号生成部224 と、複数のラインバッファメモリ226aを有し、変調信号生成部224 からのレーザ変調信号に対して、書込タイミングを粗調整する８ビットFIFOメモリからなるラインバッファメモリ群226 とを備える。 - 特許庁

In the treatment device including a treatment chamber 6 for treating a treatment object in a decompressed atmosphere lower than the atmospheric pressure; a vacuum pump 14 connected to the treatment chamber 6; and an opening/closing valve 17 provided in a line 16 connecting the treatment chamber 6 to the vacuum pump 14, a buffer tank 18 is provided in the connection line 16 between the opening/closing valve 17 and the vacuum pump 14.例文帳に追加

大気圧より低い減圧雰囲気で被処理物を処理する処理室６と、この処理室６に接続されている真空ポンプ１４と、前記処理室６と真空ポンプ１４とを接続するライン１６に設けられている開閉バルブ１７とを備えている処理装置において、前記開閉バルブ１７と真空ポンプ１４との間の前記接続ライン１６にバッファタンク１８が設けられている。 - 特許庁

Control is thus performed to properly vary the frequency of a reception-side decoding clock DCK even when the line uses a network where the variance in packet delay is always large and the data amount does not show a normal distribution, thereby evading an overflow and an underflow of the reception-side buffer 114.例文帳に追加

このように制御することで、パケット遅延のばらつきが常時大きくてデータ量が正規分布を示さないネットワークを利用する回線の場合であっても、受信側の復号クロックＤＣＫの周波数を適切に変化させることができ、受信側のバッファ１１４におけるオーバーフローやアンダーフローが回避される。 - 特許庁

To provide a method and a structure for allocating/deallocating a resource to/from a request side process or "an agent" on the basis of a reference history and a demand for balancing allocation of a shared resource (a cache line or a buffer, for example) with respect to addition.例文帳に追加

付加に関して共用リソース（たとえば、キャッシュ・ラインまたはバッファ）の割振りのバランスを取るための方法および構造であって、その参照履歴および需要に基づいて、要求側プロセスまたは「エージェント」に対して前記リソースが割り振られる／割振り解除される方法および構造を提供すること。 - 特許庁

To suppress the transitional continuation of the oscillation of a TCXO (temperature compensated crystal oscillator) caused by the feedback of a residual voltage of a buffer circuit inputted to a power line of the TCXO that occurs when turning off the power of the TCXO when not used to suppress constant power consumption, to reduce power consumption.例文帳に追加

定常的な電力消費を抑える目的で、ＴＣＸＯの非使用時にＴＣＸＯの電源をオフにするとき、バッファ回路入力の残留電圧がＴＣＸＯの電源ラインに帰還されることによって生じる過渡的な発振状態の継続を抑え、電力消費を低減する。 - 特許庁

When a management packet recognition section 512 of the node 402 detects this packet and informs a selector 505 about the detection of the packet, the selector 505 selects an input from a parallel output buffer 504, and receives the packet that the node unit 402 cannot receiver, so as to reconfigure a ring which uses an active system and a standby system which does not use the interrupted part of the transmission line.例文帳に追加

ノード４０２の管理パケット認識部５１２がこのパケットを検知し、セレクタ５０５に通知すると、セレクタ５０５は、並列出力バッファ５０４からの入力を選択し、ノード装置４０２が受信できなかったパケットを受信し、切断箇所を使用しない運用系と予備系によるリングが再構成される。 - 特許庁

In one embodiment, the three-dimensional authoring tool implemented on a computer system manages a method of constituting an image for duplication, the image is constituted so as to process a jump without any buffer underrun, and the jump is made by layer switching or movement from or to a branch in a multi-branch story line.例文帳に追加

１つの実施では、コンピュータシステム上で実行される３Ｄオーサリングツールは、複製のための画像を構成する方法を管理し、画像は、バッファアンダーラインなしにジャンプを処理し、ジャンプは、層スイッチングにより又はマルチ分岐ストーリーラインにおいて分岐から又は分岐へ移動することにより引き起こされる。 - 特許庁

A determination is made as to whether the number N of lines which can be stored in a line processing buffer 13a is equal to or larger than a reference number M or not (S16), and a pixel averaging method is determined as a method for resolution conversion (S17) when the number N of lines is equal to or larger than the reference number M (S16:Yes).例文帳に追加

ライン処理バッファ１３ａに記憶できるライン数Ｎが参照数Ｍに等しいか、または大きいか否かを判断し（Ｓ１６）、ライン処理バッファ１３ａに記憶できるライン数Ｎが参照数Ｍに等しいか、または大きい場合は（Ｓ１６：Ｙｅｓ）、解像度を変換する方法を平均画素法に決定する（Ｓ１７）。 - 特許庁

Therefore, when rotating the first case body 20 around the second rotating shaft 52 against the second case body 40, the same buffer member 60 prevents the corner of the first case body 20 from damaging the second case body 40 and restrains the connection line 32 from deforming, and thus, the number of components can be reduced.例文帳に追加

従って、第１筐体２０を、第２回動軸５２を中心として第２筐体４０に対して回動させる際に、同じ緩衝部材６０により、第１筐体２０の角部が第２筐体４０を傷つけるのと接続線３２の変形規制をするので、部品点数を減少させることができる。 - 特許庁

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

Then, when a free space in a buffer becomes insufficient and a memory full signal is switched to High, a target position at this point is specified to the interruption position Xsp based on the conveyance time Tsp showing the elapsed time to an input point of the line start signal input immediately before and the target position trajectory.例文帳に追加

そしてバッファ空き容量が不足してメモリフル信号がＨｉｇｈに切り替わると直前に入力されたラインスタート信号の入力時点までの経過時間を表す搬送時間Ｔｓｐと目標位置軌跡とに基づき、この時点での目標位置を中断位置Ｘｓｐに特定する。 - 特許庁

By tracing the globally observed data in the GoSB, the storage data can be stored in a plurality of monitoring storage devices like a level-one cache or a line fill buffer regardless of whether the storage data have been globally observed or not, whereby processing capability of the storage data in the microprocessor is enhanced.例文帳に追加

ＧｏＳＢ内で大域的に観測されたデータを追跡することにより、前の記憶データが大域的に観測されたかどうかにかかわらず、記憶データを、一つのレベル１キャッシュや一つのラインフィルバッファのように監視可能な複数の記憶装置に記憶でき、これによりマイクロプロセッサ内の記憶データの処理能力を増大させる。 - 特許庁

A transmission buffer 18 supplies a predetermined current to each transmission line 6a, 6b while changing the direction of current bilaterally from one end part 22 to the other end part 23 of the first resistor part 19 and from the other end part 23 to one end part 22 of the first resistor part 19 based on a predetermined input signal.例文帳に追加

送信バッファ１８は、所定の入力信号に基づいて、第１抵抗部１９の一端部２２から他端部２３、および第１抵抗部１９の他端部２３から一端部２２に双方向に電流の向きを変えて、予め定める一定の電流を各伝送路に６ａ，６ｂに供給する。 - 特許庁

The output signal of a color picture frame buffer 2 is inputted to a color/monochrome picture signal converting circuit 3 to be disassembled into three routes of 8-bit digital picture signals and vertical and horozontal syncbronizing signals and picture signals from frame memories 11, 12 among them are inputted to a LUT(line unit) 17 to be converted into 8-bit picture data.例文帳に追加

カラー画像フレームバッファ２の出力信号はカラー／モノクローム画像信号変換回路３に入力されて３系統の８ビットディジタル画像信号と垂直、水平同期信号に分解され、このうちフレームメモリ１１と１２からの画像信号がＬＵＴ１７に入力され、８ビットの画像データに変換される。 - 特許庁

A jitter flow control 302 conducts recovery or scale revision processing and a decoder 304 reads voice data of a corresponding packet from the reception buffer 41 in the order of pointers of the jitter queue 303 in a read timing in response to the jitter amount, decodes the data and the recovered voice signal is sent to a reception signal line 305.例文帳に追加

ジッタ量制御３０２により再生又は定規変更処理がなされ、復号器３０４によりジッタ量に応じた読み出しタイミングでジッタキュー３０３のポインタの順に受信バッファ４１から対応するパケットの音声データが読み出され、復号化され、再生された音声信号が受信信号線３０５に送出される。 - 特許庁

The drive scanner 5 includes: a shift register to output an input signal from each stage while shifting the phase by one horizontal period each; a pulse generator for generating a pulse in a horizontal period cycle; and a buffer for extracting only one pulse according to the input signal, and outputting it to the corresponding scan line DS as the control signal.例文帳に追加

ドライブスキャナ５は、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、入力信号に応じて一つのパルスのみを抜き取って対応する走査線ＤＳに制御信号として出力するバッファとを有する。 - 特許庁

The method for manufacturing a chip LED light emitting device comprises a step of forming a through hole board having a through hole part and mounting a chip LED on an electrode pattern and a reflecting plate covering an LED part including the pattern on the board, having a recess 7a formed to draw in its shape a part of a parabolic line and adhering a buffer material.例文帳に追加

スルーホール部を有し、電極パターン上にチップＬＥＤを搭載したスルーホール基板およびスルーホール基板上の電極パターンを含めたチップＬＥＤ部分を覆い、その形状が放物線の一部を描くように形成した凹所７ａを有し、緩衝材を貼り付けた反射板を作成する。 - 特許庁

An MLV 35 for controlling the damping force is installed in the line of a communication pipe 9 through which the working liquid chamber 34 of an accumulator 10 as buffer is connected with the upper liquid chamber 22 of the actuator 8, and the rate of flow of the MRV passing through the communication pipe 9 is controlled by the MLV 35.例文帳に追加

緩衝用アキュムレータ１０の作動液室３４とアクチュエータ８の上部液室２２とを接続する連通パイプ９の管路には減衰力制御用ＭＬＶ３５が設けられており、この減衰力制御用ＭＬＶ３５によって連通パイプ９を通過するＭＲＦの流量が制御される。 - 特許庁

The subscriber transmission system comprises: a plurality of network terminators NT21,...,2n; and the line terminator LT2, and a use band calculation section 201 of each network terminator compares the amount of input packets received by a buffer for each prescribed period with a threshold value.例文帳に追加

本発明の加入者伝送装置は、複数の宅内加入者終端装置ＮＴ２１，．．，２ｎと局内加入者収容装置ＬＴ２とから構成されており、宅内加入者終端装置の使用帯域算出部２０１は、所定の周期毎にバッファに入力されている入力パケットと閾値との比較をおこなう。 - 特許庁

In a receiving controlling part 11 of a printing controller 10, in the case image data included in a printing command are judged to be uncompressed data of a certain size or more by an identifying part 112, a writing operation is executed directly for the image buffer 8 from the FIFO 20 by a transmission line determining part 113.例文帳に追加

プリントコントローラ１０の受信制御部１１では、その、印刷命令に含まれるイメージデータが非圧縮のものであって、且つ一定以上の大きさのデータであると識別部１１２により判断された場合、伝送路決定部１１３によって FIFO ２０からイメージバッファ８に対して直接書き出しを行なわせる。 - 特許庁

Only when a scanner input image (A4) is magnified (A3) and then exceeds a main scanning width (e.g., A3 portrait size) determined as a capacity of a line buffer of an image processing means 25, data is output through a first route shown in Fig.12(A) wherein image is rotated by an image rotating means (1)26 prior to image processing.例文帳に追加

スキャナ入力画像（Ａ４）が変倍後（Ａ３）に、画像処理手段２５のラインバッファの容量として決められている主走査幅（例えば、Ａ３縦）を超える場合にのみ、画像回転手段（１）２６画像処理前に画像回転を行う図１２（Ａ）の第一の経路で出力データ処理を行う。 - 特許庁

In the information processing system having a plurality of attachable/detachable memory modules 12A, a buffer 6 is provided in a signal line having a means to set timing of memory access and to influence setting of the timing among signal lines being commonly used among a plurality of memory modules 12A.例文帳に追加

本発明の情報処理システムは、装着・取り外しが可能な複数のメモリモジュール１２Ａを備えた情報処理システムにおいて、メモリアクセスのタイミングを設定する手段を持ち、複数のメモリモジュール１２Ａ間で共通に使用している信号線のなかでタイミングの設定に影響を与える信号線にバッファ６を設けることとした。 - 特許庁

To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.例文帳に追加

運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁

An internal clock signal aTu whose phase is faster than that of an internal clock signal Tu is supplied to a 1st delay line DL1 through output buffer circuits 12a to 12d constituting a delay monitor DLM and also supplied to a controlling part which controls the 1st and 2nd delay lines DL1 and DL2 and is not shown in the diagram.例文帳に追加

位相が内部クロック信号Ｔｕより進んだ内部クロック信号ａＴｕは、ディレイモニタＤＬＭを構成する出力バッファ回路１２ａ〜１２ｄを介して第１の遅延線ＤＬ１に供給されるとともに、第１、第２の遅延線ＤＬ１、ＤＬ２を制御する図示せぬ制御部に供給される。 - 特許庁

Each of the amplifying sections 130 includes a variable amplification stage 120 for amplifying the signal output to a pixel output line 1-6, with a gain selected from among a plurality of gains, and a buffer means 132 for amplifying the signal output from the variable amplification stage 120 and causing the holding capacitors 112s and 112n to hold the amplified signal.例文帳に追加

増幅部１３０は、画素出力線１−６に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段１２０と、可変増幅段１２０から出力される信号を増幅して保持容量１１２ｓ、１１２ｎに保持させるバッファ段１３２とを含む。 - 特許庁

Inputted data are inputted to a voltage amplifier 3 from differential inputs TX+ and TX-through a PECL(positive referenced emitted-couple logic) inputting buffer 2 and, after the voltage is amplified, the voltage is damped by means of an attenuator 7, sent to a transmission line 8 through an AC coupling capacitor C, and impressed upon the resistor R and VCSEL.例文帳に追加

入力データは、差動入力ＴＸ＋，ＴＸ−からＰＥＣＬ入力バッファ２を介して、電圧増幅器３に入力されて電圧増幅後、減衰器７にて減衰されて、ＡＣ結合用コンデンサＣを介して伝送線路８に送られ、直列抵抗ＲおよびＶＣＳＥＬに印加される。 - 特許庁

A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.例文帳に追加

ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁

During a horizontal blanking term (H_BLK) while outputting Video data from a multiplexer using eight signal lines, a multiplexer MUX is switched by a switching signal synchronized to a horizontal synchronizing signal of the Video data, and LCD data are supplied to a line memory that is a display buffer by using 18 pieces of signal lines (DATA "0 to 17").例文帳に追加

Ｖｉｄｅｏデータをマルチプレクサから８本の信号線を使って出力させているときの水平ブランキング期間中（Ｈ＿ＢＬＫ）に、Ｖｉｄｅｏデータの水平同期信号に同期した切替信号によってマルチプレクサＭＵＸを切り替えて、ＬＣＤデータを１８本の信号線（ＤＡＴＡ［０〜１７］）を使って表示用バッファであるラインメモリに供給する。 - 特許庁

A dummy period is provided which does not contribute to readout processing and writing processing by extending cycles of a horizontal synchronizing signal supplied to a drive control section 96 (12c) at the same rate with the magnification of electronic zooming when pixel information is read out of a solid-state imaging device 10 in a horizontal scanning direction and the read-out pixel information is written in a line buffer memory 312.例文帳に追加

水平走査方向に画素情報を固体撮像素子１０から読み出したり、読み出した画素情報をラインバッファメモリ３１２に書き込んだりする際に、電子ズームの倍率と同じ割合で駆動制御部９６（１２ｃ）へ供給される水平同期信号の周期を延長して、読出処理や書込処理に寄与しないダミー期間を設ける。 - 特許庁

If synchronous signals and frame identification signals provided from the outside are provided to a plurality of signal processing circuits, phase difference of video signals output from the signal processing circuits is reduced, which makes it possible to match the phases of the video signals output from the signal processing circuits using a line buffer and to display a high-resolution video.例文帳に追加

外部から供給された同期信号やフレーム識別信号を複数の信号処理回路に供給した場合に信号処理回路から出力される映像信号の位相差が少なくなるので、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させて、高解像度の映像表示を行うことができる。 - 特許庁

The controller 400 includes a controller-side input/output circuit IOX connected to the first signal line SG1 of the bus BSG, a controller-side driving ability setting register RA for setting the driving ability of controller-side output buffer OBX of the controller-side input/output circuit IOX, and a control part 410.例文帳に追加

制御装置４００は、バスＢＳＧの第１の信号線ＳＧ１に接続される制御装置側入出力回路ＩＯＸと、制御装置側入出力回路ＩＯＸの制御装置側出力バッファーＯＢＸの駆動能力を設定するための制御装置側駆動能力設定レジスターＲＡと、制御部４１０とを含む。 - 特許庁

The dummy output period is provided to secure a period in which interpolation processing is performed, and consequently readout processing for a pixel signal from the solid-state imaging device 10 and write processing to a line buffer memory 312, and horizontal interpolation processing in a horizontal interpolation processing part 314 and vertical interpolation processing in a vertical resolution conversion processing part 320 are performed simultaneously in parallel.例文帳に追加

ダミー出力期間を設けることで、補間処理を行なう期間を確保し、これにより、固体撮像素子１０からの画素信号の読出処理やラインバッファメモリ３１２への書込処理と水平補間処理部３１４における水平補間処理や垂直解像度変換処理部３２０における垂直補間処理とを同時並行的に実施する。 - 特許庁

This device is provided with a stream parser 21 for detecting a Navigation Pack in parallel with a line for interconnecting inputs and outputs, an input pack counter 22 for counting input streams by the pack units of 2048 bytes, and a counter buffer 23 for holding the counter value of the input pack counter 22 when the Navigation Pack is detected by the stream parser 21.例文帳に追加

入出力をつなぐラインに並行にＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出するためのストリームパーサ２１と、入力されるストリームを２０４８バイトのパック単位にカウントする入力パックカウンタ２２と、ストリームパーサ２１によりＮａｖｉｇａｔｉｏｎ Ｐａｃｋを検出した際に入力パックカウンタ２２のカウンタ値を保持するカウンタバッファ２３が設けられる。 - 特許庁

In this client-server system, character information is stored in a buffer of a client 1000 during the character input operation (2090), the character input work is continued only by a client by use of the stored character information when communication is suddenly disconnected, and the input character information is transmitted to a server when the communication line is recovered, so that the server side continues the operation.例文帳に追加

文字入力作業中に，クライアントのバッファに文字情報を蓄積しておき，突発的な通信の切断時には，蓄積しておいた文字情報を利用して，クライアント単体で文字入力作業を継続し，通信回線の回復時に，入力文字情報をサーバに送信し，サーバ側で作業を継続できるようにする。 - 特許庁

To provide a driving circuit for liquid crystal display device having a driving buffer which impresses video signal voltage, to which data for screen expression by a large area and high resolution liquid crystal display device is applied, to pixels via a transmission line and the one by improving described technology of Korean patent application number 10-2004-0048446.例文帳に追加

大面積高解像度の液晶表示装置での画面表現のためのデータが適用された映像信号電圧を、伝送ラインを介して画素に印加するドライブバッファを備えた液晶表示装置の駆動回路であり、韓国特許公報１０−２００４−００４８４４６の記載技術を改善したものを提供すること。 - 特許庁