「matrix array」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The biosensor array has a substrate, a large number of the heaters arranged on the substrate in a matrix state, power wiring for feeding a current to the heaters, thin film transistors arranged in a matrix state corresponding to the heaters, gate wiring for applying a control signal to the thin film transistors and sensors which are formed at the positions corresponding to the heaters and the thin film transistors and carry DNA probes.例文帳に追加

基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。 - 特許庁

A biopolymer analysis chip 1 is provided with a transparent substrate 17, a solid state imaging device 3 consisting of double gate transistors 20 arrayed on the transparent substrate 17 in the shape of a two-dimensional array, and spots 60, 60,... dotted on the light receiving surface of the solid state imaging device 3 in the shape of matrix.例文帳に追加

生体高分子分析チップ１は、透明基板１７と、透明基板１７上においてダブルゲートトランジスタ２０を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁

A semiconductor memory device comprises: a memory cell array in which a plurality of memory cells are arranged in a matrix shape; a decoder selecting a memory cell to perform operation from among the plurality of memory cells depending on a control signal; and a control circuit selecting whether to output the control signal to the decoder.例文帳に追加

半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。 - 特許庁

Although the SRAM 110 is generally provided with a multi-memory cell composed to a matrix of the column and row having a plurality of corresponding word lines and bit lines, the SRAM array 110 shows only a single row having 1st, 2nd and 3rd columns 112, 114 and 116 in a figure for the purpose of simplifying the description.例文帳に追加

一般に、SRAM110は、対応する多数のワードライン及びビットラインを有するカラムとローのマトリックスに編成されたマルチメモリセルを有するが、図１では、説明を簡単にするために、SRAMのアレー110は、第１、第２及び第３のカラム112、114、116を有する単一のローのみを示している。 - 特許庁

When outputting the selection signals from one register of the shift registers 5, the plurality of the switches connected to the output of the register are successively turned on, and the data are supplied to a pixel arranged in the form of a matrix to be displayed to a display array performing display.例文帳に追加

そして、シフトレジスタ５の１つのレジスタから選択信号を出力しているときに、そのレジスタの出力に接続されている複数のスイッチが順次オンすることで、マトリクス状に配置された画素にデータを供給して表示を行う表示アレイに表示を行う。 - 特許庁

To achieve a reduction of radiation exposure and improvement in image quality of conventional scan (axial scan), cine scan, helical scan, or variable pitch helical scan by an X-ray CT apparatus with a two-dimensional X-ray area detector of a matrix arrangement represented by a multi-array X-ray detector or a flat panel X-ray detector.例文帳に追加

多列X線検出器または、フラットパネルX線検出器に代表されるマトリクス構造の2次元X線エリア検出器を持ったX線CT装置のコンベンショナルスキャン（アキシャルスキャン）またはシネスキャンまたはヘリカルスキャンまたは可変ピッチヘリカルスキャンの被曝を低減、画質改善を実現する。 - 特許庁

A CMOS image sensor 10 includes a color filter of color arrangement, where colors used as main components of luminance signal are arranged checkerwise on a pixel array section 12 at which pixels are arranged two-dimensionally in a matrix-like formation, and a plurality of colors used as color information components are arranged in the remaining section.例文帳に追加

ＣＭＯＳイメージセンサ１０において、画素が行列状に２次元配置された画素アレイ部１２上に輝度信号の主成分となる色が市松状に配置され、残りの部分に色情報成分となる複数色が配列された色配列の色フィルタ部を有する。 - 特許庁

In the image sensor having a pixel array where pixels having photoelectric conversion elements are arranged in a matrix, while charge storage time is controlled to a first frame period, a vertical scan circuit sequentially selects and scans a plurality of row select lines within a first vertical scan period.例文帳に追加

光電変換素子を有する画素を行列配置した画素アレイを有するイメージセンサにおいて、電荷蓄積時間を第１のフレーム期間に制御されているとき、垂直走査回路は、第１の垂直走査期間内で前記複数の行選択線を順次選択して走査する。 - 特許庁

This substrate 100 for a matrix array device has inspection circuit parts 104 each disposed near an area formed with at least one of a gate line drive circuit part 102 and a signal line drive circuit part 103 over a nearly same length as one side of the drive circuit 102 or 103 or above.例文帳に追加

ゲート線駆動回路部１０２又は信号線駆動回路部１０３の少なくとも一方が形成された領域の近辺に、駆動回路部１０２又は１０３の一辺と略同一又はそれ以上の長さにわたって検査回路部１０４が形成されている。 - 特許庁

To provide a driving method of on-demand type multi-nozzle ink jet head in which an ink weight of 70 ng or above can be attained stably without generating a nonejection nozzle due to the influence of inter-array vibration even when a matrix type head having three arrays or more of nozzle is employed.例文帳に追加

ノズル配列が３列以上のマトリックスタイプのヘッドを用いた場合においても、列間の振動の影響による不吐出ノズルを発生させることなく、７０ｎｇ以上のインク重量を安定して得られるオンデマンド型マルチノズルインクジェットヘッドの駆動方法を提供する。 - 特許庁

The organic EL element is formed including a stage of forming an anode electrode 5 on an organic flattening layer 4 formed on a matrix array substrate, and a stage of forming an SiO anode flattening layer 11 between adjacent anode electrodes 5 using a vacuum ultraviolet chemical vapor deposition growth method.例文帳に追加

マトリクスアレイ基板上に形成された有機平坦化層４上にアノード電極５を形成する工程と、隣り合うアノード電極５の間に真空紫外光化学気相成長法を用いてＳｉＯアノード平坦化層１１を形成する工程と、を含んで有機ＥＬ素子を形成する。 - 特許庁

A CMOS image sensor 10 includes a color filter of color arrangement, where color, namely the principal component of the luminance signal, is disposed chequerwise on a pixel array section 12 at which pixels are disposed two-dimensionally in a matrix, and a plurality of colors, namely color information components, are arranged in the remaining portion.例文帳に追加

ＣＭＯＳイメージセンサ１０において、画素が行列状に２次元配置された画素アレイ部１２上に輝度信号の主成分となる色が市松状に配置され、残りの部分に色情報成分となる複数色が配列された色配列の色フィルタ部を有する。 - 特許庁

The display panel in which a pixel array area including a plurality of pixel cells having an active element arranged in a matrix form is included and in which a relative position of a first active element of a first pixel cell in the pixel cell is different from that of a second active element of a second pixel cell in the pixel cell, is adopted.例文帳に追加

マトリクス形状で設置されたアクティブ素子を有する複数の画素セルを含む画素アレイ域を含み、前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なるディスプレイパネルを採用する。 - 特許庁

The substrate using a TFT has pixel electrodes (9a) arranged in a matrix on a TFT array substrate and has a light shielding film (11a) comprising a high melting point metal and cut into stripes formed in the lower side of the pixel TFT (30), a scanning line (3a), a storage capacitor electrode (3b) or the like.例文帳に追加

本発明のＴＦＴを用いた基板は、ＴＦＴアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。 - 特許庁

An array substrata 100 is provided with a wiring part X, switching elements, an insulation layer 24 formed by covering the wiring part and the switching elements and pixel electrodes 151, formed on the insulation layer in a matrix and connection to the switching elements, via contact holes formed on the insulation layer.例文帳に追加

アレイ基板１００は、配線部Ｘと、スイッチング素子と、配線部及びスイッチング素子を覆って形成された絶縁膜２４と、絶縁膜上にマトリクス状に形成され絶縁膜に形成されたコンタクトホールを介してスイッチング素子に接続された画素電極１５１と、を有している。 - 特許庁

Even if the light made incident from the back side of a TFT array substrate 30 is reflected by the black matrix film 13 and data lines 11 and is further reflected by the 1st shading film 3, any of the reflected light is emitted to the 2nd shading film 5, and is absorbed and interrupted by the 2nd shading film 5.例文帳に追加

ＴＦＴアレイ基板３０の裏面側から入射した光がブラックマトリックス膜１３やデータ線１１で反射され、さらに第１遮光膜３で反射されても、それらの反射光はいずれも第２遮光膜５に照射され、第２遮光膜５で吸収されて遮断される。 - 特許庁

This device is constituted so that input/output of data is performed in two directions of two side parts 113, 114 being adjacent and orthogonal each other of a square memory cell array in which memory cells are arranged in a matrix state at intersection positions of word lines and bit lines arranged in a lattice state and intersecting orthogonally each other.例文帳に追加

格子状に配列された互いに直交するワード線およびビット線の交差位置にメモリセルがマトリクス状に配置されている方形のメモリセルアレイの、互いに隣接して垂直な２つの縁（辺）部１１３，１１４の２方向にデータの入出力を行うように構成する。 - 特許庁

The substrate using a TFT has pixel electrodes (9a) arranged in in a matrix on a TFT array substrate and has a light shielding film (11a) comprising a high melting point metal and cut into stripes formed in the lower side of the pixel TFT (30), a scanning line (3a), a storage capacitor electrode (3b) or the like.例文帳に追加

本発明のＴＦＴを用いた基板は、TFTアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。 - 特許庁

A display device is provided with a matrix array of a plurality of display pixels PX, a plurality of scanning lines 11 along rows of the display pixels PX, a plurality of signal lines 12 along columns of display pixels, and power supply wiring connected to the display pixels PX in common.例文帳に追加

表示装置は複数の表示画素ＰＸのマトリクスアレイと、複数の表示画素ＰＸの行に沿った複数の走査線１１と、複数の表示画素の列に沿った複数の信号線１２と、複数の表示画素ＰＸに共通に接続される電源配線とを備える。 - 特許庁

A data processing computer receives the measurement result file F21, classifies it into a TEG folder F35, an element type folder F36 or the like, according to the name of the matrix array TEG and the measurement target address indicated in the file, and generates a measurement data file F38.例文帳に追加

データ処理用コンピュータは、この測定結果ファイルＦ２１を受けて、その中に記載されている行列型配置ＴＥＧの名称や測定対象アドレスなどに応じて、ＴＥＧフォルダＦ３５や素子種類フォルダＦ３６といった分類を行い、測定データファイルＦ３８を生成する。 - 特許庁

The output of the array is cut out at specified intervals by using a time window in a noise component matrix calculation part 122, and the direction of a noise source for vehicle travel direction and lane direction in each time window is estimated by an α-direction calculation part 410 and a β-direction calculation part 417.例文帳に追加

その出力を、雑音成分行列算出部１２２で時間窓を用いて周期的に切出し、α方向算出部４１０、β方向算出部４１７でそれぞれの時間窓における車両進行方向と車線方向についての音源方向を推定する。 - 特許庁

The array substrate of the translucent liquid crystal display has: a plurality of reflecting parts 5 and transmitting parts 6 forming a rugged structure; a plurality of pixel electrodes 8 disposed in a matrix state and overlapped on the reflecting parts and the transmitting parts; and switching elements connected to the respective pixel electrodes.例文帳に追加

半透過型液晶表示装置のアレイ基板は、凹凸構造を有した複数の反射部５および透過部６と、マトリクス状に配置されているとともに反射部および透過部に重ねて設けられている複数の画素電極８と、画素電極に接続されたスイッチング素子とを有している。 - 特許庁

A second lens array 24 of a uniformizing optical system 20 includes element lenses 24a arranged in a matrix, and a boundary between the respective element lenses 24a is formed by an intersecting line between a curved surface of the specified element lens 24a and a curved surface of the adjacent element lens 24a.例文帳に追加

均一化光学系２０の第２レンズアレイ２４がマトリクス状に配列された要素レンズ２４ａを含み、各要素レンズ２４ａの境界が、特定の要素レンズ２４ａのレンズ曲面と、隣接する要素レンズ２４ａのレンズ曲面との交線によってそれぞれ形成される。 - 特許庁

To align an array of a plurality of pixel electrodes in a unit pixel with the direction of signal line arrangement without complicating the wiring layouts of scanning lines and signal lines, while keeping the scanning lines and the signal lines in the same direction as those in the conventional arrangement on an active matrix board.例文帳に追加

アクティブマトリクス基板において、走査線および信号線を従来の配設方向と同一の方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせる。 - 特許庁

To provide a structure allowing the formation of a thin-film transistor on a support board for imparting a current-limiter to an electron source array comprising fine particles of an electron emission material and to provide a cold-cathode light source and a thin image formation device capable of X-Y matrix drive.例文帳に追加

電子放出材料の微粒子からなる電子源アレイに電流制限機構を付与するために支持基板上の薄膜トランジスタの形成を可能にした構成を提供すると共に、ＸＹマトリクス駆動可能な冷陰極光源及び薄型画像形成装置を提供する。 - 特許庁

To enable an array processor to operate good even when a plurality of operation states are set to a part of a plurality of contexts at the array processor in which many processor elements executing data processing corresponding to instruction codes set as data are arranged in matrix form and a state management part makes operation states of these many processor elements transit in order at every cycles by contexts consisting of instruction codes.例文帳に追加

データ設定される命令コードに対応してデータ処理を実行する多数のプロセッサエレメントが行列形状に配列されており、これら多数のプロセッサエレメントの動作状態を状態管理部が命令コードからなるコンテキストにより動作サイクルごとに順次遷移させるアレイ型プロセッサにおいて、複数のコンテキストの一部に複数の動作状態を設定しても良好に動作可能とする。 - 特許庁

The oligomer array chip has a substrate, a main array on the substrate including a plurality of subarrays aligned in rows, wherein each of subarrays includes a plurality of spots arranged in a matrix, and a plurality of oligomer probes having a sequence and including the plurality of oligomer probes deposited onto the corresponding spot out of the plurality of spots.例文帳に追加

本発明のオリゴマープローブアレイチップは基板、前記基板上に配列されたメインアレイであって、前記メインアレイは行方向で整列した多数のサブアレイを含み、前記各サブアレイはマトリックス形態で配列された複数のスポットを含むメインアレイ、および複数のオリゴマープローブであって、前記各オリゴマープローブは各々のシーケンスを有し前記複数のスポット中、対応するスポットに付着した複数のオリゴマープローブを含む。 - 特許庁

The keyboard to be operated for inputting key information to electronic equipment is composed of a substrate 10 and a key array 20, composed of 55 enter keys 21 arranged in a matrix form on the substrate, and when 2×2 pieces, namely, four adjacent enter keys 21 are selected arbitrarily from among the key array 20, four selected enter keys 21 are operated singly or while simultaneously combining two to four keys.例文帳に追加

電子機器にキー情報を入力するために操作されるキーボードにおいて、基板１０と、基板上にマトリクス状に配設された５５個の入力キー２１で構成されたキーアレイ２０とを備え、キーアレイ２０から隣接する２×２個の４つの入力キー２１を任意選択したときに、選択された４つの入力キー２１は、単独で、又は２つから４つを同時に組み合わせて操作されるようになされたものである。 - 特許庁

The imaging apparatus includes an electron emission source array 250 with an electron emission source arranged in a matrix shape, a photoelectric conversion film 230 faced and retained by the electron emission source array 250, sequentially selects a horizontal scanning line 257 for every video signal output period, then emits electrons to the photoelectric conversion film 230 from the electron emission source contained in the selected horizontal scanning line 257 to read out a video signal.例文帳に追加

撮像装置は、電子放出源がマトリクス状に配置される電子放出源アレイ２５０と、電子放出源アレイ２５０に対向保持される光電変換膜２３０とを有し、映像信号出力期間毎に水平走査ライン２５７を順次選択し、当該選択された水平走査ライン２５７に含まれる電子放出源から光電変換膜２３０に電子を放出して映像信号を読み出す。 - 特許庁

A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array. 例文帳に追加

第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁

In a TFT array substrate 10 of a reflection type or a transflective/reflective type electrooptical device, rugged patterns 8g for scattering light are formed on the surface of a light reflection film 8a by forming a lower side ruggedness forming film 13a in each pixel 100a formed in a matrix shape.例文帳に追加

反射型、あるいは半透過・反射型の電気光学装置のＴＦＴアレイ基板１０において、マトリクス状に形成された各画素１００ａの各々に下層側凹凸形成膜１３ａを形成することにより、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを形成している。 - 特許庁

In a TFT array substrate 10 of a reflection or transflection type electro-optical device, irregular patterns 8g for scattering light are formed on the surface of the light-reflecting films 8a by forming lower side irregularities-forming films 13a at each pixel 100a formed in a matrix form.例文帳に追加

反射型、あるいは半透過・反射型の電気光学装置のＴＦＴアレイ基板１０において、マトリクス状に形成された各画素１００ａの各々に下層側凹凸形成膜１３ａを形成することにより、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを形成している。 - 特許庁

In a readout circuit 14A arranged in each column of a matrix-shaped array of unit pixels 11, a reset signal Vp and a pixel signal Vd are respectively sampled by a switch 21 a plurality of times each, and addition is performed by a feedback capacitor 26 so that an amplification rate can be optionally set according the number of sampling times.例文帳に追加

単位画素１１の行列状配列の列毎に配される読み出し回路１４Ａにおいて、リセット信号Ｖｐおよび画素信号Ｖｄについてそれぞれ、スイッチ２１によって複数回ずつサンプリングしかつ帰還容量２６で加算するようにし、サンプリングの回数によって増幅率を任意に設定可能な構成とする。 - 特許庁

The substrate 100 for electrooptical device which has a memory cell array including a plurality of memory cells 101 arrayed in matrix and digitally driven is characterized in that each memory cell 101 has an analog switch SW1 inverting the phase of supplied data and data whose phase is already inverted are supplied to the memory cell 101.例文帳に追加

マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。 - 特許庁

The signal line of the matrix array substrate consists of a lower layer wiring 31 of the signal line formed simultaneously with a drain electrode 32, and an upper layer wiring 51 of the signal line (auxiliary conductive layer) formed simultaneously with a pixel electrode 52, with the layers electrically connected to each other via a contact hole 41 for signal line upper and lower layers which penetrates through an insulating film 4 between the layers.例文帳に追加

信号線は、ドレイン電極３２と同時に作成される信号線下層配線３１と、画素電極５２と同時に作成される信号線上層配線（補助導電層）５１とが、これらの間の絶縁膜４を貫く、信号線上下層間コンタクトホール４１を介して互いに導通されて成る。 - 特許庁

To provide an ultrasonic measurement method and an apparatus therefor, for carrying out such a high S/N ratio measurement that noise caused by bottom echo is reduced in order to lessen a variation depending on a flaw detection direction, for a short time without mechanically scanning omnidirectionally, in an omnidirectional flaw detection through 360° by using a matrix array sensor.例文帳に追加

マトリクスアレイセンサによる３６０度の全方位欠陥検出において、全方位において機械走査することなく、底面エコーが原因となるノイズを軽減した、探傷方向に依存するムラが少ない高ＳＮ比の測定を短時間で実施することができる超音波測定方法及び装置を提供することにある。 - 特許庁

A solid-state imaging apparatus includes: a pixel array section 1 including pixels PC disposed in matrix; a sample/hold signal converting circuit 11 for detecting a signal component of each of the pixels PC by CDS; and a timing control circuit 9 for sampling a reference level of the analog CDS after a reference level of the digital CDS is converted into a digital value.例文帳に追加

トリックス状に画素ＰＣが配置された画素アレイ部１と、各画素ＰＣの信号成分をＣＤＳにて検出するサンプルホールド信号変換回路１１と、デジタルＣＤＳの基準レベルがデジタル値に変換された後にアナログＣＤＳの基準レベルをサンプリングさせるタイミング制御回路９とを設ける。 - 特許庁

The light diffusing body which diffuses light is obtained by arranging diffraction grating cells each comprising a diffraction grating formed by disposing plural curves of the same shape nearly parallel to one another in a prescribed direction on a planar substrate comprising a light reflecting or light transmissive material in an array or matrix form.例文帳に追加

光を拡散させる光拡散体において、光反射性または光透過性を有する材質からなる平面状の基板に、同一形状の複数の曲線を所定方向に互いにほぼ平行に並設してなる回折格子から構成される回折格子セルを、アレイ状またはマトリクス状に複数個配設して成る。 - 特許庁

An optical transmitter 10 is composed of a light source 12 for emitting a light beam for wirelessly transmitting information, and a micromirror array unit 14 having micromirrors disposed in a matrix form for reflecting the light beam emitted from the optical source toward a light-receiving means 11 disposed at a distant place.例文帳に追加

情報を無線伝達するための光ビームを射出する光源１２と、微小ミラーがマトリクス状に配置され、光源から射出された光ビームを、離れた場所に設置された光受信手段１１に向けて反射する微小ミラーアレイユニット１４とを設けて光空間伝送装置１０を構成する。 - 特許庁

A semiconductor substrate 1 is formed with a plurality of semiconductor devices 2 having the diaphragm structure in a matrix in an array of rows and columns; and among orthogonal division lines 4 which individually divide the respective semiconductor devices 2, only row or column parallel division lines 4 are formed with continuous V shaped grooves 3 by anisotropic etching.例文帳に追加

半導体基板１には、縦方向および横方向に桝目状に、ダイアフラム構造を有する複数の半導体デバイス２が形成され、各半導体デバイス２を個々に分割する直交する分割ライン４のうち、一方の平行する分割ライン４上のみに連続して、異方性エッチングによりＶ溝３が形成されている。 - 特許庁

The first memory cell array 110, in which memory cells are arranged in a matrix pattern, comprises a first signal electrode 112, a second signal electrode 116 arranged in the direction in which the first signal electrode 112 intersects, and at least a ferroelectric layer 114 arranged between the first signal electrode 112 and the second signal electrode 116.例文帳に追加

第１メモリセルアレイ１１０は、メモリセルがマトリクス状に配列され、第１信号電極１１２と、第１信号電極１１２が交差する方向に配列された第２信号電極１１６と、少なくとも第１信号電極１１２と第２信号電極１１６との間に配置された強誘電体層１１４とを含む。 - 特許庁

A FIFO memory has a memory cell array 11 in which a plurality of memory cells are arranged in a matrix state, an address counter 15a synchronizing with a clock signal ARCK, counting up, and generating an address for read-out, and a parallel/serial converting circuit 23 outputting an address for read-out generated by the address counter 15a to the outside.例文帳に追加

ＦＩＦＯメモリは、複数のメモリセルをマトリクス状に配置したメモリアレイ１１と、クロック信号ＡＲＣＫに同期してカウントアップし、読み出し用アドレスを生成するアドレスカウンタ１５ａと、アドレスカウンタ１５ａにより生成された読み出し用アドレスを外部に出力するパラレル／シリアル変換回路２３とを有する。 - 特許庁

A nonvolatile semiconductor memory device includes a memory section comprising a memory cell array in which nonvolatile memory cells are disposed in matrix and having a binary data storage region for storing binary data with single threshold for data identification and a multi-valued data storage region for storing multi-valued data with multiple thresholds for data identification, and a memory controller controlling the memory section.例文帳に追加

不揮発性メモリセルをマトリクス状に配列してなるメモリセルアレイからなり、データ識別のしきい値が１つの２値データを記憶する２値データ記憶領域とデータ識別のしきい値が複数の多値データを記憶する多値データ記憶領域とを有するメモリ部と、このメモリ部を制御するメモリコントローラとを備える。 - 特許庁

To provide a flat display device of which the disconnection failure of a signal line can be prevented sufficiently, and also the yield of manufacture can be prevented from decreasing, caused by a short circuit across a counter substrate at a crossing part 7 of a scanning line 11 and a signal line 8, in a matrix array substrate used for the flat display device or the like.例文帳に追加

平面表示装置等に用いられるマトリクスアレイ基板において、信号線の断線不良を充分に防止するとともに、走査線１１と信号線８との交差部７での対向基板との短絡に起因する平面表示装置の製造歩留の低下を防止できるものを提供する。 - 特許庁

In the array 200, memory cells are arranged in a matrix-like state and first signal electrodes 30, second signal electrodes 34 which are arranged in the direction crossing the electrodes 30, and dielectric layers 32 which are arranged at least in the crossing areas of the electrodes 30 and 34 are contained.例文帳に追加

メモリセルアレイ２００は、メモリセルがマトリクス状に配列され、第１信号電極３０と、該第１信号電極３０と交差する方向に配列された第２信号電極３４と、少なくとも第１信号電極３０と第２信号電極３４との交差領域に配置された強誘電体層３２と、を含む。 - 特許庁