「matrix array」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Since an interference film filter main body 3 is formed on the whole rear surface of a transparent substrate 1 after an array or a matrix of a convex lens 2 is formed on the surface of the transparent substrate 1, the interference film filter with condensing function which is uniform in the optical characteristics, small in size and low in cost is realized with a high yield.例文帳に追加

凸レンズ２のアレイあるいはマトリクスを透明基板１の表面に形成した後で、その透明基板１の裏面全面に干渉膜フィルタ本体３を形成するので、高い歩留まりで特性の均一な小型、低コストの集光機能付き干渉膜フィルタを実現することができる。 - 特許庁

The camera is equipped with a CCD imaging device 4 being a color imaging device where a Bayer matrix color filter array consisting of color filters R, G and B, for example, is formed and performing the AF arithmetic operation based on a signal G outputted from the device 4 by radiating AF auxiliary light to a subject from an AF auxiliary light source 17.例文帳に追加

例えば、Ｒ、Ｇ、Ｂの色フィルタから成るベイヤ配列色フィルタアレイが形成されたカラー撮像素子であるＣＣＤ撮像素子４を備え、ＡＦ補助光源１７からＡＦ補助光を被写体に照射して、ＣＣＤ撮像素子４から出力されるＧ信号に基づいてＡＦ演算を行うカメラに適用される。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 62 transferring charge accumulated in the photodiode 61 to a floating diffusion region 63 and a reset transistor 64 resetting charge in the floating diffusion region 63, are arranged in a matrix in a plane.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。 - 特許庁

In a 2nd step 12, four bits as an element of the 16×16 matrix table specified with a row number which is odd-numbered four bits counted from the most significant digit bit of the 8-bit input bit array and a column number which is even-numbered four bits counted from the most significant digit bit are outputted.例文帳に追加

第２ステップ１２においては、８ビットの入力ビット列の最上位ビットから数えて奇数番目の４ビットを行番号、最上位ビットから数えて偶数番目の４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

A TFT substrate 1 that is the active matrix equipped with the thin film transistor array is so configured that many gate wirings 3 arranged with a predetermined pitch and many source wirings 4 arranged with a predetermined pitch intersect in an insulated state putting a gate insulating film 5 therebetween, and thin film transistors 10 are formed at intersecting points.例文帳に追加

薄膜トランジスタアレイを備えるアクティブマトリックスであるＴＦＴ基板１は、所定のピッチで配列された多数のゲート配線３…と所定のピッチで配列された多数のソース配線４…とがゲート絶縁膜５を挟んで絶縁状態に交差し、この交差部分に薄膜トランジスタ１０が形成されている。 - 特許庁

This is the active matrix type liquid crystal display device using a TFT array, a dummy passivation film 12 using the same material as a passivation film 7 in a TFT part is arranged in the neighborhood of the passivation film 7 in the TFT part at the position on a gate electrode 4 and also at the position not overlapped with a source electrode 9.例文帳に追加

ＴＦＴアレイを用いたアクティブマトリクス型液晶表示装置であって、ＴＦＴ部におけるパッシベーション膜７と同一の材料を用い、ＴＦＴ部におけるパッシベーション膜７の近傍であって、ゲート電極４上に位置するとともに、ソース電極９とは重ならない位置にダミーパッシベーション膜１２を配置する。 - 特許庁

In the active matrix system display device 100, the n(n≥2)-line alternating drive is performed, and the line, immediately after the polarity of the gradation voltage of the n line alternating drive of each column is inverted at this time, is controlled by distributing the line, in terms of the space and the time in the pixel array in the display device.例文帳に追加

本発明は、アクティブ・マトリクス方式の表示装置において、ｎ(ｎ≧２)ライン交流化駆動を行い、この時の各列のnライン交流化駆動の階調電圧の極性が反転した直後のラインを、表示装置における画素アレイ内において、空間的、時間的に分散させることによって制御する。 - 特許庁

This biopolymer analytical chip 1 includes a transparent substrate 17, a solid imaging device 3 arrayed in two dimensional array-like with photoelectric transfer elements as picture elements on the transparent substrate 17, a film 32 bonded onto a photoreception face of the solid imaging device 3, and spots 60, 60 dotted in matrix-like on the film 32.例文帳に追加

生体高分子分析チップ１は、透明基板１７と、透明基板１７上において画素としての光電変換素子を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面に貼り付けられたフィルム３２と、フィルム３２上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁

The MONOS memory 2 has a memory cell array in which a plurality of memory cells storing data by accumulating electric charges in an electric charge trap in a plurality of ferroelectric films laminated on the semiconductor are arranged in a matrix state and memory cells are connected by a plurality of common lines of a row direction and a column direction.例文帳に追加

ＭＯＮＯＳメモリ２が、半導体上に積層された複数の誘電体膜内の電荷トラップに電荷を蓄積してデータを記憶する複数のメモリセルを行列状に配置させ、行方向および列方向の複数の共通線によりメモリセル間を接続させたメモリセルアレイを有している。 - 特許庁

Dots 104 are formed sequentially in the main scanning direction of a dot array 103 by moving a matrix head 102 arranged with nozzles 101 ejecting a writing material for forming a dot relatively to an matter to be drawn in the main scanning direction thus writing a plurality of dot arrays 103 composed of the dots 104.例文帳に追加

ドットを形成する描画用材料を吐出するノズル１０１がマトリクス状に配置されたマトリクスヘッド１０２を、被描画物に対して主走査方向に相対的に移動することにより、ドットアレイ１０３の主走査方向にドット１０４を順次形成し、ドット１０４により構成される複数のドットアレイ１０３を描画する。 - 特許庁

The wiring drive unit for driving wiring of an EL display panel having a pixel array part corresponding to an active matrix driving system has a function for applying specific reference potential set for every emitted light color to the wiring for correction of the threshold voltage of a transistor for driving the EL light emitting element.例文帳に追加

アクティブマトリクス駆動方式に対応する画素アレイ部を有するＥＬ表示パネルの配線を駆動する配線駆動装置として、ＥＬ発光素子を駆動するトランジスタの閾値電圧の補正用に、発光色毎に設定された固有の基準電位を配線に印加する機能を有するものを提案する。 - 特許庁

To provide a process for multi-item multiple sample inspection by preparing a matrix substrate to which biological specimens of different properties and different origins are bonded and spotting oligonucleotides having different sequences, proteins and medicines on the array, in order to inspect multiple samples simultaneously on the multi-items.例文帳に追加

多検体について同時に多項目検査することを目的とし、異なる性質、起源を持つ生物試料の結合したマトリクス基板を作製し、さらにそれぞれのマトリクス上に、異なる配列のオリゴヌクレオチド、蛋白質、薬剤をアレイ上にスポッテイングすることにより多検体を同時に多項目検査する方法を提供すること。 - 特許庁

To make significantly decreasable the number of production processes and the production cost, to make formable the columnar spacer with more uniform height of projections, and to make improvable the stability of the product quality, in a matrix array substrate equipped with a columnar spacer and a flattening film and in a production method of the substrate.例文帳に追加

柱状スペーサ及び平坦化膜を備えたマトリクスアレイ基板、及びその製造方法において、製造工程数及び製造コストを大幅に削減することができ、また、柱状スペーサの突起高さをより均一にでき、これにより製品の品質安定性を向上することができるものを提供する。 - 特許庁

An imaging apparatus comprises: a pixel array including pixels each having a photoelectric conversion portion generating and accumulating a signal charge in response to incident light, the pixels arranged in a two-dimensional matrix; and a vertical scan circuit that resets the photoelectric conversion portion for each selected row and reads a signal of the pixel for each selected row.例文帳に追加

撮像装置は、入射光に応じた信号電荷を生成して蓄積する光電変換部を有する画素が２次元行列状に配置された画素アレイと、光電変換部のリセットを選択行毎に実施し、画素の信号の読み出しを選択行毎に実施する垂直走査回路とを有している。 - 特許庁

A CMOS color image sensor 10 which is a solid image pickup device is provided with an image array 14 composed by arranging a plurality of pixels 12 converting incoming rays into electric signals in a matrix form having a plurality of rows and columns row selection lines HL0-HL5, and column reading lines VL0 and VL1.例文帳に追加

固体撮像素子であるＣＭＯＳカラーイメージセンサ１０は、入射光量を電気信号に変換する複数の画素１２を、複数の行と複数の列とを有するマトリクス状に配置して成る画素アレイ１４を備え、また、行選択線ＨＬ０〜ＨＬ５と列読出線ＶＬ０、ＶＬ１とを備えている。 - 特許庁

In this method and device for reducing the average access time to the nonvolatile memory in the read-out phase, the read-out phase is generated from a matrix array 2 in a memory cell having a related logic for recognizing an access address to the memory both in a page mode and a burst mode.例文帳に追加

本発明は、読出しフェーズにおける不揮発性メモリの平均アクセス時間を減少させるための方法と装置に関し、ページ・モードまたはバースト・モードのどちらにおいても、メモリへのアクセス・アドレスを認識するためのロジックが関連付けされたメモリ・セルのマトリックス・アレイ２から、読出しフェーズが発生するものである。 - 特許庁

A cell block MCBij constituted so that a plurality of unit cells in which both ends of a ferroelectric capacitor are connected to a source and a drain of a transistor are connected in series, one end is connected to a first terminal A through a selection gate and the other end is connected to a second terminal are arranged in a matrix state, so that a cell array 1 is constituted.例文帳に追加

トランジスタのソース、ドレインに強誘電体キャパシタの両端を接続してなる複数のユニットセルが直列接続され、その一端が選択ゲートを介して第１の端子Ａに接続され他端が第２の端子Ｂに接続されて構成されたセルブロックＭＣＢｉｊがマトリクス配列されてセルアレイ１が構成される。 - 特許庁

This liquid crystal display is provided with an array substrate 100 having pixel electrodes 151 arranged in a matrix form, an opposite substrate 200 which is arranged oppositely to the substrate 100 and has a counter electrode 204 and a liquid crystal layer 300 which is arranged between the substrates 100 and 200 and contains a liquid crystalline composition.例文帳に追加

液晶表示装置は、マトリクス状に配置された画素電極１５１を有するアレイ基板１００と、アレイ基板１００に対向配置された対向電極２０４を有する対向基板２００と、アレイ基板１００と対向基板２００との間に配置された液晶組成物を含む液晶層３００と、を備えて構成されている。 - 特許庁

On the organic EL display device having flat and rectangular pixel electrodes 26 arranged on an array substrate 10 in matrix-shape, liquid reservoir parts 38 are formed at four corners of pixels 20, the pixel electrodes 26 are communicated with the liquid reservoir parts 38, and a liquid injection port 40 formed smaller than the liquid reservoir part 38 is arranged.例文帳に追加

アレイ基板１０上に平面形状矩形の画素電極２６がマトリックス状に配置された有機ＥＬ表示装置において、画素電極２０の４つの角部に液溜まり部３８をそれぞれ形成し、画素電極２６から液溜まり部３８へ連通し、かつ、液溜まり部３８より小さく形成された液入口４０を有する。 - 特許庁

An array base plate 100 includes an organic EL element 40 formed by a first electrode 60 formed like an independent island in each pixel arranged in a matrix, a second electrode 66 disposed opposite to the first electrode 60 and formed in common to all pixels, and a light emitting layer 64 held between the first electrode 60 and the second electrode 66.例文帳に追加

アレイ基板１００は、マトリクス状に配置された画素毎に独立島状に形成された第１電極６０と、第１電極６０に対向して配置され全画素に共通に形成された第２電極６６と、第１電極６０と第２電極６６との間に保持された発光層６４と、によって構成された有機ＥＬ素子４０を備えている。 - 特許庁

This biopolymer analysis chip 1 is equipped with a transparent substrate 17, a solid imaging device 3 formed by arraying double gate transistors 20 in a two-dimensional array shape on the transparent substrate 17, a reflection prevention film 35 formed on the light receiving surface of the solid imaging device 3, and spots 60, 60 scattered in a matrix form on the surface of the reflection prevention film 35.例文帳に追加

生体高分子分析チップ１は、透明基板１７と、透明基板１７上においてダブルゲートトランジスタ２０を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面上に成膜された反射防止膜３５と、反射防止膜３５の表面上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁

In an active matrix substrate 201, a plurality of pairs of TFTs 104 and pixel electrodes 9 are arranged like an array, where each TFT 104 includes a gate electrode 2 and a gate insulating film 3 which are formed on a substrate 1, a channel layer comprising a crystalline semiconductor film 41 and/or an amorphous semiconductor film 42, a source electrode 5s, and a drain electrode 5d.例文帳に追加

アクティブマトリックス基板２０１は、基板１上に形成されたゲート電極２及びゲート絶縁膜３と、結晶性半導体膜４１及び／又は非晶質半導体膜４２からなるチャネル層と、ソース電極５ｓ及びドレイン電極５ｄとを備えたＴＦＴ１０４と、画素電極９とが複数対アレイ状に配置されたものである。 - 特許庁

This ferroelectric memory device 1000 has a memory cell array 100 in which memory cells are arranged in a matrix-like state and a lower electrode 12, an upper electrode 16 arranged in a direction intersecting the lower electrode 12, and the ferroelectric layer 14 which is positioned in at least the intersecting area of the upper and the lower electrodes 16 and 12 are contained.例文帳に追加

強誘電体メモリ装置１０００は、メモリセルがマトリクス状に配列され、下部電極１２と、下部電極１２と交差する方向に配列された上部電極１６と、少なくとも上部電極１６と下部電極１２との交差領域に配置された強誘電体層１４と、を含むメモリセルアレイ１００を有する。 - 特許庁

A TFT array substrate (10) is equipped with a plurality of transflective type pixel electrodes (9a) two-dimensionally arrayed in a matrix, further respectively having a permeable region and a reflective region and, at the same time, having surfaces formed in projecting and recessing shapes at least on the corresponding reflective region and wiring and electronic elements to supply picture signals to the pixel electrodes.例文帳に追加

ＴＦＴアレイ基板（１０）は、マトリクス状に平面配列されており且つ透過領域及び反射領域を夫々有すると共に少なくとも該反射領域において表面が凹凸に形成された複数の半透過反射型の画素電極（９ａ）と、該画素電極に画像信号を供給するための配線や電子素子を備える。 - 特許庁

A display device having a screen of cell array constitution such that cells in a cell column constituting a column of matrix display generate the same color and adjacent cell columns generate different colors is used and display pixels as groups of a plurality of cells corresponding to respective pixels of an input image are shifted in row position, field by field, to perform interlaced display.例文帳に追加

マトリクス表示の列を構成するセル列においてセルの発色が同一であり、かつ隣り合うセル列どうしの間で発色が異なるセル配列構成の画面をもつ表示デバイスを用い、入力画像の各画素に対応する複数のセルの組である表示画素の位置をフィールドごとに行方向にずらしてインタレース表示を行う。 - 特許庁

The semiconductor memory device comprises a semiconductor layer 13 formed on an insulating film 12, and a memory cell array having a plurality of memory cells 10 in which first and second transistors Tr1, Tr2 formed in the semiconductor layer are connected in series, formed and disposed in a matrix state connected to a bit line BL in which one side of the cell is connected and a reference potential is imparted to other side.例文帳に追加

絶縁膜１２上に形成された半導体層１３と、半導体層内に形成された第１および第２のトランジスタTr1，Tr2が直列接続されたメモリセル１０が複数個マトリックス状に配置形成され、前記メモリセルの一方側が接続されたビット線ＢＬに接続され、他方側に基準電位を与えられたメモリセルアレイとを備える。 - 特許庁

Termination impedances of the parasitic antenna elements 21, 22 are then changed, a transfer function between a transmitting antenna element 92 and the receiving antenna elements 11, 12 is measured under several different termination conditions and on the basis of the transfer function and the impedance matrix of an array antenna 4, the termination condition of the parasitic antenna elements 21, 22 is determined.例文帳に追加

そして、無給電アンテナ素子２１、２２の終端インピーダンスを変化させ、いくつかの異なる終端条件下において送信アンテナ素子９２と受信アンテナ素子１１、１２との間の伝達関数を測定し、この伝達関数とアレーアンテナ４のインピーダンス行列とを基に、無給電アンテナ素子２１、２２の終端条件を求める。 - 特許庁

A control means 61 for changing the pattern of the voltage applied to the unit electrodes 20b disposed in the matrix by controlling the switch means 60 changes the pattern of the voltage applied to micro electrodes so that an electrostatic force is generated between a sheet S and the electrode array 20 in the sheet conveying direction and in the direction perpendicular to the sheet conveying direction.例文帳に追加

そして、スイッチ手段６０を制御し、マトリックス状に配置された単位電極２０ｂに印加する電圧のパターンを変化させるコントロール手段６１は、シートＳと電極アレイ２０との間にシート搬送方向及びシート搬送方向と直交する方向の静電気力が発生するよう微小電極に印加する電圧のパターンを変化させる。 - 特許庁

The free-space optical transmission apparatus for transmitting information between a pair of multi-points by an optical beam to a plurality of the other apparatuses is provided with a light source 102 and a minute mirror array unit 104 composed of a plurality of minute mirrors arranged in the form of a matrix reflecting the optical beam emitted from the light source toward the plurality of the other apparatuses.例文帳に追加

複数の相手装置に対し、光ビームにより一対多地点間での情報伝送を行う光空間伝送装置において、光源１０２と、マトリクス状に配置された複数の微小ミラーにより構成され、光源から射出された光ビームを複数の相手装置に向けて反射する微小ミラーアレイユニット１０４とを設ける。 - 特許庁

The optical frequency distribution device distributes optical signals to a plurality of output ends by demultiplexing an optical frequency multiplex signal in which optical signals in different frequency bands are multiplexed and input in an input end by an optical frequency multiplexer/demultiplexer such as an array waveguide lattice, selecting, multiplexing, and outputting a singular or a plurality by an optical path converter such as an optical matrix switch.例文帳に追加

異なる周波数帯の光信号が多重され入力端に入力した光周波数多重信号を、アレー導波路格子などの光周波数合分波器で分波して、単数あるいは複数を光マトリックススイッチなどの光経路変換器で選択して合波し、出力することで光信号を複数の出力端に分配する光周波数分配装置とする。 - 特許庁

To provide a matrix array substrate which is used for a plane display device, etc., includes contact holes integrally penetrating gate insulating films and interlayer insulating films and patterns for forming auxiliary capacitors(Cs) to be superposed on scanning lines 11 and is capable of preventing the shorting between pixel electrodes 52 and the scanning line 11 and between the pixel electrodes 52 and preventing the fluctuation in the auxiliary capacitors.例文帳に追加

平面表示装置等に用いられるマトリクスアレイ基板であって、ゲート絶縁膜及び層間絶縁膜を一括して貫くコンタクトホールと、走査線１１に重ねられる補助容量（Ｃｓ）形成用パターンとを含むものにおいて、画素電極５２と走査線１１との間や画素電極５２間における短絡を防止でき、かつ、補助容量の変動を防止できるものを提供する。 - 特許庁

The array substrate 100 comprises an organic EL element 40 that is constructed of a first electrode 60 that is arranged in matrix-form and formed in a separated island shape for each picture element, a second electrode 66 that is arranged opposed to the first electrode 60 and formed in common for all picture elements, and a luminous layer 64 that is held between the first electrode 60 and the second electrode 66.例文帳に追加

アレイ基板１００は、マトリクス状に配置された画素毎に独立島状に形成された第１電極６０と、第１電極６０に対向して配置され全画素に共通に形成された第２電極６６と、第１電極６０と第２電極６６との間に保持された発光層６４と、によって構成された有機ＥＬ素子４０を備えている。 - 特許庁

An array board 100 is provided with an organic EL element 40 constituted of 1st electrodes 60 formed in a matrix like independent islands for individual pixels, 2nd electrodes 66 formed in common to all the pixels arranged to face the 1st electrodes and formed in common to all the pixels, and a light emitting layer 64 held between the 1st electrodes 60 and the 2nd electrodes 66.例文帳に追加

アレイ基板１００は、マトリクス状に配置された画素毎に独立島状に形成された第１電極６０と、第１電極６０に対向して配置され全画素に共通に形成された第２電極６６と、第１電極６０と第２電極６６との間に保持された発光層６４と、によって構成された有機ＥＬ素子４０を備えている。 - 特許庁

In the charged particle beam lens array 500 provided with an electrode for acceleration, an electrode for deceleration and a reference electrode, having a plurality of openings 528 arrayed in the shape of matrix respectively and which are laminated in the direction of optical axis of the charged particle beam, a spacer 521 consisting of an insulator is arranged at least between either ones of the electrode for acceleration, the electrode for deceleration and the reference electrode.例文帳に追加

マトリクス状に配列した複数の開口５２８をそれぞれに有する加速用電極と減速用電極と基準電極とを荷電粒子線の光軸方向に積層して備える荷電粒子線レンズアレイ５００において、前記加速用電極と前記減速用電極と前記基準電極との少なくとも何れかの間に絶縁体からなるスペーサ５２１を配設する。 - 特許庁

The semiconductor storage device includes: a memory cell array 11 composed of memory cells 21 arranged in a matrix; an X decoder 12 providing a prescribed voltage to gate terminals of the memory cells 21; a Y decoder 13 providing a prescribed voltage to source and drain terminals of the memory cells 21; and a BIST module performing the test by providing a signal to the X decoder 12 and the Y decoder 13.例文帳に追加

半導体記憶装置は、マトリックス状に配置されたメモリセル２１から構成されるメモリセルアレイ１１と、メモリセル２１のゲート端子を所定の電圧とするＸデコーダ１２と、メモリセル２１のソース端子及びドレイン端子を所定の電圧とするＹデコーダ１３と、Ｘデコーダ１２及びＹデコーダ１３に信号を与えて試験を行なうＢＩＳＴモジュールを有している。 - 特許庁

To provide a reconfigurableintegrated circuit, which is capable of flexibly setting the rate of fundamental tile having logic function and the rate of fundamental tile having input and output function, in the reconfigurable integrated circuit of a structure, in which a circuit block having switch matrix, function block and routing wiring, is employed as a fundamental tile while the fundamental tiles are arranged on the substrate in the shape of array.例文帳に追加

スイッチマトリックス、機能ブロック、およびルーティング配線を有する回路ブロックを基本タイルとし、この基本タイルを基板上にアレイ状に配置した構造の再構成可能集積回路において、ロジック機能を有する基本タイルの割合と、入出力機能を有する基本タイルの割合を柔軟に設定することができる再構成可能集積回路を提供する。 - 特許庁

The TFTs 30, light shielding films 11a and pixel electrodes 9a of the liquid crystal panel 100 formed with the light shielding films 11a along the boundary regions of the pixel electrodes 9a arranged in a matrix form with each other are formed in this order on a TFT array substrate 10 by interposing second interlayer insulating films 7a and third interlayer insulating films 7b therebetween.例文帳に追加

マトリクス状に配置された画素電極９ａ同士の境界領域に沿って遮光膜１１ａが形成された液晶パネル１００において、ＴＦＴ３０、遮光膜１１ａおよび画素電極９ａは、それぞれの間に第２層間絶縁膜７ａおよび第３層間絶縁膜７ｂを介在させてこの順にＴＦＴアレイ基板１０上に形成されている。 - 特許庁

This semiconductor memory is provided with a memory cell array in which memory strings including selection transistors and plural memory cells which are coupled with the transistors and have electric charge catching circuits in gate insulating films respectively are arranged in a matrix shape and a bias circuit 12 which supplies a prescribed potential to gates of memory cells to be coupled with nonselected selection transistors when selection transistors are nonselected.例文帳に追加

選択トランジスタ、およびこの選択トランジスタに結合され、それぞれがゲート絶縁膜中に電荷捕獲回路を有する複数のメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、選択トランジスタが非選択のときに、この非選択な選択トランジスタに結合されるメモリセルのゲートに、所定の電位を供給するバイアス回路１２とを具備することを特徴としている。 - 特許庁

Capacity information of other memory blocks 22-25 is written in a memory block 21 of a memory block array 15 having a plurality of memory blocks in which memory cells constituted of nonvolatile transistors are arranged respectively in a matrix state, it is read at batch erasure or at block erasure, and batch erasure or block erasure of memory blocks 22-25 are performed using read capacity information.例文帳に追加

不揮発性トランジスタによって構成されたメモリセルがそれぞれ行列状に配置された複数のメモリブロックを有するメモリブロックアレイ１５の内のメモリブロック２１に、他のメモリブロック２２〜２５の容量情報を書込んでおき、一括消去時またはブロック消去時にそれを読出して、読出した容量情報を用いて、一括消去またはメモリブロック２２〜２５のブロック消去を行うようにした。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

The array substrate 100 is equipped with a first electrode 60 formed in an independent island shape for every pixel PX arranged in a matrix, a second electrode 66 arranged facing to the first electrode 60 and formed commonly to all the pixels, an organic active layer 64 held between the first electrode 60 and the second electrode 66 and a separating wall 70 arranged along a peripheral edge of the first electrode 60 and separating each pixel.例文帳に追加

アレイ基板１００は、マトリクス状に配置された画素ＰＸ毎に独立島状に形成された第１電極６０と、第１電極６０に対向して配置され全画素に共通に形成された第２電極６６と、第１電極６０と第２電極６６との間に保持された有機活性層６４と、第１電極６０の周縁に沿って配置され各画素を分離する隔壁７０と、を備えている。 - 特許庁

This active matrix display is provided with a pixel array including a first set of first pixels and at least one second set of second pixels, a first refresh configuration for refreshing the first pixels with arbitrary image data, and at least one second refresh configuration for refreshing the second pixels of the second set or respective pixels of a plurality of second sets with the same image data.例文帳に追加

本発明のアクティブマトリクスディスプレイは、第１の画素の第１のセットおよび第２の画素の少なくとも１つの第２のセットを含む画素のアレイと、第１の画素を任意のイメージデータでリフレッシュする第１のリフレッシュ構成と、第２のセットの第２の画素、または複数の第２のセットの各々を同じイメージデータでリフレッシュする少なくとも１つの第２のリフレッシュ構成とを備えた、アクティブマトリクスディスプレイ。 - 特許庁

In a magnetic memory provided with a memory cell array in which memory cells having magnetic resistance elements being writable by changing resistance by making current flow are arranged in a matrix state, the test method of the memory includes a writing step performing writing of test data for the memory cell by using a writing pulse having height of writing pulse height or less during use also having narrower width than width of the writing pulse.例文帳に追加

電流を流して抵抗を変化させることにより書き込みが可能な磁気抵抗素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイを備えた磁気メモリにおいて、使用時の書き込みパルスの高さ以下の高さを有しかつ当該の書き込みパルスの幅よりも狭い幅を有する書き込みパルスを用いて前記メモリセルに試験データの書き込みを行う書き込みステップを備えている。 - 特許庁

This flat display panel comprises insulating substrates AR and CT, a liquid crystal layer LQ as an optical modulation layer held between these insulating substrates AR and CT, a group of electrodes EL formed on the translucent insulating substrates AR and CT opposedly to form a matrix array of display pixels with the liquid crystal layer, and plural signal lines X for supplying a signal voltage to the group of these electrodes EL respectively.例文帳に追加

平面表示パネルは絶縁基板ＡＲ，ＣＴと、これら絶縁基板ＡＲ，ＣＴ間に光変調層として挟持される液晶層ＬＱと、液晶層と一緒に表示画素のマトリクスアレイを構成するよう対向して透光性絶縁基板ＡＲ，ＣＴ上に形成される電極群ＥＬ、これら電極群ＥＬにそれぞれ信号電圧を供給する複数の信号線Ｘとを備える。 - 特許庁

The optoelectronic device has an electrooptic material held between a pair of a first substrate and a second substrate, and is equipped with a plurality of pixel electrodes arrayed in a matrix by being arranged in a pixel array area on the first substrate across first gap areas extending in a first direction and second gap areas crossing them and extending in a second direction, and also equipped with a counter electrode on the second substrate.例文帳に追加

電気光学装置は、一対の第１及び第２基板間に電気光学物質が挟持されてなり、第１基板上における画素アレイ領域に、第１方向に延びる第１間隙領域及びこれに交差する第２方向に延びる第２間隙領域を隔てて相互に配置されることで、マトリクス状に配列された複数の画素電極を備え、第２基板上に対向電極を備える。 - 特許庁