| 例文 |
multi-CPUの部分一致の例文一覧と使い方
該当件数 : 167件
To provide a method for thread processing in multi-call processing, which enables processing of an event for processing a call by using a CPU in the maximum mode without depending on a TSS scheduler for OS.例文帳に追加
OSのTSSスケジューラの実装に依存せず、CPUを最大限に使用し、呼処理イベントの処理を実行可能とするマルチ呼処理スレッド処理方法を提供する。 - 特許庁
Then when the multi-beam exposure device is powered off, respective indication values that a CPU currently supplies to the galvanomirror driving circuit are stored in the nonvolatile memory.例文帳に追加
その後、マルチビーム露光装置の電源がオフされると、そのときCPUからガルバノミラー駆動回路に対して供給しているそれぞれの指示値を不揮発性メモリに記憶させる。 - 特許庁
To provide a multi-CPU system capable of exclusive control to access to the same resource by a plurality of CPUs, by hardware without depending on an OS.例文帳に追加
OSに依存することなく、複数のCPUによる同一のリソースへのアクセスに対する排他制御をハードウェアで行うことができるマルチCPUシステムを提供する。 - 特許庁
This system includes a distributed multi-node computer system including central processor unit (CPU) nodes, input/output nodes and memory nodes that are mutually connected through an interconnect.例文帳に追加
インタコネクトを介して互いに接続されている複数の中央プロセッサユニット(CPU)ノードと入力/出力(I/O)ノードとメモリノードとを含む分散マルチノードコンピュータシステムを含む。 - 特許庁
A flash memory comprises memory cell arrays MA and MB including nonvolatile memory cells; multi-value flag parts 15A and 15B, and a control CPU 16 for controlling writing, reading and erasing of data to the memory cell arrays and the multi-value flag parts.例文帳に追加
本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイMA、MBと、多値フラグ部15A、15Bと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用CPU16とを備える。 - 特許庁
To execute a multi-window display control of OSD with a simple control by a CPU without having an OSD window administrative memory, relative to an OSD display circuit capable of displaying plural OSD's on an animation/static image by a multi-window.例文帳に追加
動画/静止画に複数のOSDをマルチウインドで表示できるOSD表示回路に関するもので、OSDウインドウ管理メモリを持つことなくCPUによる簡易な制御でOSDのマルチウインド表示制御を行うことを目的としている。 - 特許庁
This flash memory is provided with memory cell arrays MA, MB including a non-volatile memory cell, multi-level flag sections 15A, 15B, and a CPU 16 for control controlling write-in, read-out, and erasion of data for a memory cell array and a multi-level flag section.例文帳に追加
本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイMA、MBと、多値フラグ部15A、15Bと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用CPU16とを備える。 - 特許庁
To provide a multi-port memory which performs to a plurality of MPUs and CPU cores to assign a plurality of banks to a plurality of ports, to simultaneously write the same data to a plurality of banks through one port, and to simultaneously read the same data from a plurality of ports from one bank.例文帳に追加
複数のMPUやCPUコアに対し、複数のポートに複数バンクを割り当て、1つのポートを介して複数バンクへの同一データの同時書込を行い、1つのバンクから複数ポートから同一データの同時読出を行うマルチポートメモリを提供する。 - 特許庁
A CPU includes at least three multi-cores (cores 1, 2, 3), and when there is no paper size to print in a tray, paper cannot be fed, and print processing is determined to be impossible.例文帳に追加
CPUが少なくとも3つのマルチコア(コア1、コア2、コア3)で構成され、印刷する用紙サイズがトレイにない場合は給紙不可となり、印刷処理が不可能と判定される。 - 特許庁
To provide a routing method which enables a CPU at an arbitrary node to access an arbitrary configuration register on a multi-node computer system and can actualize a global register for the computer system.例文帳に追加
多ノードのコンピュータシステムにおいて、任意のノードのCPUからコンピュータシステム上の任意のコンフィグレーションレジスタにアクセスでき、またグローバルレジスタを実現できるルーティング方法を提供する。 - 特許庁
When a multi-view display mode is set, a CPU reads the list images from the ROM, and temporarily stores the list images into a DRAM, and inputs the list images to an image segmentation control part.例文帳に追加
マルチビュー表示モードに設定されている場合には、CPUは、一覧画像をROMから読み出し、DRAMに一時的に記憶すると共に、画像切り出し制御部へ入力する。 - 特許庁
A liquid scintillation counter 10 comprises an HPD 24, a charge amplifier 26, a voltage amplifier 28, a comparator 30, a counter 32, a multi-channel analyzer 34, a CPU 36, a display 38 and the like.例文帳に追加
液体シンチレーションカウンタ10は、HPD24、チャージアンプ26、電圧アンプ28、比較器30、カウンタ32、マルチチャネルアナライザ34、CPU36、ディスプレイ38等を備えて構成される。 - 特許庁
To increase the RIP (Raster Image Processor) processing speed of VDP (Variable Data Print) by making a good use of merits of two systems of page parallel processing and object parallel processing in parallel processing using a multi-core CPU.例文帳に追加
マルチコアCPUを用いた並列処理において、ページ並列処理、オブジェクト並列処理の2つの方式それぞれのメリットを活かすことでVDPのRIP処理速度をより高める。 - 特許庁
A technique, for translating application programs written using a parallel programming model for execution on the multi-core GPU for execution by the general purpose CPU, is described.例文帳に追加
本発明は、マルチコアGPUで実行するために並列プログラミングモデルを使用して書かれたアプリケーションプログラムを、汎用のCPUにより実行するように変換する技術について述べる。 - 特許庁
To provide an information processor capable of flexibly controlling operation depending on a situation in consideration of characteristics of a multi-core CPU having a plurality of cores.例文帳に追加
複数のコアを有するというマルチコアCPUの特性を考慮した動作制御をその時々の状況に応じて柔軟に行うことを実現した情報処理装置を提供する。 - 特許庁
If the multi-function apparatus 10 stops abnormally due to hang-up of the main CPU 11, log data stored in the compound machine 10 can be acquired by the administrator terminal 40 by transmission of a log acquisition request packet from the administrator terminal 40 to the multi-function apparatus 10.例文帳に追加
メインCPU11がハングアップして複合機10が異常停止した場合などでも、管理者端末40から複合機10へログ取得要求パケットを送信することで、複合機10内に記憶されているログデータを管理者端末40にて取得することができる。 - 特許庁
To provide a strong electric power saving multi-CPU system restraining properly electric power consumption, by stopping only internal clocks of one part of the CPUs, without stopping erroneously the internal clocks of all the CPU, and to provide an image forming apparatus.例文帳に追加
誤って全てのCPUの内部クロックを停止させることなく、一部のCPUの内部クロックのみを停止させて、消費電力を適切に抑制することができる、堅牢性のある省電力マルチCPUシステム及び画像形成装置を提供することを目的とする。 - 特許庁
To achieve both reliability improvement and processing speed improvement and also achieve decision of failure in a plurality of cores of a vehicle control device using a multi-core CPU system while suppressing redundant arithmetic processing by a special test program or the like and CPU resource consumption.例文帳に追加
本発明の目的とするところは信頼性向上と処理速度向上との両立であり、特別なテストプログラムなどによる冗長な演算処理,CPUリソースの消費を抑制しながらマルチコアCPUシステムを用いる車両用制御装置の複数コアの故障判定を実現することにある。 - 特許庁
When the multi-function apparatus 10 receives a log acquisition request packet from an administrator terminal 40, the sub CPU 12 reads and acquires log data from the non-volatile memory 15, and transmits it to the administrator terminal 40.例文帳に追加
複合機10が管理者端末40からログ取得要求パケットを受信すると、サブCPU12は不揮発メモリ15からログデータを読み出して取得し、管理者端末40へ送信する。 - 特許庁
The multi optical axis photoelectric sensor is configured to include a comparator 33 with respect to each light receiving element J and transmit an output signal being a digital signal (with a high level / low level) from the comparator 33 to a light receiving side CPU 34 via a signal line.例文帳に追加
各受光素子J毎にコンパレータ33を設けて、そこからのデジタル的信号(ハイレベル、ローレベル)である出力信号を、信号線を介して受光側CPU34に伝送する構成とした。 - 特許庁
When scanning of each part of the multi-gradation image data is started, the CPU 21 reads part of the dither conversion data to be applied to the part subjected to the scanning from the ROM 25 and writes the part to the SRAM 33.例文帳に追加
CPU21は、多階調画像データの各部分の走査が開始されるとき、その部分に適用すべき一部のディザ変換データをROM25から読み出してSRAM33に書き込む。 - 特許庁
The self-servo writing method is disclosed, the method is for recording a final pattern in a disk medium 10 by using a multi-spiral servo pattern recorded beforehand by a CPU 27 in a disk drive 20.例文帳に追加
ディスクドライブ20において、CPU27により、予め記録されたマルチスパイラルサーボパターンを使用して、ファイナルパターンをディスク媒体10上に記録するためのセルフサーボ書込み方法が開示されている。 - 特許庁
To provide an image processor equipped with a multi-core CPU to efficiently operate a plurality of PDL (Page Description Language) analysis modules in parallel, and an image processing method, an image processing program and a recording medium.例文帳に追加
本発明は、マルチコアCPUを搭載して複数のPDL解析モジュールを効率的に並列動作させる画像処理装置、画像処理方法、画像処理プログラム及び記録媒体に関する。 - 特許庁
A CPU 21 of a management computer 20 determines whether or not attribute information on a user of a multi-function machine 10 complies with conditions for printing commodity information, and transmits the commodity information to the multi-function machine 10 in order to print the commodity information in a blank spaces of a paper medium when determined results are affirmative.例文帳に追加
管理コンピュータ20のCPU21は、複合機10の利用者に関する属性情報が商品情報を印刷する際の提供条件に適合するか否か判定し、判定結果が肯定の場合、紙媒体の余白に商品情報を印刷させるため、商品情報を複合機10に送信する。 - 特許庁
To provide a data communication mediation system in an imaging apparatus and its data communication mediation circuit which divides a CCD sensor with ultra-multi-pixels in a plurality of imaging regions, and provides a sub CPU corresponding to each imaging region so as to be controlled by a main CPU to process images at a specified operating rate.例文帳に追加
超多画素のCCDセンサーを複数の撮像領域に分割し、各撮像領域に対応してサブCPUを設け、メインCPUが各サブCPUを制御するようにし、所定の動作レートで画像処理が可能な撮像装置におけるデータ通信調停方式及びそのデータ通信調停回路を提供する。 - 特許庁
When a personal computer 3 of external equipment is connected to a control unit 2 of a multi-axis servo driver 1 via an RS-232C port 6, the computer 3 can communicate with a CPU 4 in the connected control unit 2.例文帳に追加
外部機器のパーソナルコンピュータ3が多軸サーボドライバ1の1つのコントロールユニット2にRS−232Cポート6を介して接続されると、接続されたコントロールユニット2内のCPU4と通信を行うことができる。 - 特許庁
To provide a servo amplifier which attains low electric power consumption by operating a control CPU on a latest clock frequency in which control time falls in predetermined time, and to provide a multi-axis servo system using it, and a control method.例文帳に追加
制御時間が所定時間内に入る最も遅いクロック周波数で制御CPUを動作させて低消費電力にしたサーボアンプとそれを使用した多軸サーボシステムと制御方法を提供する - 特許庁
In a multi-function machine of the present invention, a CPU carries out mode switching processing for selecting one of a plurality of kinds of prepared operating modes based on information obtained from a document detection sensor or a connection detection section.例文帳に追加
本発明の複合機では、原稿検知センサーや接続検知部から得られる情報に基づき、予め用意された複数種類の動作モードの中から一つを選択するモード切替処理をCPUが実行する。 - 特許庁
Further, the main CPU 31 when judging that the distance is not a parallax-correctable distance invalidates the multi-spot range- finding data of the external range-finding sensor 14 and performs focusing in the previously set detection frame area on the internal range-finding sensor 19.例文帳に追加
またメインCPU31は、視差補正可能な距離でないと判断した場合、外部測距センサ14の多点測距データを無効とし、内部測距センサ19上の予め設定された検波枠領域で合焦させる。 - 特許庁
To speed up processing in a master unit by eliminating a waste time generated in the master unit which cannot acquire the control right of a common bus by a bus adjustment in an interruption response cycle in a multi-CPU system.例文帳に追加
マルチCPUシステムにおける割り込み応答サイクルでのバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くし、マスタユニットでの処理を高速化する。 - 特許庁
The data recording device such as a multi-track recorder has a CPU, and processes an audio signal from an input sound source and records the processed audio signal into a memory in accordance with operations of a speaker switch 12, an input setting switch 14, an assign switch 16, etc.例文帳に追加
マルチトラックレコーダなどのデータ記録装置はCPUを有し、スピーカスイッチ12やインプットセッティングスイッチ14、アサインスイッチ16などの操作に応じて入力音源からの音声信号を処理してメモリに記録する。 - 特許庁
When a storage medium is an XIP type storage medium 25, a CPU 10 directly reads a booting instruction code existing in the XIP type storage medium 25 by the multi-storage controller 20 and starts an OS.例文帳に追加
保存メディアがXIP型保存メディア25である場合、CPU10はマルチ保存メディア制御装置20を通してXIP型保存メディア25にあるブーティング命令コードを直接に読み出してOSを起動する。 - 特許庁
To schedule tasks and to efficiently perform processing, considering both the increase of processing delay due to a load on CPU cores and the increase of the latency time for the processing due to the increase of a communication time, in a multi-core processor system.例文帳に追加
マルチコアプロセッサシステムにおいて、CPUコアの負荷による処理遅延の増加と、通信時間増加による処理の待ち時間の増加の両者を考慮して、タスクのスケジューリングをおこない、処理化の効率化をおこなう。 - 特許庁
A main control board is equipped with CR filters 31, 32, a monostaple multi vibrator 33, a reset signal forming circuit 34, a power source monitoring circuit 35, a forced reset circuit 36, a reset combining circuit 37 and a CPU 11.例文帳に追加
主制御基板Cには、CRフィルタ31,32と、モノステーブルマルチバイブレータ33と、リセット信号作成回路34と、電源監視回路35と、強制リセット回路36と、リセット合成回路37と、CPU11とが備えられている。 - 特許庁
To make an image forming apparatus carrying a multi-core CPU, generate printing data at a higher speed, even when it is made to generate an intermediate code of the printing data that assigns a plurality of pages to one page.例文帳に追加
本発明の目的は、マルチコアのCPUを搭載した画像形成装置に、1ページに複数ページを割り当てた印刷データの中間コードを生成させる際においても、より高速な印刷データ生成を行わせることである。 - 特許庁
Furthermore, the CPU 34 allocates the field images saved at the end of recording of the I/F 30, to moving images recorded on the recording medium 32, thereby producing a multi-image and recording it together with the moving images.例文帳に追加
CPU34はまた、I/F30の記録処理が終了した時点で退避されている被写界像を記録媒体32に記録された動画像に割り当てることによってマルチ画を生成して動画像とともに記録する。 - 特許庁
To allow monitoring control of an abnormal card by an MCU even when card firmware becomes abnormal or when a communication function between the MCU and the card firmware becomes abnormal, in a multi-CPU configuration device and a monitoring control method for the same.例文帳に追加
マルチCPU構成装置及びその監視制御方法に関し、カードファームウェアが異常、又はMCUとカードファームウェアとの間の通信機能が異常になった場合でも、MCUによる該異常カードの監視制御を可能にする。 - 特許庁
To overcome the problem of window display and to eliminate profitless waiting time of a software processing at a CPU by administrating the timing of window attribute modification by using hardware in an image display in which a multi-window display is performed.例文帳に追加
マルチウィンドウ表示を行う画像表示装置において、ウィンドウ属性変更のタイミングをハードウェアに管理させることによって、ウィンドウ表示の問題を解決すると共に、CPUにおけるソフトフェア処理の無駄な待ち時間を解消する。 - 特許庁
When the hold value of the peak hold amplifier 28 is increased up to a value greater than the first reference value, the CPU 30 allows powerless warning to be generated, and when the output of the impact sensor 12 becomes great so as to actuate an one shot multi-vibrator 48, powerful warning is thereby generated.例文帳に追加
CPUは、ピークホールドアンプのホールド値が第1基準値以上になるとCPUが弱い警報を発生さ、衝撃センサ12の出力が大きくてワンショットマルチバイブレータ48が作動すると強い警報が発生する。 - 特許庁
The voltage between both ends of a current detecting resistance 142 connected to the ground side of the element 141A is inputted as a monitoring voltage Efa from a current detecting amplifier circuit part 150a to the CPU 120A through a multi-channel AD converter 131.例文帳に追加
開閉素子141Aのグランド側に接続された電流検出抵抗142の両端電圧は、電流検出用増幅回路部150aから多チャンネルAD変換器131を介して監視電圧EfaとしてCPU120Aに入力されている。 - 特許庁
In a master device (multi-port polling communication module) 1, when a CPU 4 transmits a packet to a driver circuit 50 of each line driver 5 through a serial port 40, the driver circuit 50 transmits the packet to a slave device 2 connected to a port 3.例文帳に追加
親機(マルチポートポーリング通信モジュール)1において、CPU4がシリアルポート40を介して各ラインドライバ5のドライバ回路50にパケットを送信すると、ドライバ回路50はポート3に接続されている子器2に上記パケットを送信する。 - 特許庁
The packet processing device includes a packet reception processing part 7 having a multi-core/multi-processing device CPU (CPUa1 to an) on which an OS is loaded and an NIC (Network Interface Card) 3 as a network interface device, and configured to parallelize packet reception processing and to achieve high speed reception processing by using a device monitoring part 9 which monitors an NIC3.例文帳に追加
OSを搭載したマルチコア/マルチプロセッサCPU(CPUa1〜an)を有するパケット受信処理部7と、ネットワークインタフェイスデバイスであるNIC(Network Interface Card)3とを備えたパケット処理装置において、NIC3を監視するデバイス監視部9を用いることにより、パケット受信処理を並列化し、高速受信処理が可能なパケット処理装置を実現する。 - 特許庁
The picture display controller 40 is provided with a CPU 11 which generates display data and its address, a display part 12 which enables multi-color display or multi-gradation display, a memory 14 which accumulates respective color plane information of the display part 12, and a display controlling part 13 which performs read/write control of the memory 14 and performs display control of the display part 12.例文帳に追加
この画像表示装置40は、表示データとそのアドレスを生成するCPU11と、多色表示又は多階調表示が可能な表示部12と、この表示部12の各カラープレーン情報を蓄積するメモリ14と、このメモリ14のリード/ライト制御、及び前記表示部12の表示制御を行う表示制御部13と、を備えて構成されている。 - 特許庁
Furthermore, even while a specific radio terminal is under terminal ID setting for transmitting the data of the terminal ID, a multi-task function that the master unit CPU has enables establishment of a speech by calling the radio terminal other than the specific radio terminal.例文帳に追加
また、親機CPUが有するマルチタスク機能により、特定の無線端末が端末IDのデータ送信を行うための端末ID設定中であっても、特定の無線端末以外の無線端末を呼び出して通話を成立させる。 - 特許庁
To provide a multi-CPU system capable of efficiently reusing the existing software assets without causing a task delay by communication processing, etc., for synchronizing control timing and coping with the complication and high functionalization of a control target, and a scheduler.例文帳に追加
制御タイミングを同期させるための通信処理などによるタスクの遅延を招くことなく、既存のソフトウェア資産を効率的に再利用でき、制御対象の複雑化と高機能化に対応可能なマルチCPUシステム及びスケジューラを提供する。 - 特許庁
Since a CPU takes these stored images therein and edits, the shapes of the terrains and objects in all areas forward by 180° can be recognized correctly, and the information is reflected on the controls of the multi-functional arms 10 to 13 for accurate control of the robot.例文帳に追加
CPUがこれら記憶画像を取込み、編集することにより180度前方の全域における地形、物体の形状を正確に認識し、この情報を多機能アーム10〜13の制御に反映させ、ロボットの正確な制御行う。 - 特許庁
In the special presentation process (S17), a main CPU 42 changes the display mode of a stopped/displayed multi-symbol 50 from a fist display mode to a second display mode while displaying a presentation character image 90 in a variable display part 3B.例文帳に追加
特別演出処理(S17)では、メインCPU42は、可変表示部3Bに演出用キャラクタ画像90を表示しつつ、停止表示されているマルチシンボル50の表示態様を第1表示態様から第2表示態様に変更する。 - 特許庁
A multi-gradation image photographed by a television camera Cam is binarized by an operation part 11 having a CPU 12, only a necessary area is extracted from the binary image by mask processing, histogram calculation processing and histogram analysis processing are successively executed to detect the terminal part of a linear part of a track Tr photographed on the multi-gradation image or the position of an obstacle.例文帳に追加
テレビカメラCamによって撮影された多階調画像をCPU12を有する演算部11によって二値化し、マスク処理によってこの二値化画像から必要な領域のみを抽出し、続けてヒストグラム算出処理、ヒストグラム解析処理を行って前記多階調画像に撮影された軌道Trの直線部分の終端部又は障害物の位置を検出する。 - 特許庁
A disk drive 100 having a disk medium 1 recording a multi-spiral servo pattern is provided with a servo processing part 160 for reproducing a hexagon-shaped detection signal form the multi-spiral servo pattern by a read head 120R and generating amplitude values in a frame unit from the detection signal, and a CPU 170 for performing positional-error calculation by using the amplitude values in the frame unit.例文帳に追加
マルチスパイラルサーボパターンが記録されているディスク媒体1を有するディスクドライブ100において、リードヘッド120Rによりマルチスパイラルサーボパターンから六角形状の検出信号を再生し、当該検出信号からフレーム単位の振幅値を生成するサーボ処理部160と、当該フレーム単位の振幅値を使用して位置誤差演算を実行するCPU170とを有する。 - 特許庁
The computer with the memory map unit converting the bus and the address spaces separating the external bus address space into multi- regions becomes eligible to access any external bus address space from the region set in CPU address space with its scheme of because the computer has a means acquiring the region information including its address based upon a means keeping region information mapping a address.例文帳に追加
外部バスアドレス空間を複数の領域に分割し、アドレスとバスを変換するメモリマップユニットを有する計算機が、現在アドレスを写像する領域情報を保持する手段とアドレスから、そのアドレスを含む領域情報を取得する手段を有することによりCPUアドレス空間に設定した領域から任意の外部バスアドレス空間にアクセスすることを可能にする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|