「n-In」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

A lower current route comprised of an N-type area 5, a P-type area 6 and an N-type area 7 is formed in the silicon substrate 2, and an upper current route comprised of an N-type area 8, a P-type part 9 and an N-type part 10 is formed in the silicon film 4.例文帳に追加

シリコン基板２には、Ｎ型領域５、Ｐ型領域６及びＮ型領域７からなる下側の電流経路を形成し、シリコン膜４には、Ｎ型部分８、Ｐ型部分９及びＮ型部分１０からなる上側の電流経路を形成する。 - 特許庁

In the charged particle optical device, a control part 8 adjusts a solid angle control lens 3 according to an instruction from an operation display part 9, and the solid angle α(n) of a particle probe incident to a sample is settled in accordance with the order (n-th) of the aberration to be corrected and the kind of aberration.例文帳に追加

荷電粒子光学装置では、操作表示部９からの指示で、制御部８が開き角制御レンズ３を調整して、補正を行う収差の次数（n次）と収差の種類に応じて、試料に入射する粒子プローブの開き角α（n）を設定する。 - 特許庁

The control section 19 prepares second image information on the basis of the first image information according to N (N≥1) in 1 by the N value designated by the second facsimile machines 21, 31, 41 in response to a request from the second facsimile machines 21, 31, 41 for receiving the first image information.例文帳に追加

制御部１９は、第１画像情報を受信した第２ファクシミリ装置２１，３１，４１からの要求に応じて、第２ファクシミリ装置２１，３１，４１が指定するＮ値によるＮ（N≧１）イン１に従って第１画像情報を基に第２画像情報を用意する。 - 特許庁

The waste water produced in oxidizing a cellulose-based raw material in the presence of an N-oxyl compound and a bromide and/or an iodide with the use of an oxidizing agent is brought into contact with a supercritical carbon dioxide fluid to extract the N-oxyl compound from the waste water.例文帳に追加

N−オキシル化合物、並びに臭化物及び／またはヨウ化物の存在下で、酸化剤を用いセルロース系原料を酸化する際に発生した排水を、超臨界二酸化炭素流体に接触させることにより、排水からN−オキシル化合物を抽出する。 - 特許庁

An N+ type buried diffusion layer 103 and an N type epitaxial layer 102 are formed on a P type silicon substrate 101, and a P type diffusion layer 104 and an N+ type drain lead-out diffusion layer 106A in a surface region are formed in the N type epitaxial layer 102.例文帳に追加

Ｐ型シリコン基板１０１上にＮ＋埋め込み拡散層１０３およびＮ型エピタキシャル層１０２が形成され、Ｎ型エピタキシャル層１０２内には表面領域内のＰ型拡散層１０４とＮ＋ドレイン引き出し拡散層１０６Ａが形成されている。 - 特許庁

Provided is a method, wherein N,N-dimethylcyclohexylamine is prepared by subjecting crude N,N-dimethylaniline comprising formaldehyde (such as a reaction solution obtained by causing a formaldehyde derivative and aniline to react with each other, in the presence of a reduction catalyst and hydrogen) to a nucleus hydrogenation reaction in the presence of a secondary amine, a reduction catalyst, and hydrogen.例文帳に追加

ホルムアルデヒドを含有する粗製Ｎ，Ｎ−ジメチルアニリン（例えば、ホルムアルデヒド誘導体とアニリンを還元触媒及び水素存在下で反応させて得られる反応液）を、２級アミン、還元触媒、及び水素の存在下で核水添反応する。 - 特許庁

The charge storage part 5 is set in a PIN-ing state during its operating state, for example, by covering the surface of an N-type region with a storage control electrode applied with a prescribed bias voltage or by forming a P-type region in the surface part of the N-type region.例文帳に追加

電荷蓄積部５は、例えばN型領域の表面を所定のバイアス電圧が印加された蓄積制御電極で覆うことにより、あるいはN型領域の表面部分にP型領域を形成することにより、動作状態時においてピンニング状態とされる。 - 特許庁

This method for producing the 1,2,3-trichloropropane is characterized by reacting glycerol with an oxychlorinated compound in the presence of a tertiary amine compound such as triethylamine, dimethylbenzylamine, N, N-dimethylaniline, N-methylmorpholine or N-methylpiperidine in an aromatic solvent such as toluene, xylene, or chlorobenzene.例文帳に追加

トルエン、キシレン、クロロベンゼンなどの芳香族系溶媒中、トリエチルアミン、ジメチルベンジルアミン、Ｎ，Ｎ−ジメチルアニリン、Ｎ−メチルモルホリン、Ｎ−メチルピペリジンなどの第３級アミン化合物の存在下に、グリセロールにオキシ塩素化合物を反応させることで１，２，３−トリクロロプロパンを製造する。 - 特許庁

In a surface layer in a fourth n region 5 as a first n region 2 as a drain drift region, a low-ON resistance region of high density connected a second n region 3 as a source region and a third n region 4 as a drain region is formed thin and long.例文帳に追加

ドレインドリフト領域である第１ｎ領域２の表面層に、ソース領域である第２ｎ領域３と、ドレイン領域である第３ｎ領域４とに接続する高濃度の低オン抵抗領域である第４ｎ領域５を細長形状に形成する。 - 特許庁

Blue and white (or black) color filter elements 8B, 8W are alternately arranged on the n+1-th row and are arranged in positions corresponding to the reverse of the n+1-th row on the n+3-th row.例文帳に追加

青および白（または黒）のカラーフィルタ要素８Ｂ、８Ｗは、ｎ＋１行に交互に配置されているとともに、ｎ＋３行にｎ＋１行とは逆の位置に配置されている。 - 特許庁

If one of MOS transistors 1-4 is in overheated state (S2: 'YES'), an MOS corresponding to a preset load number N is turned off (S4), and the load number N is set to N-1 (S5).例文帳に追加

ＭＯＳ１〜４のいずれかが過熱状態になってれば（Ｓ２：ＹＥＳ）、セットされている負荷番号Ｎに対応するＭＯＳをオフにさせ（Ｓ４）、負荷番号ＮをＮ−１にセットする（Ｓ５）。 - 特許庁

Also, the design data of a combinational circuit 202 are copied to generate the design data of the combinational circuit 202 for the preliminarily set number of cycles n (n=2, 3, 4 and so on, n=3 in a figure 4).例文帳に追加

また、組み合わせ回路２０２の設計データを複写してあらかじめ設定されたサイクル数ｎ（ｎ＝２，３，４，…。図４では、ｎ＝３）分の組み合わせ回路２０２の設計データを生成する。 - 特許庁

In the varactor element 13, the surface of the p-type substrate 1 is formed with an N well 2, and a gate insulating film 6 is formed on the N well 2, and an n-type polysilicon layer 4 is formed on the gate insulating film 6.例文帳に追加

バラクタ素子１３においては、Ｐ型基板１の表面にＮウエル２を形成し、その上にゲート絶縁膜６を設け、その上にＮ型ポリシリコン層４を設ける。 - 特許庁

Optical transmitting/receiving devices 36-1 to 36-n mounting optical transceivers 37-1 to 37-n, 38-1 to 38-n having a pluggable structure are installed in a relay station 33.例文帳に追加

中継局３３には、プラガブル構造を有する光トランシーバ３７−１〜３７−ｎ，３８−１〜３８−ｎを搭載する光送受信装置３６−１〜３６−ｎが設置されている。 - 特許庁

A selection gate line SGS in the source side is arranged, against the cell word line WL0 neighboring thereto, keeping at least the distance of "C=n*A+(n-1)B, an integer of n≥2".例文帳に追加

ソース側の選択ゲートラインＳＧＳは、これに隣接するセルワードラインＷＬ０との間に、少なくとも“Ｃ＝ｎ＊Ａ＋（ｎ−１）Ｂ，ｎ≧２の整数”の距離を有して配置されている。 - 特許庁

In order to obtain the predetermined light-emitting brightness of the EL element 15, the electric current is loaded to the EL element 15 during the period of 1/N of one frame, and the electric current is not loaded during other periods (1F(N-1)/N).例文帳に追加

ＥＬ素子１５の所定の発光輝度を得るために、１フレームの１／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。 - 特許庁

The pattern generating apparatus generates the parallel PN pattern in k bits (k is an integer for satisfying k>2^n-1) whose period is 2^n-1 bits (n is an integer of 2 or over) synchronously with a reference clock.例文帳に追加

周期が２^ｎ−１ビット（ｎは２以上の整数）であって、ｋ（ｋはｋ＞２^ｎ−１を満たす整数）ビットのパラレルのＰＮパターンを基準クロックに同期して発生させる。 - 特許庁

When the transmission is interrupted in one trunk transmission path N by trouble, it relays the data that the other trunk transmission path N has received to the trunk transmission path N where the transmission is interrupted.例文帳に追加

障害によって、一方の基幹伝送路Ｎで伝送が途切れた場合には、他方の基幹伝送路Ｎで受信したデータを伝送が途切れた基幹伝送路Ｎに中継する。 - 特許庁

In order to obtain the predetermined light-emitting brightness of the EL element 15, the electric current is loaded to the EL element 15, during the period of 1/N of one frame, and the electric current is not loaded during other periods (1F(N-1)/N).例文帳に追加

ＥＬ素子１５の所定の発光輝度を得るために、１フレームの１／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。 - 特許庁

A deep layer part N-well 10 is formed being in contact with the deep layer part of the guard ring N-well 17 and being adjacent to the N-well 11 of the drain of the protective diode, without coming into contact with the well.例文帳に追加

そして、ガードリングＮウェル１７の深層部に接触し、且つ、保護ダイオードのドレインのＮウェル１１に接触せずに隣接するように、深層部Ｎウェル１０を形成する。 - 特許庁

In the i-th data string Xi (1≤i≤N), the [i+(j-1)×N]-th element (Here, j is a natural number.) is the [i+(j-1)×N]-th complex symbol, and remaining elements are zero.例文帳に追加

ｉ番目（１≦ｉ≦Ｎ）のデータ列Ｘｉは、その［ｉ＋（ｊ−１）×Ｎ］番目（ｊは自然数）の要素が［ｉ＋（ｊ−１）×Ｎ］番目の複素シンボルであり、その残りの要素がゼロである。 - 特許庁

The state-of-charge estimation method is described as follows: in step S14, selected voltage measurements V1, VMbi (i=1 to (n-1)), and VMm are used to compute initial values A0_i (i=1 to n) for adjustment parameter A_i (i=1 to n).例文帳に追加

ステップＳ１４で、選択電圧測定値Ｖ１、ＶＭｂｉ（（ｉ＝１〜（ｎ−１））、及びＶＭｍを用いて、調整パラメータＡ_ｉ（ｉ＝１〜ｎ）の初期値Ａ０_ｉ（ｉ＝１〜ｎ）を算出する。 - 特許庁

An n^+-embedding layer 31 is formed in a p^--substrate 200 so as to contact the bottom surface of the n-type impurity region 121 while covering at least the lower part of the n^+-type source region 133.例文帳に追加

ｎ^+埋め込み層３１は、少なくともｎ^+型ソース領域１３３の下方を覆いつつ、ｎ型不純物領域１２１の底面に接してｐ^-基板２００内に形成されている。 - 特許庁

The table satisfies a condition being (a+b=k×N)(k is any integer, N is an integer equal to or more than 2, and N=4 in the example) when the bit length of an identification code C itself is defined as (a).例文帳に追加

当該テーブルでは、識別コードＣ自身のビット長をａとした場合、「ａ＋ｂ＝ｋ×Ｎ」（ｋは任意の整数，Ｎは２以上の整数，この例ではＮ＝４）なる条件を満たす。 - 特許庁

In the semiconductor device, an MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) includes an n-type drift layer 2 formed on an n-type substrate 1 of silicon carbide, and a p-type body layer 3 selectively formed on the n-type drift layer 2.例文帳に追加

ＭＯＳＦＥＴは、炭化珪素のｎ型基板１上に形成されたｎ型ドリフト層２と、ｎ型ドリフト層２の上部に選択的に形成されたｐ型ボディ層３とを有する。 - 特許庁

Then, in step S18, it is determined whether an error edq(n+2) between the prediction current ide(n+2), iqe(n+2) and command currents idr, iqr is not more than a switching limit preferential threshold eth.例文帳に追加

次に、ステップＳ１８において、予測電流ｉｄｅ（ｎ＋２），ｉｑｅ（ｎ＋２）と指令電流ｉｄｒ，ｉｑｒとの誤差ｅｄｑ（ｎ＋２）がスイッチング制限優先閾値ｅｔｈ以下であるか否かを判断する。 - 特許庁

The color difference information Cr'(n) and Cb'(n) of the pixel of interest replaced in S105 and S106 and non-changed luminance information L(n) are reconverted into RGB color space by conversion inverse to that of step S102.例文帳に追加

Ｓ１０５Ｓ１０６で置換た注目画素色差情報Ｃｒ′(ｎ)Ｃｂ′(ｎ)と無変更の輝度情報Ｌ(ｎ)をステップＳ１０２と逆の変換でＲＧＢ色空間へ再変換する。 - 特許庁

An n+ substrate 12, an(n)drift region 14, a p-channel region 16, an n+ source region 17, a trench gate 18, a source electrode 22 are formed on a drain electrode 10 in order.例文帳に追加

ドレイン電極１０上に、順次ｎ＋基板１２、ｎドリフト領域１４、ｐ−チャネル領域１６、ｎ＋ソース領域１７、トレンチゲート１８、及びソース電極２２を形成する。 - 特許庁

A voltage corresponding to the incident light intensity is outputted from the pixel parts P_m, n arrayed in a matrix of M rows and N columns, and the voltage is read by a pixel data read part 20 to perform image pickup.例文帳に追加

Ｍ行Ｎ列に配列された画素部Ｐ_m,nから入射光強度に応じた電圧値が出力され、その電圧値は画素データ読出部２０により読み出されて、撮像が行なわれる。 - 特許庁

In this code amount control method, an evaluation value E(n-1) is calculated based on a quantization parameter QP(n-1) corresponding to the (n-1)th frame and an evaluation function EVAL_n-1(QP) (ST104).例文帳に追加

第（ｎ−１）フレームに対応する量子化パラメータＱＰ（ｎ−１）と評価関数ＥＶＡＬ_ｎ−１（ＱＰ）とに基づいて、評価値Ｅ（ｎ−１）が算出される（ＳＴ１０４）。 - 特許庁

Control signals inputted from 201-1, 201-2 to 201-n of ports 1 to n are sampled in control signal sampling parts 204-1, 204-2 to 204-n.例文帳に追加

また、各ポート１〜ｎの入力端子２０２−１，２０２−２，〜，２０２−ｎから入力される制御信号は、各々、制御信号サンプリング部２０４−１，２０４−２，〜，２０４−ｎでサンプリングされる。 - 特許庁

The plurality of wirings include a wiring group in which 2^N (N is an integer of 4 or more) or more wirings having a positive coefficient of correlation of an LER (Line Edge Roughness) on both side faces are lined continuously.例文帳に追加

そして、これら複数の配線は、両側面のＬＥＲ（Line Edge Roughness）の相関係数が正である配線が、連続して２^N本（Ｎは４以上の整数）以上並んだ配線群を含む。 - 特許庁

A p^+ type semiconductor region 20 is formed in a part of the n^-type semiconductor layer 14 apart from the n^+ type semiconductor region 18, so as to surround the n^+ type semiconductor region 18.例文帳に追加

ｎ^＋型半導体領域１８から離間してｎ^＋型半導体領域１８を取り囲むようにｎ^−型半導体層１４の一部にｐ^＋型半導体領域２０を形成する。 - 特許庁

An n-well 103 is formed, as an individual electrode, beneath the LOCOS and an n+ layer 104 is formed at a part on the surface of the n-well in order to decrease the resistance.例文帳に追加

ＬＯＣＯＳの下層には個別電極としてｎウェル１０３が形成されており、ｎウェルの表面の一部分には抵抗を低減するため、ｎ＋層１０４が形成されている。 - 特許庁

An index volume recording part 130 estimates the size of each N-character index (integer of N≥1) set as an object of generation in an N-character index generation definition information table 192.例文帳に追加

索引容量記録部１３０はＮ文字索引生成定義情報テーブル１９２に生成対象として設定されている各Ｎ（１以上の整数）文字索引のサイズを推定する。 - 特許庁

An n-type hole barrier layer NHB in concentration higher than impurity concentration of n^--type base layer NB is provided between the n^--type base layer NB and a p-type channel forming layer PCH.例文帳に追加

そして、ｎ^−型ベース層ＮＢとｐ型チャネル形成層ＰＣＨの間に、ｎ^−型ベース層ＮＢの不純物濃度よりも高濃度のｎ型ホールバリア層ＮＨＢを設ける。 - 特許庁

A semiconductor substrate in which an n-AlGaAs layer and an n-GaAs layer are laminated on an n+GaAs layer constituting a channel area and whose main surface has a (100) plane, is prepared.例文帳に追加

チャネル領域を構成するｎ＋ＧａＡｓ層上に、ｎ−ＡｌＧａＡｓ層及びｎ−ＧａＡｓ層が積層された、主表面が（１００）面の半導体基板を用意する。 - 特許庁

A plurality of SD cards SD[1]-SD[n] are equipped in the music system 10, and the card slots S[1]-S[n] serve as a storage box of the plurality of SD cards SD[1]-SD[n].例文帳に追加

システムコンポ１０にカードスロットＳ［１］〜Ｓ［ｎ］を複数個装備して、これらカードスロットＳ［１］〜Ｓ［ｎ］に複数のＳＤカードＳＤ［１］〜ＳＤ［ｎ］の保管箱の役割を果たさせる。 - 特許庁

An angle computing part 54 computes an instantaneous value ψs(n) of a rotation angle based on signals Asinψs(n), Acosψs(n) of digital-converted output signals SIN, COS in a resolver.例文帳に追加

角度演算部５４は、レゾルバの出力信号ＳＩＮ，ＣＯＳがデジタル変換された信号Ａｓｉｎφｓ（ｎ），Ａｃｏｓφｓ（ｎ）から回転角度の瞬時値φｓ（ｎ）を演算する。 - 特許庁

Then, the N pieces of continuous words included in the partial word column are provided with N gram probability by an N gram probability providing part 4 to generate a partial word column.例文帳に追加

この部分単語列に対し、Ｎグラム確率付与部４により、部分単語列に含まれる連続したＮ個の単語に対してＮグラム確率が付与された部分単語列を得る。 - 特許庁

This is a semiconductor substrate where n-type drift region 2 which is set at desired dopant density is formed on a n+ type substrate 1 is formed, and a trench 10 is formed in the n-type drift region 2.例文帳に追加

ｎ^＋型基板１上に所望のドーパント濃度とされたｎ型ドリフト領域２が形成された半導体基板において、ｎ型ドリフト領域２にトレンチ１０を形成する。 - 特許庁

In the n-type shallow well region 124, an n-type layer 128 having small impurity concentration, and an n-type layer 126 having large impurity concentration are formed successively from the surface side.例文帳に追加

Ｎ型の浅いウェル領域１２４内には、表面側から順に、Ｎ型の不純物濃度の薄い層１２８と、Ｎ型の不純物濃度の濃い層１２６とが形成されている。 - 特許庁

After the voltage boosting circuit receives the (N-1)th digital signal, the charge boosting circuit determines whether to boost a first terminal or a second terminal of the second capacitor in voltage or not based on an Nth digital signal.例文帳に追加

昇圧回路が第（N−1）デジタル信号を受信した後、昇圧回路は、第Nデジタル信号に基づいて、第二キャパシタの第一端、或いは、第一端を昇圧するか、しないか決定する。 - 特許庁

An n-type drain region 7 and an n-type source region 8 are provided in the n-type drift region 3 and the p-type body region 4 respectively, so as to sandwich a portion of the gate electrode 6.例文帳に追加

このゲート電極６の一部を挟んでｎ型ドリフト領域３内及びｐ型ボディ領域４内にそれぞれ、ｎ型ドレイン領域７及びｎ型ソース領域８が設けられる。 - 特許庁