「over etching」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To planarize a Cu layer which is formed by electroplating and has asperities on its surface by slight over-etching in order to prevent remaining of the Cu layer in the asperities after removing excess Cu layer by a damascene method.例文帳に追加

ダマシン配線を電気めっきで形成すると、めっきで形成されたＣｕ層表面の凹凸が大きくＣＭＰでは平坦化できず、この凹凸部にＣｕ層が残留して短絡要因となる。 - 特許庁

To provide a method of manufacturing an array substrate of a liquid crystal display that reduces the extent of over-etching of a TFT channel and can secure display function of the liquid crystal display.例文帳に追加

ＴＦＴチャンネルのオーバーエッチングされる程度が低下され、液晶表示装置の表示機能が確保できる液晶表示装置のアレイ基板の製造方法を提供することを目的とする。 - 特許庁

In the case of using such a method, the oxide film formed in the hard mask so plays the role of a protective layer when performing the over-etching of the silicon nitride film as to suppress the damage of the silicon nitride film by preventing the generation of its pitting.例文帳に追加

このような方法によるとハードマスクに形成された酸化膜がオーバエッチングの際の保護層の役割を果たして、ピティングの発生が防がれ、窒化シリコン膜の損傷が抑えられる。 - 特許庁

To provide a method and apparatus for monitoring a plasma etching or deposition process that reduces the sensitivity of a detector to fluctuations in plasma emission, has a sufficient signal to noise ratio, and allows for measurements over a broad range of wavelengths.例文帳に追加

プラズマ発光の変動の影響を受け難く、信号対ノイズ比が充分で、広い波長範囲での測定を可能にするプラズマエッチングまたは堆積プロセスのモニタリング方法および装置を提供する。 - 特許庁

After trenches 5a, 5b, 5c, 5d are formed by etching the first insulation film 2 and the second insulation film 4 as far as a specified depth, a barrier film 6 and a metal film 7 are formed over the whole surface.例文帳に追加

そして、第１の絶縁膜２及び第２の絶縁膜４を所定の深さまでエッチングして溝５ａ、５ｂ、５ｃ、５ｄを形成した後、全面にバリア膜６及び金属膜７を形成する。 - 特許庁

This improves an embedding performance to exert a satisfactory device characteristic because of no over etching beneath the film 16 by itself when the wiring of each metal interconnection layer is etched.例文帳に追加

これによって、各金属配線層の配線をエッチングにする際に、そのストッパー膜１６によってその下側までオーバーエッチングされなくなるため、埋め込み性が向上して良好なデバイス特性を発揮できる。 - 特許庁

Thereafter, a photoresist film patterned to the predetermined shape is formed over the interlayer insulating film (S16), and the dry etching is performed using the photoresist film as a mask (S18) to form a wiring groove to the interlayer insulating film.例文帳に追加

この後、層間絶縁膜上に所定の形状にパターニングされたフォトレジスト膜を形成し（Ｓ１６）、フォトレジスト膜をマスクとしてドライエッチングし（Ｓ１８）、層間絶縁膜に配線溝を形成する。 - 特許庁

Such a treatment includes a dipping method for dipping a capacitor in an acid or alkaline solution, an electrolytic etching method, a sand blasting method for spraying fine sand over the surface of the aluminum case, or the like.例文帳に追加

梨地面２１の処理方法には、酸又はアルカリ性の溶液に浸漬する方法、電解エッチングによる方法、細かい砂をアルミニウムケース１０の表面に吹き付けるサンドブラスト方法などがある。 - 特許庁

This manufacturing method is for manufacturing a semiconductor wafer, wherein both surfaces of the surface and rear of a chamfered semiconductor wafer are lapped over, and then when the wafer is subjected to alkali etching with an alkaline solution, a defect which is generated in the surface of this wafer is removed.例文帳に追加

面取りされた半導体ウェーハの表裏両面をラップし、次に半導体ウェーハをアルカリ性溶液でアルカリエッチングすると、このウェーハ表面に発生していた欠陥が除去される。 - 特許庁

NO_2 is supplied sufficiently even to a portion for ejecting chemical, and oxidation reaction by NO_2 is made uniform over the entire surface of a wafer resulting in improvement in uniformity of wet etching of the polysilicon film in the wafer surface.例文帳に追加

薬液吐出部においてもＮＯ_2が充分に供給されて、ウエハ面全体においてＮＯ_2による酸化反応が均一化され、ウエハ面内におけるポリシリコン膜のウエットエッチングの均一性が改善される。 - 特許庁

A first mask pattern, having low wettability over a conductive layer is formed, a second mask pattern having high wettability over the conductive layer using the first mask pattern as a mask is formed, and a mask pattern for etching the conductive layer by removing the first mask pattern is formed.例文帳に追加

本発明は、導電層上に塗れ性の低い第１のマスクパターンを形成し、該第１のマスクパターンをマスクとして導電層上に塗れ性の高い第２のマスクパターンを形成した後、第１のマスクパターンを除去して、導電層をエッチングするためのマスクパターンを形成することを特徴とする。 - 特許庁

This method for evaluating the etching accuracy comprises forming a test pattern 2 for measuring resistance including test patterns 21-24 each with a predetermined width and a space between lines arranged in rows and columns on all over the test substrate, measuring a resistance value after etching, and assuming a finished state of a circuit pattern by converting the resistance value into the widths of the line.例文帳に追加

縦、横に配列された所定線幅および線間のテストパターン２１〜２４を含む抵抗測定用テストパターン２をテスト基板の全面にわたって形成し、エッチング後に抵抗値を測定し、その抵抗値を線幅に換算して回路パターンの仕上がり状態を想定しエッチング精度を評価する。 - 特許庁

A difference in film thickness between an F-Doped-SiO_2 film 10 and a SiON film 11, a difference in etch rates, and a micro loading effect at the time of etching are considered to modify hole diameters of Via contacts 13', 14' and 15', thus enabling over-etching the base material to the same degree.例文帳に追加

Ｆ−Ｄｏｐｅｄ−ＳｉＯ_2膜１０とＳｉＯＮ膜１１との膜厚の相違、エッチレートの相違およびエッチング時のマイクロローディング効果を考慮して、Ｖｉａコンタクト１３’とＶｉａコンタクト１４’，１５’との開口径を変更することにより下地に対して同程度のオーバーエッチを施すことができる。 - 特許庁

Impurities such as Li and Na existing over the entire region of the HgCdTe layer 11 and those such as Ag existing near the surface of an HgCdTe layer 21 are attracted to a region that is extremely close to the surface of the HgCdTe layer 11 in plasma etching and are eliminated by etching.例文帳に追加

ＨｇＣｄＴｅ層２１の全域にわたって存在するＬｉ及びＮａ等の不純物、並びにＨｇＣｄＴｅ層２１の表面付近に存在するＡｇ等の不純物は、プラズマエッチング時にＨｇＣｄＴｅ層２１の極めて表面に近い領域に引き寄せられ、エッチングに伴って除去される。 - 特許庁

The method of forming a circuit pattern of a printed circuit board includes (a) a step of applying an etching liquid to the portions of an insulating board where the circuit pattern is formed, (b) a step of curing the etching liquid under adjusted curing conditions, (c) a step of coating a metal ink over the etched circuit pattern, and (d) a step of sintering the metal ink.例文帳に追加

(ａ)絶縁基板の回路パターンの形成される部分にエッチング液を塗布する段階、(ｂ)養生条件を調節してエッチング液を養生する(curing)段階、(ｃ)エッチングされた回路パターンにメタルインクを塗布する段階、及び(ｄ)メタルインクを焼成する段階を含む印刷回路基板の回路パターン形成方法。 - 特許庁

The oxide film is formed on the surface of the contact hole by a deposition method, the oxide film in a section extensively over the circuit on the A surface side is removed by the etching, and a barrier seed (TiN/Cu) is formed after the washing by chemicals.例文帳に追加

次いで、コンタクトホール表面にデポジション法にて酸化膜を形成した後、Ａ面側の回路にかかる部分の酸化膜をエッチングにて除去し、薬品洗浄した後にバリアシード（ＴｉＮ／Ｃｕ）を形成する。 - 特許庁

To provide a temperature adjustment unit for an electrostatic attraction electrode capable of controlling a temperature of a wafer during large-heat-input etching by application of high wafer bias electric power uniformly in a plane at a high speed over a wide temperature range.例文帳に追加

高ウエハバイアス電力の印加による大入熱エッチング時のウエハの温度を、高速、面内均一、かつ広温度範囲にて制御することが可能な静電吸着電極用の温調ユニットを提供する。 - 特許庁

To provide a planar lightwave circuit that reduces stress birefringence difference caused by the circuit, and eliminates polarization dependency of all interferometers simultaneously by over-etching.例文帳に追加

本発明は、回路による応力複屈折差を減少させ、オーバーエッチングで全ての干渉計を同時に偏波無依存化することを可能とする平面光波回路及びその製造方法を提供することを目的とする。 - 特許庁

The Pt particle on the first insulating film 40 generated by the over-etching of the lower electrode 6 (Pt film) is mechanically removed from the surface of the laminated insulating film 40 by the chemical mechanical polishing.例文帳に追加

下部電極６（Ｐｔ膜）のオーバーエッチングにより発生した、第１の絶縁膜４０上のＰｔ粒子は、この化学的機械的研磨により、積層絶縁膜４０の表面から、機械的に除去される - 特許庁

Impurities are introduced into the exposed surface of the gate electrode 102 by employing a side wall 103, processed through over etching, as a mask and pouring conductive impurities, same as the source/drain, into the surface of a semiconductor substrate 101.例文帳に追加

オーバーエッチングされたサイドウォール１０３をマスクとし、ソース／ドレインと同一導電型の不純物を半導体基板１０１の表面に対して斜めに注入し、ゲート電極１０２の露出面に不純物を導入する。 - 特許庁

Next, by removing the silicon-oxide film 43 on the insulating film 28 resistant to hydrofluoric acid by wet etching, the insulating film 28 is formed by self-aligning all over the upper surface of the element insulation region 21.例文帳に追加

次にウェットエッチングにより耐弗酸性絶縁膜２８上のシリコン酸化膜４３を除去することで素子分離領域２１の上面全体に耐弗酸性絶縁膜２８をセルフアラインで形成することを特徴とする。 - 特許庁

To make compatible the formation of a silicide layer for lowering the resistance of a diffusion layer and the formation of a diffusion layer compensation area for preventing the short circuit of a contact and a semiconductor substrate by over-etching at the formation of a contact hole.例文帳に追加

拡散層の低抵抗化を図るシリサイド層の形成と、コンタクトホールを形成する際のオーバエッチングによるコンタクトと半導体基板とのショートを防ぐ拡散層補償領域の形成との両立を図る。 - 特許庁

An Si nitride film 3b is an etching stopper film in forming on a TEOS film 6a a trench pattern 7 into which a second layer wiring M2 is buried, but the trench pattern 7 is not formed on the Si nitride film 3b, hence there is no need of applying an excessive over-etching to the Si nitride film 3b and no undercut appears at the Si nitride film 3b.例文帳に追加

窒化シリコン膜３ｂは、第２層目の配線Ｍ_2 が埋め込まれる溝パターン７をＴＥＯＳ膜６ａに形成する際のエッチングのストッパ膜であるが、この窒化シリコン膜３ｂには溝パターン７は形成されないので、窒化シリコン膜３ｂに過剰なオーバーエッチングを施す必要がなく、窒化シリコン膜３ｂにはアンダーカットが生じない。 - 特許庁

This manufacturing method includes a main etching step to etch by a plasma an area which is not covered with an organic material of a film made of material containing silicon, until the surface of the oxidized film of a base material is exposed after thorough removal, and an over-etching step to further etch the surface of the exposed oxidized film by the plasma, in the separate chambers respectively.例文帳に追加

シリコンを含む材料の膜の有機材料によって被覆されていない領域を、概略除去されて下地の酸化膜表面が露出するまでプラズマエッチングするメインエッチングと、酸化膜が露出された表面をさらにプラズマエッチングするオーバーエッチングとを各々異なる別々のチャンバー内で行うことにより、上記課題を解決する。 - 特許庁

An electromagnetic wave shielding film is characterized, in that a geometrical etching resist pattern is formed on the conductive metallic layer of a plastic film carrying formed by laminating the conductive metallic layer upon a plastic substrate, so that the film may carry a conductive metal and a geometric graphic composed of the conductive metal is formed by over- etching the conductive metallic layer.例文帳に追加

プラスチック支持体に導電性金属層を積層してなる導電性金属付きプラスチックフィルムの導電性金属層の上に、幾何学図形を有するエッチングレジストパターンを形成し、導電性金属層をオーバーエッチングすることによって導電性金属からなる幾何学図形を形成することを特徴とする電磁波シールドフィルムの製造方法。 - 特許庁

After a conductive pattern layer 11A is formed by etching the first conductive film 11, the third conductive film 13 is subjected to over-etching through the conductive pattern layer 11A as a mask to form an anchor part 15, and a sealing resin layer 22 and the conductive pattern layer 11A are firmly joined together as the sealing resin layer 22 is made to bite into the anchor part 15.例文帳に追加

第１の導電膜１１をエッチングすることにより導電パターン層１１Ａを形成した後に、導電パターン層１１Ａをマスクとして第３の導電膜１３をオーバーエッチングしてアンカー部１５を作り、アンカー部１５に封止樹脂層２２を食い込ませて封止樹脂層２２と導電パターン層１１Ａの結合を強くする。 - 特許庁

During the simultaneous etching of the both gates in a semiconductor device wherein an N-type polysilicon gate and a P-type polysilicon gate are arranged, the area of undoped silicon gates which are dummy electrodes is arranged to be larger than the total area of the N-type and P-type doped polysilicon gates, so that the undoped polysilicon is dominant over the doped polysilicon during dry etching for the polysilicon gates.例文帳に追加

Ｎ型ポリシリコンゲートとＰ型ポリシリコンゲートが配置されたデバイスにおいて、両ゲートを同時にエッチングする場合に、ダミー電極であるノンドープポリシリコンゲートの面積をＮ型及びＰ型のドープポリシリコンゲートの全面積よりも多くするように配置して、ドープポリシリコンよりもノンドープのポリシリコンが支配的になるようにして、ポリシリコンゲートをドライエッチングするようにした。 - 特許庁

The depth of a recess 31 by the overetching of an insulating film 13 when having removed an insulating film 13 over a conductive film 14 is reduced by forming an insulating film 15 on the surface of a conductive film 14, by oxidation treatment or the like of a conductive film 14, and simultaneously performing the etching of the insulating film 15 together with the etching of the insulating film 13.例文帳に追加

導電膜１４の酸化処理などにより、導電膜１４の表面に絶縁膜１５を形成し、絶縁膜１３のエッチングとともに絶縁膜１５のエッチングも同時に行うことにより、導電膜１４より上方の絶縁膜１３を除去した時の絶縁膜１３のオーバーエッチングによる凹部３１の深さを小さくする。 - 特許庁

The central position of the via alignment mark can be highly accurately detected by an optical method, and when etching the hole for alignment opened by the via alignment mark M1, the base insulating film is not over etched.例文帳に追加

光学的手法によってビア位置合わせマークの中心位置を高精度に検出することができ、また、ビア位置合わせマークＭ１により開口される位置合わせ用のホールのエッチング時に下地絶縁膜がオーバエッチングされることがない。 - 特許庁

The piezo resistant element 14 is uniformly and continuously formed over the inside of the recess and the surface side of the beam part, by forming the recess by selectively etching a part of the beam part 10, and forming a region largely applying stress in the recess.例文帳に追加

ピエゾ抵抗素子１４は、梁部１０の一部を選択的にエッチングして凹部を形成し、その凹部内に応力が大きくかかる領域を形成し、この凹部内と梁部の表面側にかけて一様に連続して形成されている。 - 特許庁

Consequently, a side surface of the polysilicon 3a is removed by etching so that an oxidation portion formed on a side surface of the polysilicon 3a does not become an over hang shape relative to a side surface portion of the pad oxidation film.例文帳に追加

次に、ポリシリコン膜３ａの側面に形成される酸化膜の部分がパッド酸化膜の側面に形成される酸化膜の部分に対してオーバーハング形状にならないようにポリシリコン膜３ａの側面をエッチングにより後退させる。 - 特許庁

Since the contours of the oscillation legs are exactly finished over sufficient time in the first crystal etching process, the base part is connected with the connection frame and firm, the crystal chip does not break at the thin connection part 1600 during processing.例文帳に追加

第１水晶エッチング工程で十分時間をかけて振動脚外形を正確に仕上げることができ、基部が連結フレームで連結されていて強固であるから、加工中に細い接続部１６００で折損したりしない。 - 特許庁

Even if platinum is exposed to plasma due to the over-etching and it reacts with radicals and ions in the plasm to produce by-products, a impurities which deteriorates the characteristics of a device will not be released from quartz because of such by-product.例文帳に追加

オーバーエッチングにより白金がプラズマに曝され、プラズマ中のラジカルやイオンと反応して副成物を生成しても、その副成物によって石英から、デバイスの特性を劣化させる不純物が放出されることはない。 - 特許庁

And a supporting body hole is formed by partially etching the Si thin film 13 and the solid phase mixed layer 12, and a supporting body for covering and supporting the Si thin film 13 is formed from over the Si thin film 13 to the supporting body hole.例文帳に追加

そして、Ｓｉ薄膜１３と固相混合層１２とを部分的にエッチングして支持体穴を形成し、Ｓｉ薄膜１３を覆って支持する支持体を当該Ｓｉ薄膜１３上から支持体穴にかけて形成する。 - 特許庁

To provide a halftone phase shift mask having the high transmittance of over 6% (9 to 15%), suppressing side etching in a halftone film portion, and having the smooth horizontal plane of a quartz surface, and to provide a method for manufacturing the mask.例文帳に追加

６％を越える高透過率（９〜１５％）をもち、且つハーフトーン膜部のサイドエッチングを抑制できしかも石英面を平滑な水平面にすることができるハーフトーン型位相シフトマスク及びその製造法を提供する。 - 特許庁

To provide a manufacturing method for suppressing further deepening of a connection hole due to over etching even if the position of the connection hole on a conductor pattern deviates, and suppressing the generation of the opening failure of other connection holes.例文帳に追加

導電体パターン上の接続孔に位置ずれが生じても、この接続孔がオーバーエッチングにより深くなることを抑制し、かつ他の接続孔の開口不良が生じることを抑制できるの製造方法を提供する。 - 特許庁

A high temperature polysilicon layer 16 is grown on the surface of a dielectric separate oxide film 14, and then a high temperature polysilicon spreading over the rear of a silicon wafer 10 and a rear projection 16a are removed by alkaline etching which hardly roughens an etched surface.例文帳に追加

誘電体分離酸化膜１４の表面への高温ポリシリコン層１６の成長後、エッチング面が荒れにくいアルカリエッチによって、シリコンウェーハ１０の裏面に回り込んだ高温ポリシリコン、裏面突起１６ａを除去する。 - 特許庁

Further, by forming the contact layer all over the window layer, the etching process can be omitted for the contact layer, and precise alignment of the surface electrode becomes unnecessary so that the manufacturing process of the solar cell can be simplified.例文帳に追加

また、さらに、コンタクト層を窓層上全面に形成することにより、コンタクト層のエッチング工程を省略できるとともに、表面電極の精密な位置あわせが不要となり、太陽電池の製造工程を簡略化することができる。 - 特許庁

Alternatively, when there is a marking M at the outer circumference of the wafer 6 and exposure shot over the entire surface cannot be made, the HDP4, which is formed thick at the upper part of marking M, is deleted with the etching process as the other process, before the CMP processing.例文帳に追加

または、ウェーハ６外周部にマーキングＭがあり、全面に露光ショットできない場合は、マーキングＭ上方に厚く形成されるＨＤＰ４をＣＭＰ処理前の別工程のエッチングで除去を行ってＨＤＰ４を削除する。 - 特許庁

Although a first piezoelectric layer 71 on a vibration plate 52 is removed at a step of a photolithography etching process with remaining a region where a lower electrode 60 is formed, a second piezoelectric layer 72 containing lead zirconate titanate having a thickness equal to or more than 4 nm and equal to or less than 20 nm is formed over the first piezoelectric layer 71, the lower electrode 60, and the vibration plate 52 after the photolithography etching process.例文帳に追加

フォトリソエッチ工程の段階で、下電極６０が形成される領域を残して、振動板５２上の第１圧電体層７１が除去されるが、フォトリソエッチ工程後に、第１圧電体層７１、下電極６０および振動板５２にわたって、４ｎｍ以上、２０ｎｍ以下の厚みのチタン酸ジルコン酸鉛を含む第２圧電体層７２を形成する。 - 特許庁

To provide a hard mask composition for forming an inorganic hard mask film having an excellent etching selectivity to an organic hard mask film over the organic hard mask film used in etching of a fine pattern of a semiconductor device, and a method for manufacturing semiconductor devices in which an underlying layer pattern of a semiconductor device is formed using a hard mask formed using the hard mask composition.例文帳に追加

半導体素子の微細パターンの食刻に用いられる有機系ハードマスク膜の上部に、有機系ハードマスク膜に対する食刻選択比に優れた無機系ハードマスク膜の形成のためのハードマスク用組成物、及びこれを利用して形成されるハードマスクを用いて半導体素子の被食刻層パターンを形成する半導体素子の製造方法を提供する。 - 特許庁

The process for fabricating a semiconductor device comprises a step for etching a substrate having a through hole 11 in a region different from the through hole 11, wherein etching is carried out after forming resist 72 on the substrate over the opening of the through hole 11 and then patterning the resist by exposure.例文帳に追加

本発明の半導体装置の製造方法は、貫通孔１１を有した基板に対し、該貫通孔１１とは異なる領域においてエッチングを行う工程を含む半導体装置の製造方法であって、基板に対し、貫通孔１１の開口面に跨る形にてレジスト７２を形成し、該レジスト７２を露光によりパターニングした後に、エッチングを行うことを特徴とする。 - 特許庁

When etching to form a side wall spacer 19 consisting of a silicon oxide film on the side wall of a gate electrode 16, over-etching is applied more than normal to etch an SOI substrate 1, so that a forward taper (t_2) of at least preferably 40 nm, 70 nm or more is formed on the SOI substrate 1 at the upper end of an element separation groove 10.例文帳に追加

ゲート電極１６の側壁に酸化シリコン膜からなるサイドウォールスペーサ１９を形成するためのエッチングを行う際、オーバーエッチング量を通常よりも多めに実施することによって、ＳＯＩ基板１をエッチングし、素子分離溝１０の上端部のＳＯＩ基板１に４０ｎｍ以上、より好ましくは７０ｎｍ以上の順方向テーパ（ｔ_２）を形成する。 - 特許庁

To provide a washing method of a substrate and a substrate washing device which do not over-etch a thin insulating film, a lower film, inappropriately by effectively removing an etching residue and a metal polymer formed in a patterned metal surface on the substrate.例文帳に追加

基板上にパターン化された金属の表面に形成されたエッチング残留物や金属ポリマを効果的に除去し、下部膜である薄い絶縁膜を不適切にエッチングし過ぎない基板の洗浄方法及び基板洗浄装置を提供する。 - 特許庁

The method is furthermore comprised of removing a residual layer through etching, after forming the resist pattern over the whole substrate, patterning the polymer thin film (S116), removing the resist coated on the polymer thin film, and completing the second large area stamp (S117).例文帳に追加

さらに、基板全体にレジストパターンが形成した後、エッチングを介して残留レイヤーを取り除いて、高分子薄膜をパターニング(S116)し、高分子薄膜にコーティングされたレジストを取り除いて大面積の第２スタンプを完成(S117)する、各段階を含む。 - 特許庁