「phase delay」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

A ring oscillator 34 provided in the phase locked-loop circuit 13 is configured by, for example, differential delay elements 41-44 connected in cascade, and tap signals of respective steps are each supplied to a latch circuit 15 via buffers 14a-14d.例文帳に追加

さらに、位相ロックループ回路１３に設けられるリング発振器３４が、例えば差動型の遅延要素４１〜４４が縦続に接続されて構成され、各段のタップ信号がそれぞれバッファ１４ａ〜１４ｄを介してラッチ回路１５に供給される。 - 特許庁

To provide a sub-woofer system that can enhance phase interference between a main speaker and a sub-woofer at a crossover point by adopting a configuration where a group delay time in a real time digital signal processing section of a digital system can optionally be set.例文帳に追加

デジタル方式の実時間デジタル信号処理部における群遅延の時間を任意に設定できる構成とすることにより、クロス・オーバー・ポイントにおけるメイン・スピーカとサブ・ウーファの位相干渉を改善できるサブ・ウーファシステムを提供すること。 - 特許庁

A nuclide concentration arithmetic part 12 calculates the liquid phase nuclide concentration of the nuclide to be evaluated on the basis of a delay coefficient, the porosity of a natural barrier, the true density of the natural barrier, an effective diffusion coefficient, a Darcy flow velocity, and the leakage ratio of nuclide from an artificial barrier.例文帳に追加

核種濃度演算部１２は、遅延係数、天然バリアの空隙率、天然バリアの真密度、実効拡散係数、ダルシー流速、人工バリアからの核種の漏出率、評価する対象となる核種の液相中核種濃度を演算する。 - 特許庁

A multiphase clock generating circuit has a reference clock generator that generates a reference clock, a multiphase clock oscillator with a plurality of delay circuits that are connected in a ring shape and respectively output an output clock whose phase is shifted, and a reference clock injection circuit that supplies the reference clock to any of output terminals of the plurality of delay circuits.例文帳に追加

多相クロック生成回路は，基準クロックを生成する基準クロック生成器と，リング状に接続された複数の遅延回路を有し，前記複数の遅延回路がそれぞれ位相がずれた出力クロックを出力する多相クロック発振器と，前記複数の遅延回路のいずれかの出力端子に前記基準クロックを供給する基準クロック注入回路とを有する。 - 特許庁

The sensor 1 has also a reference pulse signal generation part 53 for generating the reference pulse signal, a reference pulse period computing part encodes a period of the reference pulse signal, using the delay circuit 10 used in common with the driving pulse signal generation part 20, using as the unit the phase difference ϕ of reference pulse signals output in order from the plurality of inversion circuits constituting the delay circuit 10.例文帳に追加

また、基準パルス信号を発生させる基準パルス信号発生部５３を有し、基準パルス周期演算部は、駆動パルス信号発生部２０と共用化された遅延回路１０を用い、該遅延回路１０を構成する複数の反転回路から順次出力される参照パルス信号の位相差φを単位として、基準パルス信号の周期を符号化する。 - 特許庁

Since correct identification signals can not be detected by identification signal detection parts 21, 22 immediately after restoring a fault in a transmission line, write control parts 24, 25 restore writing addresses for normal operation by using phase difference amounts stored in insertion delay amount storing parts 26, 27 and reading addresses and start the writing of received data in delay memories 29, 30.例文帳に追加

書込み制御部２４，２５は伝送路の障害が復旧した直後、識別信号検出部２１，２２にて正しい識別信号を検出することができないため、挿入遅延量保持部２６，２７にて保持されている位相差量と読出しアドレスとを利用し、正常運用時の書込みアドレスを復元し、遅延メモリ２９，３０への受信データの書込みを開始する。 - 特許庁

A TDLL generates a clock tclk0 and a tclk90 having 90° phase difference from the tclk0 on the basis of a supply clock CTM and accurately and easily makes the phase delay between the CFM and the transmission data 90° by synchronizing the CFM with the tclk0 by a CFM transmission circuit being the same as a transmission circuit and transmitting the CFM to a memory side.例文帳に追加

ＴＤＬＬは供給クロックＣＴＭに基づいて、クロックｔｃｌｋ０と、このｔｃｌｋ０に対して９０度の位相差があるｔｃｌｋ９０を生成し、しかも、ＣＦＭを送信回路と同一のＣＦＭ送信回路によりｔｃｌｋ０に同期してメモリ側に送信することにより、ＣＦＭと送信データの間の位相遅延を正確且つ容易に９０度とする。 - 特許庁

In an adder 104, a predictive PSCH correlative power determined from the SSCH correlative power for each known cell is subtracted, for each same slot phase, from the PSCH correlative power calculated by a PSCH correlative power calculation unit 101 and in a profile creation unit 105, a result of the addition in the adder 104 is integrated and accumulated for each same slot phase to create a delay profile.例文帳に追加

加算器１０４では、ＰＳＣＨ相関電力算出部１０１で算出されたＰＳＣＨ相関電力から、既知セル毎のＳＳＣＨ相関電力から求めた予測ＰＳＣＨ相関電力を同一のスロット位相毎に減じ、プロファイル作成部１０５では、加算器１０４での加算結果が同一スロット位相毎に積算及び蓄積され、遅延プロファイルが作成される。 - 特許庁

In this digital signal processing circuit which samples input analog signals using a sampling circuit 34 and outputs digital signals, using a signal made by multiplying an input reference signal at a PLL(phase-locked loop) circuit 32 as a sampling clock, a delay circuit 33 for phase adjustment between the signal made by multiplication of the input reference signal and the sampling clock is inserted in front of the PLL circuit 32.例文帳に追加

入力基準信号をＰＬＬ回路３２で逓倍した信号をサンプリングクロックとして用いて、入力アナログ信号をサンプリング回路３４でサンプリングしてディジタル信号を出力するディジタル信号処理回路において、入力基準信号を逓倍した信号とサンプリングクロックとの位相を調整するための遅延回路３３をＰＬＬ回路３２の前段に挿入してなるものである。 - 特許庁

A clock generating circuit includes a skew control circuit 10 which receives a clock CK1 and outputs a clock CK2; a DLL circuit 40 which receives the clock CK2 and generates and output multi-phase clocks RCK1-RCKM that lock clock delay time; and a clock output circuit 70 which outputs a clock, corresponding to any one of the multi-phase clocks as an output clock CKQ.例文帳に追加

クロック生成回路は、クロックＣＫ１を受け、クロックＣＫ２を出力するスキュー調整回路１０と、クロックＣＫ２を受け、クロック遅延時間がロックされた多相クロックＲＣＫ１〜ＲＣＫＭを生成して出力するＤＬＬ回路４０と、多相クロックのいずれかに対応するクロックを、出力クロックＣＫＱとして出力するクロック出力回路７０を含む。 - 特許庁

The semiconductor device operates according to an internal clock based on the system clock, inputs/outputs data synchronized with the internal clock, and has a phase-locked loop for generating the internal clock and a switch element for switching delay paths to be inserted in a feedback loop with respect to the phase-locked loop on the basis of data input/output of the semiconductor device.例文帳に追加

半導体装置は、システムクロックに基づいた内部クロックで動作し、前記内部クロックに同期してデータを入出力する半導体装置であって、前記内部クロックを生成する位相同期回路と、前記半導体装置のデータの入出力に基づいて、前記位相同期回路に対するフィードバックループに挿入される遅延パスを切り替えるスイッチ素子とを有する。 - 特許庁

A phase error detection unit 4 determines a difference between terms of an output word clock LRCKo and an input word clock LRCKi using an LRCK term counter 41 and a 256 subtracter 42, the difference is cumulatively added by a cumulative addition unit 43, a comparison unit 414 performs comparison on whether the cumulatively added value exceeds one term of LRCKo and if it exceeds one term, a phase delay/progress signal is outputted.例文帳に追加

位相差検出部４は、出力ワードクロックＬＲＣＫｏと入力ワードクロックＬＲＣＫｉの周期の差をＬＲＣＫ周期カウンタ４１と２５６減算器４２により求めて累積加算部４３で累積加算し、その累積加算値がＬＲＣＫｏの１周期分を超えたかどうかを比較部４１４で比較し、１周期分を超えると位相遅れ／進み信号を出力する。 - 特許庁

In a noise component removal program for removing the noise component from the measured phase value of the carrier wave measured in the GPS receiver 1, a first linear combination amount containing a geometric distance term with respect to received signals of two frequencies and a second linear combination amount containing an ionospheric delay term are calculated, based on the measured phase amount of the carrier wave measured in the GPS receiver 1.例文帳に追加

ＧＰＳ受信機１において測定した搬送波位相測定値に対して雑音成分を除去するための雑音成分除去プログラムにおいて、ＧＰＳ受信機１で測定した搬送波位相測定値に基づき、２周波数の受信信号に対する幾何距離項を含む第１の線形結合及び電離層遅延項を含む第２の線形結合量を算出する。 - 特許庁

The FPC 14 generates a switching signal by branching one of a high-potential voltage signal and a low-potential voltage signal VSS according to propagation delay characteristics of the LCD panel 16 and supplies the switching signal to a phase switching circuit in the driving IC 11.例文帳に追加

ＦＰＣ１４は、ＬＣＤパネル１６の伝搬遅延特性に応じて高電位の電圧信号ＶＤＤあるいは低電位の電圧信号ＶＳＳのいずれかを分岐させて切替信号を生成し、駆動用ＩＣ１１内の位相切替回路に供給する。 - 特許庁

To provide a three-phase PWM rectifier that extremely reduces the pulsation of a voltage superposed to an output voltage in a steady state, and suppresses the generation of the pulsation of the output voltage caused by the correction of a one-cycle delay even in the variation of a load.例文帳に追加

本発明は、定常時に出力電圧に重畳する電圧脈動が非常に少なくなると共に、負荷変動時においても１周期遅れの補正による出力電圧の脈動を発生させない三相ＰＷＭ整流器を提供することにある。 - 特許庁

The delay is determined by a specified formula so that sound waves emitted from the vibrators 14 match in phase in an arbitrary direction of scanning and at an arbitrary focusing point to be mutually intensified, that is, to obtain a traverse line in terms of the arbitrary direction of scanning and focusing point.例文帳に追加

この遅延は、任意の走査方向、任意の集束点で各振動子14から出射される音波の位相が合致して強め合うように、すなわち任意の走査方向／集束点の測線が得られるように、所定の算出式に基づいて決定される。 - 特許庁

Since phase advance compensation element compensating intake air filling delay is included in a control system controlling throttle opening (cylinder filling air), a system becomes unstable without filters in the control system if noise overlaps input of the control system.例文帳に追加

スロットル開度（筒内充填空気量）を制御する制御系には、吸入空気の充填遅れを補償する位相進み補償要素が含まれるため、この制御系の入力にノイズが重畳した場合に、制御系にフィルタが全くないと不安定な系となる。 - 特許庁

A phase difference corresponding to the delay time difference of signal transmission between the liquid crystal display panels 20 and 30 is provided between output periods of the horizontal start signals STH1 and STH2 and horizontal clock signals CKH1 and CKH2 of both the horizontal driving signal generating sections 12 and 13.例文帳に追加

両水平駆動信号生成部１２，１３の水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２の出力時期には、各液晶パネル２０，３０での信号伝送の遅延時間差に応じた位相差が設けられる。 - 特許庁

To simplify a control circuit by suppressing a phase delay, and to improve response characteristics as a power supply, while restraining an amount of change in duty to input voltage width and improving efficiency by extending a duty at high-voltage input to reduce an effective current.例文帳に追加

入力電圧幅に対してデューティ変化量を抑え、高電圧入力時のデューティが広がって実効電流を減少させて効率を改善しつつ、位相遅れを抑制して制御回路の簡単化、電源としての応答特性の改善を図る。 - 特許庁

The device can be provided with an egress buffer means for adding a delay in the prescribed channel in order to exactly adjust the phase or in order to compensate for processing of data corresponding to the prescribed channel at the advanced processing time slice when the most appropriate time slice is not free.例文帳に追加

位相を正確に調整するため、又は時間的に最適なスライスが空きでないときに、前進した処理時間スライスで所与のチャネルの対応するデータの処理を補償するため、所与のチャネルに遅延を追加する、イグレスバッファ手段を設けることができる。 - 特許庁

A discrimination circuit 24 does not output an L level output signal OUT to stop a phase comparator since the level of the frequency setting signal DIV matches the level of the output signal SGC of the delay circuit 22 in the case of releasing the power save signal PS.例文帳に追加

判定回路２４は、パワーセーブ信号PSが解除された時には周波数設定信号DIVのレベルと遅延回路２２の出力信号SGCのレベルが一致していることから、位相比較器を停止させるためのＬレベルの出力信号OUTに出力することはない。 - 特許庁

To provide a bit phase synchronized locally generated optical pulse string formation circuit generating a locally generated optical pulse string surely synchronized with an input signal beam even when delay fluctuation occurs inside a light source for local generation of pluses.例文帳に追加

局発パルス光源の内部に遅延揺らぎが生じていても、入力信号光と確実にビット位相同期されている局発光パルス列を生成することができるビット位相同期局発光パルス列生成回路を提供することを目的とするものである。 - 特許庁

Subsequently, the amplitudes of the receiving signal data of the respective ultrasonic probes are corrected from the transmitting and receiving amplitude correction factor and time delay is imparted to the receiving signal data of the respective ultrasonic probes so as to become a phase matching direction and all of the receiving signals after correction are synthesized.例文帳に追加

次に、各超音波探触子の受信信号データの振幅を送受信振幅補正係数で補正し、第二の超音波探触子の受信信号データに位相が合う方向となるように時間遅延を与え、補正後の全ての受信信号を合成する。 - 特許庁

The delayed time of a delay device 18 that a filter output (20) of the receiving wave is a maximum, and then, in a correlator (40), a phase difference in a sign is determined by performing a correlation between the PN signal (32) and a PN signal component (36) in the receiving wave.例文帳に追加

受信波のフィルタ出力（２０）が極大になる遅延器１８の遅延時間を決定するとともに相関器４０においてＰＮ信号（３２）と受信波に含まれるＰＮ信号成分（３６）との相関をとって符号の位相差を決定する。 - 特許庁

Further, the delay amounts of each of combination circuits 23, 24 are measured by setting a first input terminal 19A of the selector switch 19 to selection state, a second input terminal 20B of the selector switch 20 to selection state, and by transitioning the phase of the test clock TCK.例文帳に追加

また、切替スイッチ１９は第１入力端子１９Ａを選択状態、切替スイッチ２０は第２入力端子２０Ｂを選択状態とし、テストクロックＴＣＫの位相を遷移させて、組合せ回路２３、２４のそれぞれの遅延量を測定する。 - 特許庁

Secondary, the electrostatic capacity between the voltage detecting conductor and power lines 1 and 2 is made to the direct input impedance of a reversing amplifier, and a 90°-delay phase device by a mirror integrator is provided since the output voltage of the reversing amplifier is thus advanced 90°.例文帳に追加

第二に電圧検出導体と電力線１，２との間の静電容量は反転増幅器の直接入力インピーダンスとせしめ，従ってこの反転増幅器の出力電圧は９０度進むのでミラー積分器による９０度遅れ位相器を設けた。 - 特許庁

An upper counter 101 counts on a count clock that is a single output signal constituting a first lower phase signal output from a delay circuit and furthermore counts on a count clock output from a lower counter 103 to acquire a first upper count value.例文帳に追加

上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第1の上位計数値を取得する。 - 特許庁

The waveform generating circuit 36 successively outputs transmission pulses corresponding to a plurality of respective vibrators 10 in response to the delay timing with respective vibrators 10, and are arranged by four in response to the respective four transmission pulses respectively different in a phase by π/2.例文帳に追加

波形生成回路３６は、複数の振動子１０の各々に対応した送信パルスを各振動子１０ごとの遅延タイミングに応じて順次出力するものであり、π／２ずつ位相が異なる４つの送信パルスの各々に対応して４つ設けられている。 - 特許庁

A variable delay line 12 outputs a clock signal whose phase is advanced by a time corresponding to the sum tH+tL of a time tH needed to output high-level data from an OCD circuit 18 and a time tL needed to output low-level data.例文帳に追加

可変遅延線１２はＯＣＤ回路１８からハイレベルデータを出力する場合に要する時間ｔＨと、ローレベルデータを出力する場合に要する時間ｔＬの和ｔＨ＋ｔＬに相当する時間だけ位相が進んだクロック信号を出力する。 - 特許庁

The LED driver determines the number of LED channels to be driven in accordance with signals input through the feedback terminal to delay the PWM signals based on a value of a phase difference to be adjusted in accordance with the number of the LED channels.例文帳に追加

前記ＬＥＤドライバーは前記フィードバック端子を通じて入力される信号に基づいて駆動可能なＬＥＤチャンネル数を判断して、前記ＬＥＤチャンネル数にしたがって調整される位相差の値位前記ＰＷＭ信号を順次に遅延させる。 - 特許庁

An image response element has an arrangement of individual pixels for capturing the image outputted from the image intensifying device, and the modulation of the reflected modulate illumination incorporates the phase delay corresponding to the distance of the matter in the scene from the distance image system.例文帳に追加

画像応答要素は、画像増強装置により出力される画像を捕捉する個々の画素の配列を有しそれにより、反射された変調された照明の変調は、距離画像システムからのシーン内の物体の距離に対応する位相遅延を組み込む。 - 特許庁

To provide a relay unit mounted on a broadcasting satellite in satellite broadcasting for improving the deterioration of transmitting performance caused by the frequency amplitude distortion of a filter, group delay distortion, non- linear distortion of the amplitude and phase of a power amplifier.例文帳に追加

放送衛星に搭載された中継器において、フィルタの周波数振幅歪み及び群遅延歪み、並びに電力増幅器の振幅及び位相の非線形歪みから生じる伝送性能劣化を改善する衛星放送の中継器を提供する。 - 特許庁

To provide an optical frequency domain reflectometry capable of inhibiting phase fluctuations of a lightwave caused by a disturbance to a delay fiber of a reference interferometer to allow a high-resolution measurement of even an object having a long measurement distance.例文帳に追加

本発明の課題は、参照干渉計の遅延ファイバが受ける外乱による光波の位相揺らぎを抑庄して、測定距離の長い対象であっても高分解能な測定を行うことが可能な光周波数領域反射測定方法を提供することにある。 - 特許庁

A reference signal counter section 3 counts the number of times of inputting an index signal, and a phase control operating section 4 generates a select signal based the number of stages of a delay cell, the number of times of the index signal, a designated shifting amount being inputted externally, and a resolution 1/n.例文帳に追加

基準信号カウンタ部３は、インデックス信号の入力回数を計数し、位相制御演算部４は、ディレイセルの段数と、インデックス信号の回数と、外部から入力される指示ずらし量と、分解能１／ｎと、基づいてセレクト信号を生成する。 - 特許庁

By making the boost amount zero, the delay curve becomes flat over 3T to 11T of the RF signals, and the exact amount of jitter can be detected by integrating the phase shift, of 3T to 11T, and the optical pickup 12 can be adjusted to minimize the amount of jitter.例文帳に追加

ブースト量をゼロに設定することで、ＲＦ信号の３Ｔ〜１１Ｔにわたって遅延特性がフラットとなり、３Ｔ〜１１Ｔの位相ずれの積算値から正確なジッタ量を検出でき、ジッタ量が最小となるように光ピックアップ部１２を調整できる。 - 特許庁

A phase delay of a current flowing to the parasitic element behind a current flowing to the feed element is brought about in the same plane by electromagnetic coupling between the feed element and the parasitic element, whereby a circularly polarized wave or a polarized wave approximating it is generated.例文帳に追加

前記給電素子と前記無給電素子とが電磁結合することにより、前記給電素子に流れる電流に対する前記無給電素子に流れる電流の位相遅れが同一面内に生じさせ、円偏波或いはこれに近似する偏波を発生させる。 - 特許庁

In this digital portable telephone equipment, a phase 129 of a reception signal and a cumulative correction value 155 are added by an adder 1 and are outputted as reception data 133a via a noise error diffusion delay detection part 2 and a decoder 3 to prevent the deterioration of the error rate due to deviation in received frequency.例文帳に追加

受信信号の位相１２９と累積補正値１５５は加算器１で加算され、ノイズ誤差拡散遅延検波部２、デコーダ３を介して受信データ１３３ａとして出力されるため受信周波数ズレによる誤り率の劣化を防止し得る。 - 特許庁

When the path is updated, delay phase estimation values output from D-FF 102 to 104 and corresponding weighting factors (Wb, Wc, Wd) are multiplied by multipliers 106 to 108 except a multiplier 105, and added by a summer 109.例文帳に追加

つまり、パス更新時では、乗算器１０５を除く乗算器１０６〜１０８においてＤ−ＦＦ１０２〜１０４が出力する遅延位相推定値と対応する重み付け係数（Ｗｂ，Ｗｃ、Ｗｄ）とが乗算され、加算器１０９にて加算される。 - 特許庁

To provide a microcomputer capable of selecting the operational/non-operational state of a DLL (Delay Locked Loop), equalizing a reset release timing especially even if either a PLL (Phase Locked Loop) or the DLL is used, and generating a long reset release waiting time internally when using the DLL.例文帳に追加

ＤＬＬの動作／非動作を選択でき、特にＰＬＬ、ＤＬＬのどちらを使う場合でもリセット解除タイミングを同じにすることができ、またＤＬＬを使用する場合の長いリセット解除待ち時間を内部で生成することができるマイクロコンピュータを提供する。 - 特許庁

On the other hand, the large phase delay of the magnetic field is not generated at a part furthermost from the surface of the groove member 3A, that is, an amount of spontaneous magnetization generated by the total groove member 3A is not canceled, which increases the detecting sensitivity of the torque sensor.例文帳に追加

一方、溝部材３Ａの最も表面から遠い部分においても、大きな磁界の位相遅れが生じないことから、溝部材３Ａ全体で発生する自発磁化量を相殺することがないので、むしろトルクセンサの検出感度は増大することとなる。 - 特許庁

A reference signal generating circuit 103 generates a reference signal 104 for symbol identification timing on the basis of a reception signal 119 after phase delay detection, and a preamble detection circuit 105 receiving the signal 104 generates a detection signal 111 denoting the result of preamble detection.例文帳に追加

参照信号生成回路１０３は、位相遅延検波後の受信信号１１９をもとにシンボル識別タイミングの参照信号１０４を生成し、これを受けたプリアンブル検出回路１０５は、プリアンブルの検出結果を示す検出信号１１１を生成する。 - 特許庁

The device also includes a setting machine 25 for storing an input time difference from an input command to arrival as a delay phase difference at every previously set frequency difference, and an operation circuit 20 for selecting the delay phase difference from a storage means in accordance with a busbar-side frequency at the time of synchronous input.例文帳に追加

母線側と投入側との電圧差を検知する電圧差検知手段１１・１５と、母線側と投入側との周波数差を検知する周波数差検知手段１２・１４と、母線側と投入側との位相差を検知する位相差検知手段１３と、投入指令から到達までの投入時間差を、予め設定した周波数差毎の遅れ位相差として記憶する設定器２５と、同期投入時に母線側周波数に応じて前記遅れ位相差を前記記憶手段から選択可能な演算回路２０を備えた同期投入装置１０を提供する。 - 特許庁

The memory interface circuit determines the delay of arrival of a data strobe signal relative to the internal clock signal by using the data strobe signal inputted in a read cycle to the DDR-SDRAM, samples arriving read data on the basis of a signal resulting from shifting the phase of the arriving data strobe signal and synchronizes the sampled read data with the internal clock signal on the basis of a determination result of arrival delay.例文帳に追加

メモリインタフェース回路は、ＤＤＲ−ＳＤＲＡＭに対するリードサイクルで入力されるデータストローブ信号を用いて内部クロック信号に対する前記データストローブ信号の到達遅延を判定すると共に、到達したデータストローブ信号の位相をシフトした信号に基づいて、到達したリードデータをサンプリングし、サンプリングしたリードデータを前記到達遅延の判定結果に基づいて前記内部クロック信号に同期化する。 - 特許庁

A plurality of dispersion media and phase-held or spectrum-inverted variable wavelength converters are used to optimize a dispersion curve of the dispersion media and an operation frequency arrangement, high-order dispersion equal to or more than third-order dispersion is suppressed and variable dispersion and variable optical delay control over wide bands is realized.例文帳に追加

分散媒質と位相保持型もしくはスペクトル反転型可変波長変換器とを複数用いて、分散媒質の分散曲線と動作周波数配置を最適化することで、３次以上の高次分散を抑制し広帯域に亘る可変分散および可変光遅延制御を実現する。 - 特許庁

Measurement data (103) and a model (109) that includes information regarding at least one location (e.g., approximate locations) of (a) at least one pole and (b) at least one zero for an electrical network are used for computing at least one of group delay and phase response of the electrical network (10).例文帳に追加

電気回路網（１０）の群遅延と位相応答の少なくとも一方を計算するため、測定データ（１０３）と、電気回路網の（ａ）少なくとも１つの極と（ｂ）少なくとも１つのゼロの少なくとも一方の位置（例えば、近似位置）に関する情報を含むモデル（１０９）を利用する。 - 特許庁