「processor units」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

The data processing chip includes a plurality of dice, the die including a plurality of processor units and at least the second die including at least one data storage memory device, the first and second dice arranged so that, for each of at least a subset of the processor units provided in a first layer, a dedicated storage memory device is provided in a second layer.例文帳に追加

複数のダイスが含まれており、第１のダイスには複数のプロセッサユニットが含まれており、少なくとも１つの第２のダイスには少なくとも１つのデータ記憶メモリ装置が含まれており、前記の第１および第の２のダイスを配置構成して、第１の層に設けられている前記のプロセッサユニットの少なくとも１つの部分集合毎に、専用の記憶メモリ装置が第２の層に設けられていることを特徴とするデータ処理チップを構成する。 - 特許庁

The image processor stores the image data processed by the image processing units and the setting value used for processing the image data in a first address space, and associating the setting value and the image data read out from the first address space respectively with header information for transmission to the image processing units as commands.例文帳に追加

画像処理装置は、この画像処理部で処理される画像データおよび当該画像データの処理に用いる設定値を第１のアドレス空間に格納し、ダイレクトメモリアクセスにより、第１のアドレス空間から読み出した設定値および画像データのそれぞれを画像処理部に伝達するためのヘッダ情報と対応づけてコマンドとして画像処理部へ転送する。 - 特許庁

The information processor comprises a plurality of cross bar board units 60 arranged vertically in horizontal state, first and second back panels 70, 80 connected to the opposite side edges of the cross bar board units through connectors, and a plurality of mother boards 51 for mounting a semiconductor information processing element, respectively, and connected with the first and second back panels in vertical state through connectors.例文帳に追加

水平の姿勢で縦に並んでいる複数のクロスバーボードユニット６０と、このクロスバーボードユニットの両側の縁にコネクタ接続してある第１及び第２のバックパネル７０、８０と、夫々情報処理を行う半導体素子が実装してあり、垂直の姿勢で、第１及び第２のバックパネルにコネクタによって接続してある複数のマザーボード５１とを有する。 - 特許庁

A processor decodes the number of instructions equal to or more than the number of mounted arithmetic units, decides executing conditions by an instruction issuance control part 31 before an execution stage, as regards an instruction whose conditions are false, invalidates the instruction itself, and performs allocation so that the arithmetic units (hardware) are effectively used by the succeeding valid instructions.例文帳に追加

プロセッサは、実行ステージ以前に命令発行制御部３１にて、搭載された演算器の個数以上の命令を解読して実行条件の判定を行い、条件が偽であった命令に関しては、その命令自体を無効化し、後続する有効な命令によって演算器（ハードウェア）が有効に使用されるように割り当てを行う。 - 特許庁

On the information processor side, record area of a recorder is divided into a plurality of subareas, and recording position of image data in units of the subarea is subjected to first correction in units of pixel for each color data to generate image data at the corrected recording position, together with set information for controlling the recorder in order to record that image data (S115).例文帳に追加

情報処理装置側で、記録装置の記録領域を複数の領域に分割し、該分割された領域単位の画像データの記録位置を色データ毎に画素単位の第１の補正をし、その補正された記録位置に従った画像データと、その画像データを記録するために記録装置を制御するための設定情報と、を生成する（Ｓ１１５）。 - 特許庁

A processor judges execution conditions by decoding the larger number of instructions than the number of mounted arithmetic units in an instruction issuance control part 140 before an execution stage, regarding an instruction of which the conditions are false, invalidates the instruction itself.例文帳に追加

プロセッサは、実行ステージ以前に命令発行制御部１４０にて、搭載された演算器の個数以上の命令を解読して実行条件の判定を行い、条件が偽であった命令に関しては、その命令自体を無効化する。 - 特許庁

Image data of the paper 10 inputted through an image input device 12 are binarized by an image processor 13, and developed to an image memory 15 having a horizontal X-axis and a vertical Y-axis in pixel units.例文帳に追加

画像入力装置１２を通じて入力された用紙１０の画像データは画像処理装置１３にて二値化処理された後、水平方向をＸ軸、垂直方向をＹ軸とした画像メモリ１５に画素単位で展開される。 - 特許庁

To provide a configuration which obtains a desired performance while reducing an instruction cache capacity, in a configuration wherein a plurality of processors are provided and data to be processed are divided into prescribed units and respective pieces of data are processed in parallel by respective processor.例文帳に追加

複数のプロセッサを備え、処理するデータを所定の単位に分割し、各データに対して、各プロセッサで並列に処理を行う構成において、命令キャッシュ容量を低減しながら所望のパフォーマンスを得る構成を提供する。 - 特許庁

The general processor 15 transmits data of cofactor vector, velocity vector and volume for a vector concerned in factor units to the exclusive circuit 16, and the exclusive circuit 16 calculates the divergence with the data of cofactor vector, velocity vector and volume.例文帳に追加

汎用プロセッサ１５は要素単位で当該要素に関する余因子ベクトル、速度ベクトル、体積のデータを専用回路１６に送信し、専用回路１６は余因子ベクトル、速度ベクトル、体積のデータに基づいて、発散を計算する。 - 特許庁

This arithmetic processor is constituted so as to detect the error in one operation cycle by separating an arithmetic unit according to a basic unit of an arithmetic operation and simultaneously performing the same operation in plural arithmetic units.例文帳に追加

演算処理装置を対象とし、演算の基本単位にしたがって演算器を分割することによって、複数の演算器において同一の演算を同時に行うことによって誤りを１回の動作サイクルで検出する構成とする。 - 特許庁

The image processor, which saves or temporarily saves image data in an HDD 8, divides the image data into line units of data elements a to d, etc. and writes adjacent data elements in discontinuous allocation into the HDD 8.例文帳に追加

ＨＤＤ８に画像データを保管あるいは一時保管する画像処理装置において、画像データをライン単位のデータ片ａ、…、ｄ、…に分割し、互いに隣接するデータ片はＨＤＤ８内において不連続に振分けて書き込まれる。 - 特許庁

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.例文帳に追加

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁

To efficiently control a processor and reduce electric power consumption for driving the processor by switching/driving a process to execute several calculation units by a command line from one command control unit and a process to execute them by a command line from a command control unit different for each calculation unit according to the process characteristics.例文帳に追加

複数の演算ユニットを一つの命令制御ユニットからの命令列で実行する処理と演算ユニット毎に異なった命令制御ユニットからの命令列によって実行する処理とを処理内容に応じて切り替えて駆動することにより、プロセッサを効率的に制御し、且つプロセッサの駆動に係る消費電力を小さくする。 - 特許庁

To provide a processor integrated circuit capable of reducing hardware design manhours, in a processor integrated circuit provided with (n) processors (n is a natural number not smaller than 2) different in latency of DMA (Direct Memory Access) and (n) DMA mediation circuits for executing DMA via arithmetic units by mediating access to the respective processors.例文帳に追加

ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）のレイテンシが異なるｎ（ｎは２以上の自然数）個のプロセッサと、各プロセッサに対するアクセスを調停し、演算器を介してＤＭＡを行うｎ個のＤＭＡ調停回路とを備えたプロセッサ集積回路において、ハードウェア設計工数を削減できるプロセッサ集積回路を提供する。 - 特許庁

Temperatures of respective units in this information processor 1 are measured at its starting to display a warning by using an indicator 202 where the temperature gets out of a normal temperature range, and therefore, a temperature state which is a potential cause of a failure can be reported to a user.例文帳に追加

起動時に情報処理装置１内の各ユニットの温度を測定し、温度が正常温度範囲から外れた場合にインジケータ２０２を用いて警告を表示するため、ユーザーに故障の原因となりうる温度状態を報知することができる。 - 特許庁

The CPU 2 of an MPU 1 comprises a main processor 6, a coprocessor 3 including the SIMD arithmetic logic units ALU0 to ALU3, the register file 4 for storing operation data for ALU0 to ALU3, and a direct memory access controller (DMAC) 15.例文帳に追加

ＭＰＵ１のＣＰＵ２は、メインプロセッサ６と、ＳＩＭＤ型の演算器ＡＬＵ０…ＡＬＵ３を含むコプロセッサ３と、ＡＬＵ０…ＡＬＵ３の演算データを格納するレジスタファイル４と、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１５とで構成されている。 - 特許庁

On the recorder side, recording position of image data is subjected to second correction for correcting in units of less than a pixel based on the set information generated by the information processor, and then recording of the image data is controlled based on the corrected recording position (S125).例文帳に追加

記録装置側で、情報処理装置により生成された設定情報に基づき、画像データの記録位置を、画素未満の単位で補正する第２の補正をし、その補正された記録位置に基づき画像データの記録を制御する（Ｓ１２５）。 - 特許庁

One or more hardware implemented policy engines associated with the one or more hardware functional units of the processor are utilized, to control access by instruction to the data, based on the instruction access policy label and the operand access policy label.例文帳に追加

プロセッサの１つ又は複数のハードウェア機能ユニットに関連付けられた１つ又は複数のハードウェア実装ポリシー・エンジンが、命令アクセス・ポリシー・ラベル及びオペランド・アクセス・ポリシー・ラベルに基づいてデータへの命令によるアクセスを制御するのに用いられる。 - 特許庁

A dividing unit 112 divides sampling data 121 obtained by sampling instructions to be executed by a processor at predetermined intervals into partial instruction strings 122 in units obtained while the acquisition object instruction string of an instruction-trace is executed once.例文帳に追加

分割部１１２は、プロセッサが実行する命令を所定間隔でサンプリングして得られたサンプリングデータ１２１を、命令トレースの取得対象の命令列が１回実行される間に取得された単位の部分命令列１２２へ分割する。 - 特許庁

To provide a picture processor and a method therefor which use a built-in multi-window system operating on a real time operating system, efficiently switch double buffers without considering an exclusive control of plotting in window units, and control flickers at the time of plotting.例文帳に追加

リアルタイムＯＳ上で動作する組込用マルチウィンドウシステムを利用し、ウィンドウ単位の描画の排他制御を意識することなく、効率的にダブルバッファを切換え、描画時のちらつきを抑えた画像処理装置及び画像処理方法を提供すること。 - 特許庁

The high-performance superscalar processor architecture has a register file array (554) for storing an execution result of a savable instruction in its completion and a temporary buffer (552) for storing an execution result of non-savable instruction in its completion in order to store execution results from a plurality of functional units.例文帳に追加

複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果をストアするレジスタファイルアレイ（５５４）と、完了時に退避不可能な命令の実行結果をストアする一時バッファ（５５２）を備える。 - 特許庁

To provide an image processor capable of processing a plurality of jobs at the same time at a high speed even when image data of processing objects exist in the same memory in a configuration including a plurality of compression expansion units and each having an exclusive use memory.例文帳に追加

複数の圧縮伸張部とそれぞれに専用のメモリを有する構成において、処理対象の画像データが同一メモリに存在する場合でも複数のジョブを同時・高速に処理することのできる画像処理装置を提供する。 - 特許庁

On the basis of functional unit information acquired by each of a plurality of functional units constituting a unit replaceable camera 100 in which the system configuration is changeable by changing the combination of the plurality of replaceable functional units, system configuration information capable of specifying the system configuration which the camera 100 is provided in the present situation is output from the camera 100 to an information processor 200.例文帳に追加

交換式の複数の機能ユニットの組み合わせを変えることによりシステム構成を変更可能なユニット交換式のカメラ１００を構成する複数の機能ユニットのそれぞれから得られる機能ユニット情報をもとに、カメラ１００が現状で有しているシステム構成を特定可能なシステム構成情報がカメラ１００から情報処理装置２００に出力される。 - 特許庁

The video processor acquires information showing displacement magnitude from a video in a steady state to be reference regarding each video of a plurality of prescribed units (for example, video section) imaged by an imaging device, and displays the video in the plurality of prescribed units, on the basis of the information showing the acquired displacement magnitude by using a sequence, from large displacement magnitudes to small displacement magnitudes.例文帳に追加

映像処理装置は、撮像装置により撮像された複数の所定単位（例えば、映像区間）の映像のそれぞれについて基準となる定常状態の映像との変位量を示す情報を取得し、当該取得した変位量を示す情報に基づいて前記複数の所定単位の映像を変位量が大きい方から小さい方への順序を用いて表示する。 - 特許庁

Further, each processor element includes M-pieces of condition register parts for storing condition data output from the individual arithmetic logic units, and during conditional instruction execution, according to the condition data stored in the condition register parts, each of the corresponding arithmetic logic units determines whether the operation is executed or not.例文帳に追加

そのようなＳＩＭＤ型マイクロプロセッサにおいて、更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をＭ個装備しており、条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とする。 - 特許庁

The apparatus 1 comprises a communication processor 12 for executing various provided communication functions, a communication traffic measuring unit 13 for measuring the communication data quantity in communication processes executed by the processor 12, a controller 11 for commonly control units and a processing performance measuring unit 14 for measuring the processing performance of the common controller 11.例文帳に追加

通信装置１が提供している種々の通信機能を実行する通信処理部１２と、この通信処理部１２が実行する通信処理における通信データ量の測定を実行する通信トラヒック測定部１３と、各部を共通に制御する共通制御部１１と、この共通制御部１１の処理能力を測定する制御部処理性能測定部１４とを有している。 - 特許庁

When a pre-encoding processor 103B estimates the code quantity from a multi-step quantization, Q_-n units 212 quantize with different quantizing scale values Q to result in decimals which are integrated every value Q by an integrator Σ231.例文帳に追加

プリエンコード処理部１０３Ｂで多段階ステップの量子化により符号量を見積もる際に、夫々異なる量子化スケール値Ｑで量子化を行う各Ｑ＿ｎ部２１２での量子化により発生した小数部が積算部Σ２３１で値Ｑ毎に積算される。 - 特許庁

At power failure, an input/output part 33 in an information processor 30 controls power supply units 34, 35 to set/reset countermeasure against power failure, based on a power supply management table storing a power failure notification and control information from an uninterruptible power supply unit.例文帳に追加

停電時に情報処理装置３０の中の入出力部３３が無停電電源装置からの停電通知と制御情報の格納された電源管理テーブルを基に電源ユニット３４，３５を制御し、停電処理及び停電解除処理を行う。 - 特許庁

To provide an image processor for shortening latency in post-stage band processing by shortening the plotting processing time of a block whose arithmetic quantity is large being a bottle neck in plotting processing by band units, and smoothing the through-put of each block.例文帳に追加

バンド単位の描画処理においてボトルネックとなる演算量が多いブロックの描画処理時間を短縮化し、ブロック毎のスループットを平滑化することによって、後段のバンド処理におけるレイテンシの短縮化を図ることができる画像処理装置を提供する。 - 特許庁

A switching information processor 21 selects image data output from output units 111 to 11N for outputting image data, and acquires switching information regarding selection of the image data from a selector for outputting a stream of the image data to be the contents.例文帳に追加

スイッチング情報処理部２１は、画像データを出力する出力装置１１_1乃至１１_Nから出力される画像データを選択し、コンテンツとなる画像データのストリームを出力する選択装置から、画像データの選択に関するスイッチング情報を取得する。 - 特許庁

In an image comparison mode, the image processor 200 uses image processing units 213-1 to 213-3 to apply a plurality of processes each having different parameters to received input images, and then displays the processed images on a single screen concurrently.例文帳に追加

画像処理装置２００は、表示モードが画像比較モードである場合、画像処理部２１３−１乃至２１３−３において、入力された入力画像に対して、パラメータの異なる複数の画像処理を施し、その処理後画像を１画面で同時に表示する。 - 特許庁

An image processor includes: an estimation operational part for estimating the pixel values v_00-v_11 of the respective pixels included in the light reception units based on a plurality of low-resolution frame images; and an image output part for outputting high-resolution frame images based on the estimated pixel values.例文帳に追加

画像処理装置は、複数の低解像フレーム画像に基づいて、受光単位に含まれる各画素の画素値ｖ_００〜ｖ_１１を推定する推定演算部と、推定された画素値に基づいて高解像フレーム画像を出力する画像出力部と、を含む。 - 特許庁

Each processor can thus process the processes for applying the image effects in divided image signal field units, so that the plurality of processors can be used efficiently to increase the throughput of the entire image generation processing.例文帳に追加

こうすると、各プロセッサにおいて画像効果を適用する処理を画像信号のフィールド単位に分割して処理することができるようになることから、複数のプロセッサを効率的に活用でき、画像生成処理全体のスループットを向上することができるようになる。 - 特許庁

In concrete, the document processor embeds property information of Com=Vol=80 in element units as to the beginning of the part included in the generated abstract in all the contents of the document and also embeds property information of Com=Vol=0 as to the beginning of other parts.例文帳に追加

具体的には、文書処理装置は、文書の全内容のうち、作成した要約文に含まれる部分の先頭について、エレメント単位でCom=Vol=80という属性情報を埋め込むとともに、それ以外の部分の先頭については、Com=Vol=0という属性情報を埋め込む。 - 特許庁

This disk device and this video sound data processor are constituted so as to detect boundaries among video sound frames of video sound data and to divide the video sound data which are continuously received from the outside into video sound frame units in accordance with the detected boundaries of the video sound frames and data of the divided video sound frame units are stored on a disk medium 101 and controlled.例文帳に追加

本発明のディスク装置及び映像音声データ処理装置は、映像音声データの映像音声フレーム境界を検出し、検出した映像音声フレーム境界に応じて外部から連続して受信した映像音声データを映像音声フレーム単位に分割するよう構成されており、その分割された映像音声フレーム単位のデータがディスク媒体に格納され制御されるよう構成されている。 - 特許庁

A position measuring apparatus has a coaxial type binocular two-magnification projection optical system 60 for focusing an alignment mark on a work W, first and second photographing units 71, 72 for converting a low one-magnification image and a high two-magnification image projected by the system 60 into image signals, and an image processor 80 for suitably signal processing the image signals output from the units 71, 72.例文帳に追加

位置計測装置は、ワークＷ上のアライメントマークを結像する同軸タイプの２眼２倍率の投影光学系６０と、投影光学系６０によって投影された低い第１倍率の像と高い第２倍率の像とをそれぞれ画像信号に変換する第１及び第２撮像装置７１、７２と、これらから出力された画像信号に適当な信号処理を施す画像処理装置８０とを備える。 - 特許庁

Since an image processor performs printing in units of data for printing image data on a recording medium by moving a series of recording media in the carrying direction, variation in time between bands is prevented even if variation occurs during reception or processing of the image data and occurrence of banding is suppressed.例文帳に追加

画像データを記録媒体上で一連の記録媒体搬送方向の移動により印刷を行うデータを単位として印刷を行うことで、画像データのデータ受信やデータ処理中に変動が生じた場合であっても、バンド間の時間のばらつきを防いでバンディングの発生を抑制する。 - 特許庁

The execution timings of three processing elements A, B and C in respective cycles with specific time intervals as units are decided so that real time processing including those processing elements A, B and C can be periodically executed by a processor(VPU) with preliminarily decided specific time intervals in scheduling processing.例文帳に追加

スケジューリング処理では、３つの処理要素Ａ，Ｂ，Ｃを含むリアルタイム処理が予め決められた特定の時間間隔で周期的にプロセッサ（ＶＰＵ）によって実行されるように、特定の時間間隔を単位とする各周期における処理要素Ａ，Ｂ，Ｃそれぞれの実行タイミングが決定される。 - 特許庁

To provide a frame relay exchange having a working-spare switching means in a frame relay protocol processor which switches over working and spare units for a short time, without losing data in either up- or down-link direction in the data transfer between a relay network and subscriber terminals.例文帳に追加

中継網と加入者端末装置間のデータ転送において、上り・下りの何れ方向においてもデータの紛失が生じることなく、且つ短時間で現用予備の切替えを行うことができるフレームリレー・プロトコル処理部の現用予備切替手段を有するフレームリレー交換機を提供する。 - 特許庁

To provide an image processor and a distortion correction method for calculating a spatial position of a small region, realizing distortion correction processing in units of small regions, and applying accurate distortion correction even to image data captured through thinning and also data obtained by segmenting an optional region.例文帳に追加

小領域の空間的な位置を算出可能とし、小領域単位での歪補正処理を実現可能とし、更に、間引き取り込みされた画像データに対しても、任意領域を切り出したデータに対しても、正確な歪補正を行える画像処理装置及び歪補正方法を提供すること。 - 特許庁

The mobile electronic device (2) includes a transmission/reception unit (24) configured to transmit and receive data with respect to the external device (1) and a plurality of signal processor units (243) configured to subject data transmitted and received by the transmission/reception unit to signal processes according to different communication protocols.例文帳に追加

前記携帯可能電子装置２は、前記外部機器１とデータの送受信を行う送受信部２４と、前記送受信部２４により送受信するデータに対してそれぞれ異なる通信プロトコルにより信号処理を施す複数の信号処理部２４３と、を具備する。 - 特許庁

The image processor compares a threshold value which is created from quantization information of each pixel during decoding with a difference absolute sum between an elementary pixel and its neighboring pixels, detects edges which exist from before encoding in units of pixels and corrects only the noise which is generated by encoding.例文帳に追加

本画像処理装置は、復号化する際の各画素の量子化情報から生成した閾値と、着目画素とその周辺画素との差分絶対値とを比較し、画素単位で符号化前から存在していたエッジを検出し、符号化により発生したノイズのみを補正する。 - 特許庁

To safely execute downgrade in a package including a program component shared by a plurality of packages in an information processor in which one or more program components contained in one package are installed (updated) to a storage device in package units.例文帳に追加

本発明では、１つのパッケージに含まれる１以上のプログラムコンポーネントをパッケージ単位で記憶装置にインストール（更新）する情報処理装置において、複数のパッケージで共有されるプログラムコンポーネントを含むパッケージの場合、バージョンダウンを安全に実施する情報処理装置を提供することを目的とする。 - 特許庁

Besides, since all the arithmetic concerning the multiple accuracy data can be simultaneously and parallel executed by dividing the data into the mutually independent arithmetic elements for the units of single accuracy data X for the 32-bit length, the parallel throughput of the data-driven processor can be exhibited at the maximum.例文帳に追加

また、多倍精度データは３２ビット長の単精度データＸ単位の互いに独立な演算要素に分割することによってデータについての演算をすべて同時並列に実行できるから、データ駆動型処理装置の並列処理能力を最大限に発揮できる。 - 特許庁