「test-pattern」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor test apparatus capable of easily connecting a plurality of pieces of pattern data.例文帳に追加

複数のパターンデータの連結を容易に行うことができる半導体試験装置を提供する。 - 特許庁

METHOD FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR GENERATING TEST PATTERN AND ITS DEVICE AND PROGRAM例文帳に追加

半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム - 特許庁

A programmable remote controller 3 outputs a remote control signal to a television 2 in accordance with a test pattern A.例文帳に追加

プログラマブルリモコン３は、テストパターンＡに従いリモートコントロール信号をテレビ２に出力する。 - 特許庁

A parameter adjusting section 14 adjusts and sets values of ΔT and ΔV by employing a test pattern.例文帳に追加

パラメータ調整部１４は、テストパターンを使用してΔＴとΔＶを調整して設定する。 - 特許庁

When the etching residue of the test pattern region is eliminated, velocity of film reducing amount changes markedly.例文帳に追加

テストパターン領域のエッチング残渣が除去された時点で膜減り量の速度が顕著に変化する。 - 特許庁

To provide a circuit board whose area of circuit pattern of boundary scan test is reduced.例文帳に追加

バウンダリスキャンテストの回路パターンの面積を縮小した回路基板を提供することである。 - 特許庁

Then, the media is returned to a beginning-to-print position and an actual image is printed on the test pattern.例文帳に追加

そして、メディアをプリント開始位置に送り戻して、テストパターンの上から実際の画像をプリントする。 - 特許庁

A test pattern 34A is inputted in maximum paper size that can be processed by the image forming device 16.例文帳に追加

テストパターン３４Ａは画像形成装置１６が処理可能な最大用紙サイズに入力する。 - 特許庁

The test pattern is stored in the compile data storage part 13 after it is compiled by a compile part 12.例文帳に追加

該テストパタンは、コンパイル部１２によってコンパイルされた後、コンパイルデータ記憶部１３に記憶される。 - 特許庁

To apply a test pattern in which physical arrangement of a cell is adopted to a memory after relieving processing.例文帳に追加

救済処理後のメモリ対して、セルの物理的配置を考慮したテストパターン印加を行うこと。 - 特許庁

PRINTING METHOD WITH TEST PATTERN INSERTED IN MASS PRINTING JOB, AND PRINTER USING THE SAME例文帳に追加

大量印刷ジョブにおけるテストパターンを挿入する印刷方法及びそれを用いたプリンタ - 特許庁

Thereafter, in a period T1, light exposing operation for one page for printing the test pattern is performed.例文帳に追加

その後、期間Ｔ１においてテストパターンを印刷する１ページ分の露光動作が行われる。 - 特許庁

PATTERN TEST DEVICE USING ELECTRON BEAM, AS WELL AS MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME例文帳に追加

電子ビームを用いたパターン検査装置、並びに、それを用いた半導体デバイス製造方法 - 特許庁

A storage part 108 and the image database 109 store a test pattern and information about an image.例文帳に追加

記憶部１０８および映像データベース１０９は、テストパターンと映像の情報とを記憶する。 - 特許庁

It is preferable to use the same test pattern for the 1st simulation and the 2nd simulation.例文帳に追加

前記第１のシミュレーションと第２のシミュレーションとは同一のテストパターンによるものが好ましい。 - 特許庁

To improve the simulation speed without lowering the precision of the fault detection rate of a test pattern.例文帳に追加

テストパタンの故障検出率の精度を低下させることなくシミュレーション速度を向上させる。 - 特許庁

A printer draws unit patterns 31a to 31f which constitute a test pattern by forward stroke scanning.例文帳に追加

プリンタは、往路走査によりテストパターンを構成する単位パターン３１ａ〜３１ｆを描画する。 - 特許庁

These marks 4a-4c are formed by ink jet, laser machining of a test pattern or sputtering.例文帳に追加

これらマーク４ａ〜４ｃは、インクジェットやテストパターンのレーザ加工やスパッタ加工などで形成される。 - 特許庁

To reduce the number of test pattern gray scales and to positively reduce banding of gray scales sensitive to vision.例文帳に追加

テストパターン階調数を減らし、視覚に敏感な階調のバンディングを積極的に低減する。 - 特許庁

Test image data T having color resolution of total 24 bits, i.e., 8 bits for each color of RGB, and representing a test image including a specified pattern is prepared.例文帳に追加

ＲＧＢ各色８ビット、合計２４ビットの色分解能を有し、所定パターンを含むテスト画像を表すテスト画像データＴを用意する。 - 特許庁

A test data generation part 6 generates test data of a system which can be inputted to a simulator, based on information generated in the pattern generation part 5.例文帳に追加

テストデータ生成部６はパターン生成部５で生成された情報等を元に、シミュレータへ入力できる形式のテストデータを生成する。 - 特許庁

To make generable a delay test pattern without changing the structure of an ON pass even when a critical pass subjected to a delay test is a reconverged pass.例文帳に追加

ディレイテスト対象のクリティカルパスが再収束パスである場合も、オンパスの構造を変化させることなくディレイテスト用パタン生成を可能とする。 - 特許庁

The output of the LSI 11 in response to the test pattern, together with the output of the window comparator 12, is processed by a function test result determination part 23.例文帳に追加

そのテストパターンに対するＬＳＩ１１の出力は、ウィンドウコンパレータ１２の出力とともにファンクションテスト結果判定部２３で処理される。 - 特許庁

During a test, the control is performed through an ECU for the test vehicle based on a driving pattern signal stored in a vehicle model part.例文帳に追加

試験時には、車両モデル部に格納された運転パターン信号に基づき被試験車両用のＥＣＵを介して制御するよう構成した。 - 特許庁

When an electron beam is scanned across the test structure, an expected intensity pattern is produced and imaged as a result of the expected voltage potentials of the test structure.例文帳に追加

電子ビームがテスト構造にわたって走査されるとき、予期された輝度パターンが作られ、テスト構造の予期された電位の結果、画像化される。 - 特許庁

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

The system automatically generates a test program and an analogue section test pattern of a mixed-signal LSI to be tested by a digital section test program of the mixed-signal LSI to be tested, and an analogue core test program model file and an analogue core test pattern model file which are retrieved based on an analogue core information file which is retrieved from an analogue core test database.例文帳に追加

被試験ミックスドシグナルＬＳＩのデジタル部テストプログラムと、アナログコアテストデータベースから取り込まれるアナログコア情報ファイルに基づいて取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログ部テストパタンを自動生成するシステム及びそのシステムをプログラムとして記録した記録媒体。 - 特許庁

This semiconductor testing device for performing a test by giving a test signal generated based on pattern data to a test object includes a pattern editor means for describing the pattern data on the spread sheet constituted by using the rectangular region partitioned by rows and columns as the minimum unit, creating the pattern file of a spread sheet form, and editing the pattern file.例文帳に追加

本発明は、パターンデータに基づいて生成した試験信号を被試験対象に与えて試験を行う半導体試験装置において、行および列によって区切られた矩形領域を最小単位として構成したスプレッドシートに前記パターンデータを記述し、スプレッドシート形式のパターンファイルを作成するとともに、前記パターンファイルを編集するパターンエディタ手段を備えたことを特徴とする。 - 特許庁

Subsequently, a light transmitting detection means 90 detects a missing dot in the test pattern printed on the surface of a test medium 32 based on the pattern recognition results from a light receiving device 70 of a light emitted from a light emitting device 80 and passing through the test media 32 discharged from the subplaten 12 while being printed with the test pattern and reaching the light receiving device.例文帳に追加

次いで、発光装置８０から発せられて、サブプラテン１２上から排出されたテストパターンがプリントされたテストメディア３２を透過して、受光装置７０に到達する、該受光装置が認識する光のパターンの認識結果から、テストメディア３２表面にプリントされたテストパターンのドット抜けを、光透過型の検知手段９０により検知する。 - 特許庁

This semiconductor test system comprises a pattern memory storing the pattern data for generating a test pattern for a DUT(device under test) test, a DUT output signal evaluating means comparing an output signal with an expected signal and generating fail data when a noncoincidence occurs, the data fail memory storing the fail data caused by the noncoincidence, and a compressing means compressing the fail data.例文帳に追加

ＤＵＴテスト用のテストパターンを生成するためのパターンデータを格納するパターンメモリと、出力信号と期待信号を比較し、不一致があった場合にフェイルデータを発生するＤＵＴ出力信号の評価手段と、不一致に起因するフェイルデータを格納するデータフェイルメモリと、フェイルデータを圧縮する圧縮手段とにより構成される。 - 特許庁

To obtain a method for facilitating tests by a frequency divider circuit that verifies a timing, even at test operation by adding a test circuit to the frequency divider circuit so as to reduce a test pattern and to obtain the frequency divider circuit with the test circuit.例文帳に追加

分周回路にテスト回路を追加することによりテストパタンを短縮化し、且つテスト動作時でもタイミング検証を可能にする分周回路によるテスト容易化方法及びテスト回路付き分周回路を提供する点にある。 - 特許庁

The core test circuit is provided with shift registers for test data outputting and storing of a plurality of result patterns for output terminals of the core circuit so as to allow a plurality of pattern test results to be fetched and scanned out of the shift registers for test data output.例文帳に追加

また、コアテスト回路が、複数の結果パターンを格納するテストデータ出力用シフトレジスタをコアの出力端子毎に設け、複数パターンのテスト結果をテストデータ出力用シフトレジスタに取り込んでからスキャンアウトできるようにする。 - 特許庁

Thereby, the test pattern signal can be supplied at a high frequency from a test control device 100, and it is unnecessary for the test control device 100 to directly read out output signals from the test devices DUT to be tested.例文帳に追加

このため、テスト制御装置１００から、高い周波数でテストパターン信号を供給することができ、また、テスト制御装置１００が被試験デバイスＤＵＴからの出力信号を直接読み込む必要が無くなる。 - 特許庁

The pattern manufacturing system comprises imaging a plurality of kinds of copper thicknesses of test substrates forming a test pattern including the pattern lines of various line widths by an image recognizing means 60, and preparing a correction table indicating corresponding relationship of the copper thickness, the line width and an exposure correction amount by really measuring the line width of the pattern line.例文帳に追加

様々な線幅のパターン線を含むテストパターンが形成された複数種類の銅厚のテスト基板を画像認識手段６０により撮像し、パターン線の線幅を実測して銅厚、線幅、及び露光補正量の対応関係を示す補正テーブルを作成する。 - 特許庁

A BIST circuit 3 which tests the logic circuit 4 under test comprises a control circuit 11, a test pattern generation circuit 12, a first pattern generation circuit 13, a second pattern generation circuit 14, a signal compression pattern generation circuit 15 and a failure detection analysis circuit 16.例文帳に追加

被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。 - 特許庁

A scanning test of a combination circuit 200 is performed on the basis of a test pattern generated by a scan pattern generation circuit 300, a comparison control circuit 400 compares a test result with an expected value to check the shifting of the flip-flops 100-105.例文帳に追加

スキャンパターン生成回路３００で生成したテストパターンに基づいて組み合せ回路２００のスキャンテストを実行し、比較制御回路４００がテスト結果と期待値との比較を行い、フリップフロップ１００〜１０５のシフト動作の確認を行う。 - 特許庁

To provide an image recorder that can accurately calculate an amount of shifted angle of a recording head based on a mutual relationship of test patterns even when the test pattern is contaminated, dust is stuck to the test pattern, or a trouble such as a broken nozzle, position shift in deposition or the like occurs.例文帳に追加

本発明の目的は、テストパターン上の汚れやゴミ、また、ノズル抜けや着弾位置ずれ等の欠陥が生じても、正確に記録ヘッドの角度ずれ量を相互の関係をもとに算出できる画像記録装置を提供することである。 - 特許庁

A serializer 17 converts a parallel test pattern signal, which is output from a pattern generator 20 according to a clock signal CLK1 during a test mode period, into a serial signal and outputs the serial signal from an output buffer 16 to an external loopback pass on the part of a test jig.例文帳に追加

シリアライザ１７は、テストモード期間にクロック信号ＣＬＫ１に応じてパタン発生器２０が出力するパラレルのテストパタン信号をシリアル信号に変換して出力バッファ１６よりテスト治具側の外部ループバックパスへ出力する。 - 特許庁

The test pattern input from and output to an inter-chip connection pad of the semiconductor chip to be made an object of a functional test is generated by using a boundary scan of another semiconductor chip, and is composed with the test pattern input from and output to the pad connected to the external terminal.例文帳に追加

他の半導体チップのバウンダリスキャンを用いて機能テストの対象とする半導体チップのチップ間接続パッドから入出力されるテストパターンを生成し、外部端子に接続されるパッドから入出力されるテストパターンと合成する。 - 特許庁

A test pattern generating circuit 13 is provided with a first logical circuit group for generating random patterns for a plurality of channels corresponding to parallel signals, and test patterns generated by the test pattern generating circuit are fed to a transmitting circuit 12 in parallel.例文帳に追加

テストパターン発生回路（１３）において、パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第１論理回路群を設け、テストパターン発生回路で発生されたテストパターンをパラレル形式で送信回路（１２）に供給する。 - 特許庁

In the test of the semiconductor device, since the clock of the scan chain need not be longer than the cycle of the clock of the pattern generator, increase in the number of the clocks of the pattern generator necessary for the test is avoided, and thereby the test time is avoided from increasing.例文帳に追加

半導体装置のテストにおいて、スキャンチェインのクロックをパタン発生器のクロックの周期よりも長くする必要がないので、テストに必要なパタン発生器のクロック数の増加が回避され、それによりテスト時間が増加するのが回避される。 - 特許庁

When a test pattern is applied to a memory 101 after relieving processing from a test pattern generating section 105, a data input value is converted utilizing defective address information of a fail information storing section 108 in which fail information of a memory at a wafer test.例文帳に追加

テストパターン生成部１０５からテストパターンを救済処理後のメモリ１０１に印加する際に、ウエハテスト時のメモリのフェイル情報を格納したフェイル情報格納部１０８の不良アドレス情報を利用し、データ入力値を変換する。 - 特許庁

The device for testing the semiconductor integrated circuit includes a pattern data generating means which generates test pattern data for testing a write operation in a memory of the semiconductor integrated circuit; and a write means which writes the test pattern data into a storage area of the semiconductor integrated circuit for storing the test pattern data.例文帳に追加

上記課題は、半導体集積回路のメモリへの書き込みを試験するための試験パタンデータを生成するパタンデータ生成手段と、前記試験パタンデータを前記半導体集積回路の該試験パタンデータを格納する記憶領域へ書き込む書き込み手段と、を有することを特徴とする半導体集積回路の試験装置により達成される。 - 特許庁

Further, another embodiment is possible in which a test pattern is formed on an intermediate transcript in a transfer system; the test pattern is read; and the speed variation data of the intermediate transcript is determined from the reading result for storing.例文帳に追加

また、転写方式において中間転写体にテストパターンを形成し、該テストパターンを読み取り、その読取結果から中間転写体の速度変動データを求め、記憶しておく態様も可能である。 - 特許庁

A display control device 40 displays a first test pattern including a black first area and a white second area, and a second test pattern including a halftone area, on the electrooptical apparatus D1.例文帳に追加

表示制御装置４０は、黒色の第１領域と白色の第２領域とを含む第１テストパターン、および、中間調の領域を含む第２テストパターンを電気光学装置Ｄ1に表示させる。 - 特許庁