「test-pattern」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The test pattern is composed of a horizontal line pattern (pattern 1) which forms an electrostatic latent image with laser beams radiated from laser diodes on both ends and a horizontal line pattern (pattern 2) which forms an electrostatic latent image with laser beams irradiated from inner laser diodes.例文帳に追加

このテストパターンは、両端のレーザーダイオードから照射されるレーザー光で静電潜像パターンを形成する横線パターン（パターン１）と、内側のレーザーダイオードからの照射されるレーザー光で静電潜像パターンを形成する横線パターン（パターン２）とで構成されている。 - 特許庁

A telephone number management data generating part 12 prepares telephone number management data by assigning telephone numbers to pattern identification codes for identifying the test pattern data.例文帳に追加

電話番号管理データ生成部１２は、試験パターンデータを識別するパターン識別コードに対して電話番号を割り当てて電話番号管理データを生成する。 - 特許庁

In particular, the test pattern 1 is based upon a lines/spaces pattern, wherein periodic structures 3 having a well-defined period and amplitude are adjacent and continuous to the lines 2.例文帳に追加

特に，テストパターン１は線／空間パターンを基準としていて，ここで明確な周期と振幅を持った周期構造１は，線２と隣接し，接触している。 - 特許庁

In a fault simulation, a pattern input part 14 inputs a test pattern to a tested circuit whose fault generation is supposed by a fault supposing part 12.例文帳に追加

開示される故障シミュレーションでは、故障仮定部１２により故障が仮定された被テスト回路にパターン入力部１４からテストパターンが入力される。 - 特許庁

First, test patterns wherein a plurality of patches each recorded with a small dot pattern and a large dot pattern are arranged by changing respective dot sizes are printed (S101, S108).例文帳に追加

まず小ドットパターンと大ドットパターンによりそれぞれ記録したパッチを、それぞれのドットサイズを変えて複数配置したテストパターンを印刷する（Ｓ１０１、Ｓ１０８）。 - 特許庁

To accurately test area deviation that partially takes place in a pattern in testing the area deviation of a periodic pattern on the basis of an area image.例文帳に追加

面積画像に基づいて周期性パターンの面積ズレを検査する際、パターン内に部分的に生じている面積ズレをも正確に検査できるようにする。 - 特許庁

A test pattern generating device 6 generates a basic pattern rawD1 which repeats alternately a signal '0' in which value of all bits are 0 and a signal '1' in which values of all bits are 1.例文帳に追加

テストパターン生成装置６は、全ビットが値０の「０」信号と値１の「１」信号とを交互に繰り返す基本パターンｒａｗＤＩを生成する。 - 特許庁

On a liquid crystal panel housed in a case a test pattern A consisting of #-shaped vertical and horizontal lines via a light shielding plate is displayed, and the pattern is included.例文帳に追加

遮光板を介してケースに収納された液晶表示パネルに対し、＃状の縦線・横線からなるテストパターンＡを表示させ、これをを取り込む。 - 特許庁

To provide an electrode pattern testing method that can test an electrode pattern of a PDP(plasma display panel) and other FPDs(flat panel display) having the same structure with high accuracy.例文帳に追加

ＰＤＰやその他同様の構造を持つＦＰＤの電極のパターン検査を精度良く行うことができる電極パターン検査方法を提供する。 - 特許庁

Then, a specific label, related to the defect scan test pattern is identified by the ATE 114, and (i) the second scanning test pattern is provided to the BIST hardwares 102, 104, (ii) and captures the raw response data, in the diagnostic mode.例文帳に追加

次に、ＡＴＥ（１１４）により、欠陥スキャンテストパターンと関連した固有ラベルを識別し、診断テストモードで、ｉ）第２のスキャンテストパターンをＢＩＳＴハードウェア（１０２，１０４）に提供し、ｉｉ）生応答データを捕捉する。 - 特許庁

Using a status transition diagram obtained by regarding a given logic circuit as a status transition machine, a test pattern generator 4 generates a test pattern for diagnosing resistor level trouble for testing all transitions from a status to a status.例文帳に追加

テストパタン作成器４は、与えられた論理回路を状態遷移機械とみなして得た状態遷移図を用いて、状態から状態への全ての遷移をテストするレジスタレベル故障診断用テストパタンを生成する。 - 特許庁

In a fourth step, a test of a semiconductor memory determined as defective memory operation using the test pattern converted to the signal pattern by a semiconductor memory tester, is performed and reappearance of the occurrence of the defective operation is verified.例文帳に追加

第４ステップでは、半導体メモリテスタにより信号パターンに変換されたテストパターンを用いてメモリ動作不良と判定された半導体メモリのテストを実施し、上記動作不良発生の再現を検証する。 - 特許庁

One exclusive OR circuit is added to a circuit generating each bit of ECC bit data of 6 bits in an ECC bit generating section so that ECC bit data also is made a specific test pattern for a specific test pattern.例文帳に追加

ＥＣＣビット生成部における６ビットのＥＣＣビットデータの各ビットを生成する回路に、特定の検査パターンに対してＥＣＣビットデータも特定の検査パターンとなるように、排他的論理和回路を１つ追加した。 - 特許庁

To provide a semiconductor memory testing device capable of preventing the degradation of defect detection capability by making it possible to test an aimed address or the address other than the aimed address without changing a test pattern and a pattern program.例文帳に追加

テストパターンやパターンプログラムを変更することなく、着目するアドレスまたは該アドレスを除外した試験を可能にして、不良検出能力の低下を防止できる半導体メモリ試験装置を提供する。 - 特許庁

A test pattern print signal TPS representative of a test pattern for determining the correction value of positional shift of recording at the time of bi-directional printing is stored as a part of data constituting a printer driver 96 in a hard disc 92.例文帳に追加

双方向印刷時の記録位置ズレの補正値を決定するためのテストパターンを表すテストパターン印刷信号ＴＰＳが、プリンタドライバ９６を構成するデータの一部としてハードディスク９２に格納されている。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

Recording head drive conditions at the time of ejecting low density ink are corrected based on recording head drive conditions obtained by recording a test pattern previously at the time of ejecting high density ink and reading that test pattern.例文帳に追加

低濃度インク吐出時の記録ヘッド駆動条件の補正は、高濃度インク吐出時に予めテストパターンを記録し、そのテストパターンを読み取ることにより求められた記録ヘッド駆動条件に基づいて行われる。 - 特許庁

The inspection of a test pattern of a nozzle array which discharges at least the thinnest ink among the plurality of inks of similar colors and different concentrations is facilitated by increasing a printing density to thereby raise a density of a test pattern of thin inks.例文帳に追加

同系色で濃度の異なる複数のインクの内、少なくても一番薄いインクを吐出するノズル列のテストパターンを、印字密度をあげることにより薄いインクのテストパターンの濃度を上げて、検査しやすくする。 - 特許庁

The projector device 1 projects a test pattern which is a predetermined image onto a screen 3, causes a camera 12 to image the test pattern projected on the screen 3, and causes a control section 11 to measure the brightness of each of pixels adjacent to one another.例文帳に追加

プロジェクタ装置１は、所定の画像であるテストパターンをスクリーン３へ投射し、スクリーン３上に投射されたテストパターンをカメラ１２で撮像し、隣接する画素毎の明るさを制御部１１で計測する。 - 特許庁

To provide an image display device capable of easily setting an optimum image quality parameter by superimposing a test pattern whose effect caused by a change in an image quality parameter is visually easily recognizable on an OSD and displaying the test pattern.例文帳に追加

画質パラメータ変更に伴う効果が視覚的に分かり易いテストパターンをＯＳＤに重畳して表示することにより、最適な画質パラメータ設定を容易に行える画像表示装置を提供する。 - 特許庁

Then, when it is set in a mode for calibrating the recording starting position of the recorder 15 and the manuscript of the test pattern is read with a reader 14, the recording starting position is calibrated automatically, based on the read test pattern.例文帳に追加

そして、記録部１５の記録開始位置を較正するモードに設定して、テストパターンの原稿を読取部１４で読み取らせると、読み取ったテストパターンに基づいて、自動的に記録開始位置が較正される。 - 特許庁

A test processor 112 transmits a first control signal and a second control signal to a first pattern generation part 114 in a tester 110 and a first pattern generation part 124 in a test head 120, respectively (ST150).例文帳に追加

テストプロセッサ１１２が第１制御信号および第２制御信号をそれぞれテスタ１１０内の第１パターン発生部１１４およびテストヘッド１２０内の第１パターン発生部１２４に伝送する（ＳＴ１５０）。 - 特許庁

The projector 1 projects, onto a screen 3, a white or gray test pattern (color adjustment image) formed on a projection device 14 by an image processing unit 15, and the test pattern projected on the screen 3 is imaged by a camera 12.例文帳に追加

プロジェクタ１は画像処理部１５が投射デバイス１４上に形成させた白又は灰色系のテストパターン（色調整用画像）をスクリーン３へ投射し、スクリーン３に投射されたテストパターンをカメラ１２で撮像する。 - 特許庁

The sub-driver control circuit 20 performs correction control of a test pattern signal output from a waveform formatter 12 based on a control signal, and outputs a corrected test pattern signal to the sub-driver SDR1.例文帳に追加

サブドライバ制御回路２０は、制御信号に基づいて、波形フォーマッタ１２から出力されるテストパターン信号の修正制御を行い、修正されたテストパターン信号をサブドライバＳＤＲ１に出力する。 - 特許庁

A defect-scan test pattern is identified in the production mode, (i) by providing the first scanning test pattern to the BIST hardwares 102, 104 from an ATE 114, and (ii) by comparing the response signature with a predicted response signature.例文帳に追加

生産テストモードで、ＡＴＥ（１１４）から、ｉ）第１のスキャンテストパターンをＢＩＳＴハードウェア（１０２，１０４）に提供し、ｉｉ）応答シグネチャと予想応答シグネチャとを比較して、欠陥スキャンテストパターンを識別する。 - 特許庁

To provide a speed monitoring device capable of monitoring the speed of generation of a test pattern with high precision in response to a set speed, and a pattern generator and a semiconductor test apparatus equipped with the device.例文帳に追加

設定された速度に応じて試験パターンの発生速度を高精度に監視することができる速度監視装置、並びに当該装置を備えるパターン発生装置及び半導体試験装置を提供する。 - 特許庁

To provide a pattern generator and capable of generating test pattern data by an interleave method without having to analyze or creating internal operations for pattern generation for each interleave operation, and to provide a pattern generating method.例文帳に追加

パターン生成のための内部演算をインターリーブ動作の各々に対して分析して作成しなくても、インターリーブ方式でテストパターンデータの生成が可能な半導体テストのためのパターン生成装置及びパターン生成方法を提供する。 - 特許庁

When generating the base pattern image, whether the base pattern image is to be generated by the density parameter having been used for generating which base pattern image patch out of the plurality of base pattern image patches arranged in the test printing image, is determined based on the selection of a user.例文帳に追加

そして、地紋画像を生成するにあたり、試し刷り画像に配置された複数の地紋画像パッチのうち、どの一つの地紋画像パッチの生成に用いられた濃度パラメータで生成するかはユーザの選択に基づく。 - 特許庁

Test recording is performed to a recording object medium by using a prescribed test recording pattern (step S500), a jitter margin is acquired by reproducing the test recorded result (step S502), and a β value is measured (step S504).例文帳に追加

所定のテスト記録パターンを用いて記録対象メディアにテスト記録を行い（ステップＳ５００）、このテスト記録結果を再生してジッタマージンを取得するとともに（ステップＳ５０２）、β値を測定する（ステップＳ５０４）。 - 特許庁

In this semiconductor testing device, the test condition of the receiving unit is set and changed in a timing relation where the generating time of the test pattern is synchronized with the timing of changing operation of each receiving unit for changing the test condition.例文帳に追加

試験パターンの発生タイミングと、試験条件の変更が行われる各受信ユニットの変更動作のタイミングとが同期したタイミング関係で受信ユニットの試験条件を設定変更する、半導体試験装置。 - 特許庁

A base frame part 2 stores either arbitrary test data having an arbitrary pattern or one of base frame data to be processed to produce a large amount of fixed test data in accordance with a test data output mode.例文帳に追加

ベースフレーム部２は、任意のパターンを有する任意試験データ、または処理されることによって大量の固定試験データが生成される１つのベースフレームデータのいずれかを試験データ出力モードに応じて格納する。 - 特許庁

The pin group to receive the fan-out test data is selected using a DMA-based hardware, the test data is fanned out, and a software-based test data program and pattern are prepared to operate the single device.例文帳に追加

ＤＭＡ-ベースハードウェアを利用してどのピングループが“ファンアウト”テストデータを受信すべきであるかを選択し、テストデータをファンアウトし、ソフトウェア-ベーステストプログラムおよびパターンを作り出して単一デバイスを操作することができる。 - 特許庁

A test timing information converting part 8 converts the test timing information of the external pin without signal variation which is detected by the setting part 2 into test timing information of the external pin of other function pattern.例文帳に追加

テストタイミング情報変換部８は、信号変化有無設定部２によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換する。 - 特許庁

A semiconductor device includes a test object circuit (700), scan chains (650) that enable scanning of the test object circuit, and a first random generation circuit (100) that forms a test pattern supplied to the scan chains.例文帳に追加

テスト対象回路（７００）と、上記テスト対象回路のスキャンを可能とするスキャンチェイン（６５０）と、上記スキャンチェインに供給されるテストパタンを形成するための第１乱数発生回路（１００）とを設ける。 - 特許庁

The determination process includes a process for receiving identification information indicating one test image of a plurality of test images printed using the plurality of pattern sets from a user and a process for determining one pattern set corresponding to one test image on the basis of the identification information.例文帳に追加

決定工程は、複数のパターンセットを用いて印刷された複数のテスト画像のうちの１つのテスト画像を示す識別情報をユーザから受け取る工程と、識別情報に基づいて１つのテスト画像に対応する１つのパターンセットを決定する工程と、を含む。 - 特許庁

At the time of a test, a program data set circuit 15 can write a test pattern to the memory cell array 14 without passing through the shift register 12 by outputting set signals SA0, SA1 making forcedly the data latch circuit 13 a set state to the data latch circuit 13, and a transfer time of a test pattern can be omitted.例文帳に追加

テスト時に、プログラムデータセット回路１５は、データラッチ回路１３を強制的にセット状態にするセット信号ＳＡ０,ＳＡ１をデータラッチ回路１３に出力することによって、シフトレジスタ１２を介さずにテストパターンをメモリセルアレイ１４に書き込みでき、テストパターンの転送時間を省ける。 - 特許庁

To provide an automatic generating method for a LSI test pattern program which can generate automatically a test pattern program easily when capacity, the number of I/O, and the like are changed, its device, and a LSI test method, in a semiconductor memory such as a DRAM, a SRAM, a FLASH, or the like.例文帳に追加

ＤＲＡＭやＳＲＡＭやＦＬＡＳＨなどの半導体メモリにおいて、容量やＩ／Ｏ数などが変更されたとき容易にテストパターンプログラムを自動生成できるようにしたＬＳＩテストパターンプログラム自動生成方法およびその装置並びにＬＳＩテスト方法を提供することにある。 - 特許庁

An image process condition of the printing area is corrected from a test pattern detection result of the out-of-printing area on the basis of the information of a difference between an image state obtained from the test pattern detection result of the out-of-printing area and an image state of the printing area obtained by scanning a test chart 1,150.例文帳に追加

印刷外領域のテストパターン検知結果から得た画像状態と、テストチャート１１５０を走査して得た印刷領域の画像状態の差の情報を元に、前記印刷外領域の前記テストパターン検知結果から、前記印刷領域の画像プロセス条件を補正するようにした。 - 特許庁

When a test pattern is inputted to semiconductor memory devices 11, 12,..., 1n to be tested from an ALPG (algorithmic pattern generator) a pattern is inputted to a No-Go flag 20 from the semiconductor memory devices 11, 12,..., 1n.例文帳に追加

試験対象である半導体メモリデバイス１１，１２，…，１ｎにＡＬＰＧからテストパターンを入力すると、半導体メモリデバイス１１，１２，…，１ｎからＮｏ−Ｇｏフラッグ２０にパターンが入力される。 - 特許庁

A test pattern 20 which is generated, by compressing data corresponding respective pins of an LSI 70 by using an algorithm enabling the data to be decompressed (easily) in real time, is stored in a pattern memory 40 of a pattern generator 30.例文帳に追加

パターンジェネレーター３０のパターンメモリ４０には、ＬＳＩ７０の各ピンに対応するデータがそれぞれリアルタイムに伸張可能（容易）なアルゴリズムで圧縮されたテストパターン２０が格納される。 - 特許庁

Without using a constant test sequence at all times when a test pattern to be set in a shift register at the test is scanned in and the results of the test to be observed are scanned out, by limiting clock phases to be effective in each shift step into one, the problem of the skews are avoided.例文帳に追加

テスト時のシフトレジスタに設定するテストパタンをスキャンインしたり、観測すべきテスト結果をスキャンアウトする際に、常に一定のシフトシーケンスを用いるのではなく、各シフトステップで有効とするクロック相を１つに限定することで、スキューの問題を回避する。 - 特許庁

After a positive type resist is coated on a test substrate and it is brought into a focus by using a mask original plate for a test pattern to expose at a plurality of parts, development is carried out to form the test patterns composed of remaining patterns at the plurality of parts on the test substrate, respectively (step S11).例文帳に追加

テスト基板上にポジ型レジストを塗布し、テストパターン用マスク原版を用いてフォーカスを振って複数個所に露光した後、現像を行なって、テスト基板上の複数個所にそれぞれ残しパターンからなるテストパターンを形成する（ステップＳ１１）。 - 特許庁

A material test is performed using a material testing machine 1 equipped with a load/displacement measuring means for applying load to a test piece 2 to measure the load and displacement of the test piece 2 and a continuity detection means for detecting the presence of continuity and the test piece 2 having a thin film pattern formed thereto.例文帳に追加

試験片２に荷重を加えてその荷重、変位を測定する荷重／変位測定手段と導通の有無を検知する導通検知手段を備えた材料試験装置１と薄膜パターンが形成された試験片２を用いて材料試験を行う。 - 特許庁

By this constitution, as an independent test circuit is not required for the dual port memory 11 and a memory test of a conventional march pattern can be performed, circuit scale is suppressed and a test of the dual port memory 11 can be realized without increasing wirings and terminals of the test circuit.例文帳に追加

この構成により、デュアルポートメモリ１１用に独立したテスト回路を持つ必要がなく、これまでのマーチパターンのメモリテストを行えるため、テスト回路の配線や端子を増やすことなく、回路規模を抑えてデュアルポートメモリ１１のテストを実現することができる。 - 特許庁

An electrically conductive circuit pattern extends between the contact pads of the test device and the contact pads of the printed circuit board.例文帳に追加

導電性回路パターンは、テスト・デバイスのコンタクト・パッドとプリント回路基板のコンタクト・パッドとの間に延びている。 - 特許庁