「timing counter」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The controller 84 switches a switch 102 to a terminal 102b in accordance with this output to supply the signal from the AND circuit 111 to the timing counter 103 only once and then connects the switch 102 to a terminal 102a again.例文帳に追加

コントローラ８４は、これに応じてスイッチ１０２を端子１０２ｂに切替えて、AND回路１１１からの信号を一度だけタイミングカウンタ１０３に供給させ、再び、端子１０２ａに接続する。 - 特許庁

The enabled DQS signal is regulated to correct, although indicating the generation of timing fluctuation, when the counter sample changes, to be kept in a position aligned to the central part of a DQS preamble.例文帳に追加

カウンタサンプルが変化した場合、これはタイミングの変動が生じたことを示すが、DQSイネーブル信号を調整して変動を補正し、DQSプリアンブルの中央に合わせた位置に保つことができる。 - 特許庁

In this way, the value of the counter IC which cannot be taken in by a hanging board is added for determination of the large prize, so that the large prize generation timing cannot be grasped by the hanging board.例文帳に追加

このように、乱数カウンタの値に、「ぶら下げ基板」が把握することのできないカウンタＩＣの値を加算して、大当たりの判定を行っているので、「ぶら下げ基板」は、大当たりの発生タイミングを把握することができない。 - 特許庁

To provide a digital counter, a timing generator, an imaging system, and an imaging apparatus which can reduce the periodic power supply noise, accompanying the counting operation.例文帳に追加

カウント動作に伴う周期的な電源ノイズを低減できるデジタルカウンタ、タイミング生成装置、撮像システム、及び撮像装置を提供する。 - 特許庁

A determination information decoding part 239 fetches and decodes the determination code from a determination information memory 238 by timing obtained from a main scanning counter 236, and transfers the decoded determination code as data for each pixel to a correction amount arithmetic operation part 233.例文帳に追加

判定情報デコード部２３９は、主走査カウンタ２３６から得られるタイミングで、判定情報メモリ２３８から判定コードを取り出して復号化し、補正量演算部２３３に画素ごとのデータとして転送する。 - 特許庁

A control section 51 measures a phase difference λ between a reference timing and a reception timing from a base station on the basis of reception data 45t from a reception section 45 and a count 36t from a reference timing counter section 36, obtains a frequency deviation correction value calculation period 35r corresponding to the measured phase difference 1 and outputs it to a frequency deviation correction value calculation section 35.例文帳に追加

制御部５１は、受信部４５からの受信データ４５ｔと基準タイミングカウンタ部３６からのカウント値３６ｔとに基づいて、移動機の基準タイミングと基地局からの受信タイミングとの位相差λを測定し、測定した位相差λに対応する周波数偏差補正値計算周期３５ｒを求め、周波数偏差補正値計算部３５に出力する。 - 特許庁

A picture start code detection part 131 detects an input timing of leading data of a picture from a TS packet inputted to a buffer 11, and a counter 132 outputs a timing signal when leading data of the picture are inputted 30 times, whereby an input timing of one-second data is detected.例文帳に追加

ピクチャスタートコード検出部１３１は、バッファ１１に入力されるＴＳパケットからピクチャの先頭データの入力タイミングを検出し、カウンタ１３２は、ピクチャの先頭データが３０回入力された時点でタイミング信号を出力し、これにより１秒分のデータの入力タイミングが検出される。 - 特許庁

A crank processing section 20 corrects the count value of a front counter 21 to a value which should be originally taken at the original detection timing of the missing tooth at the detection timing of the missing tooth only when one noise is produced and one pulse which should be originally produced is missed in an NE10 signal, and a value of tMCntH is a value available at the original detection timing of the missing tooth.例文帳に追加

クランク処理部２０は、欠歯の検出タイミングにて、ｔＭＣｎｔＨの値が、ＮＥ１０信号においてノイズや本来発生しているべきパルスの欠落が１つ発生した場合に本来の欠歯の検出タイミングにて取り得る値である場合にのみ、表カウンタ２１のカウント値を本来の欠歯の検出タイミングにて本来取るべき値に補正する。 - 特許庁

The part 11 specifies timing to supply an auxiliary signal to the transmission line encoding device 3 on the basis of the count operation of the counter 20 and supplies the auxiliary signal to the device 3 at the same timing as, for instance, timing at which data located at the front of a super frame configuration is inputted to the device 3.例文帳に追加

補助信号生成部１１は、カウンタ２０のカウント動作に基づいて伝送路符号化装置３に補助信号を供給するタイミングを特定し、例えば、伝送路符号化装置３にスーパーフレーム構成の先頭に位置するデータが入力されるタイミングと同一のタイミングで、補助信号を伝送路符号化装置３に供給する。 - 特許庁

The information processor having the DPLL circuit for synchronizing a phase of an internal clock of a LSI has a PLL counter copy for retaining a desired value in a rewritable state from the outside in order to rewrite the internal state of the PLL counter provided by the DPLL circuit and a copy circuit for outputting a timing for writing the value retained by the PLL counter copy as the internal state value of the PLL counter.例文帳に追加

ＬＳＩの内部クロックの位相を所定の基準クロックに同期させるためのＤＰＬＬ回路を有する情報処理装置であって、ＤＰＬＬ回路が備えるＰＬＬカウンタの内部状態値を書き換えるために、所望の値を外部から書き換え可能に保持するＰＬＬカウンタコピーと、ＰＬＬカウンタコピーに保持された値をＰＬＬカウンタの内部状態値として書き込むためのタイミングを出力するコピー回路とを有する構成とする。 - 特許庁

Then, the phase comparator 13 is connected to the DLL loop by the switching circuit 15 at a timing of rise edge of the input clock CLK1, the number of steps of delay cells of the first variable delay circuit 11 is set at the number of steps corresponding to a counter value of the counter 14, and a usual DLL locking operation is performed.例文帳に追加

そして、入力クロックＣＬＫ１の立上りエッジのタイミングで、切換回路１５により位相比較器１３をＤＬＬループに接続するとともに、カウンタ１４のカウンタ値に相当する段数に、第１可変遅延回路１１の遅延セル段数を設定してから、通常のＤＬＬロック動作を行わせる。 - 特許庁

A control section 330 carries out a pre-stabilization mode making the trickle motor M2 continuously operate while synchronizing with a belt motor M3 for every printing up to a prescribed counter value and switches at a prescribed timing to a post-stabilization mode making the trickle motor M2 intermittently operate at the prescribed inverval after the prescribed counter value is exceeded and a continuous operation mode for making the trickle motor M2 continuously operate.例文帳に追加

制御部３３０は、所定のカウンタ値まではトリクルモータＭ２を１印刷毎にベルトモータＭ３と同期させて連続動作させる安定前モードを行い、所定のカウンタ値を超えた後はトリクルモータＭ２を所定の間隔で間欠動作させる安定後モードと、トリクルモータＭ２を連続動作させる連続動作モードと、に所定のタイミングで切り替える。 - 特許庁

A pulse adjusting section 80 adjusts the frequency and the phase of the PWM signal Spwm so that a phase error Δϕ between the counter electromotive detection signal BEMF_-EDGE and a reference signal REF to be high level at a predetermined timing may become the smallest, and the frequency of the PWM signal Spwm may become an integer-multiplied value of the frequency of the counter electromotive detection signal BEMF_-EDGE.例文帳に追加

パルス調節部８０は、逆起検出信号ＢＥＭＦ＿ＥＤＧＥと、所定のタイミングでハイレベルとなる基準信号ＲＥＦの位相誤差Δφが最小となり、かつ、ＰＷＭ信号Ｓｐｗｍの周波数が逆起検出信号ＢＥＭＦ＿ＥＤＧＥの周波数の整数倍となるように、ＰＷＭ信号Ｓｐｗｍの周波数および位相を調節する。 - 特許庁

Then the number of perforations is calculated from a count value of a counter 760 in the timing of the interruption signal and the rotational frequency of the film roll 14 is calculated from the count value of a counter 756; and a roll diameter calculation part 762 calculates the diameter of the film roll 14 according to those calculated values.例文帳に追加

次いで、割り込み信号のタイミングで、カウンタ７６０による計数値からパーフォレーションの数を算出するとともに、カウンタ７５６による計数値からフイルムロール１４の回転数を算出し、これらの算出値に基づき、ロール径算出部７６２においてフイルムロール１４の直径を算出する。 - 特許庁

The counter electrode voltage generation circuit 56 includes first and second operational amplifiers OP1, OP2 which output a high potential side voltage VCOMH and a low potential side voltage VCOML to first and second voltage output lines PL1, PL2, and a switching circuit SEL which outputs the voltage of the first or second voltage output lines PL1, PL2, as a counter electrode voltage VCOM according to the polarity inversion timing.例文帳に追加

対向電極電圧生成回路５６は、第１及び第２の電圧出力線ＰＬ１、ＰＬ２に高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬを出力する第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、極性反転タイミングに応じて第１又は第２の電圧出力線ＰＬ１、ＰＬ２の電圧を対向電極電圧ＶＣＯＭとして出力する切替回路ＳＥＬとを含む。 - 特許庁

Since the unfixed time can not be recognized by the 'hanging substrate' and the value of the initial value counter repeatedly updated within the unfixed time is used as the initial value of the updating of a random number counter, the recognition of the timing of large winning generation by the 'hanging substrate' is made impossible and the illegal action by the 'hanging substrate' is prevented.例文帳に追加

「ぶら下げ基板」ではこの不定な時間を把握することはできないので、かかる不定な時間内に繰り返し更新される初期値カウンタの値を乱数カウンタの更新の初期値として使用するので、「ぶら下げ基板」による大当たり発生のタイミングの把握を不可能にして、「ぶら下げ基板」による不正行為を防止することができる。 - 特許庁

Thus, e.g. initialization of the counter 8 is conducted with a timing of the amplification factor of an amplifying circuit 2 is changed to start counting an enable signal and, in this case, the integration constant is made larger (increasing a loop band); and when the count by the counter 8 reaches a prescribed count, the integration constant is made small (decreasing the loop band).例文帳に追加

このため、例えばカウンタ８の初期化を増幅回路２の増幅率の変化させたタイミングで行ってイネーブル信号の計数を開始し、このときに、その積分定数を大きく（ループ帯域を大きく）させ、その後、カウンタ８の計数が所定値になったときには、その積分定数が小さく（ループ帯域を小さく）させるように変化させる。 - 特許庁

The game device includes: a counter circuit for updating a count value at a predetermined update timing; a latch circuit for latching the count value updated by the counter circuit; a count value obtaining means for obtaining the count value latched by the latch circuit; and an abnormality processing means for performing abnormality processing when the count value obtaining means cannot obtain the count value normally.例文帳に追加

所定の更新タイミングでカウント値を更新するカウンタ回路と、前記カウンタ回路が更新するカウント値をラッチするラッチ回路と、前記ラッチ回路がラッチするカウント値を取得するカウント値取得手段と、前記カウント値取得手段が前記カウント値を正常に取得不能な場合に異常処理を行う異常処理手段と、を備える遊技台とした。 - 特許庁

Provided are a display counter circuit which counts a screen display frequency and a counter circuit which perform on/off control over scanning lines, and the number of display scanning lines which turn on is increased and decreased in timing to switching of display data stored in a storage circuit to prevent the display screen from sticking without altering the display data stored in the storage circuit.例文帳に追加

本発明は、画面表示回数をカウントする表示カウンタ回路と走査線のオンオフを制御するカウンタ回路を設け、記憶回路に記憶された表示データを切り替えるタイミングで、表示走査線のオンする走査線数を増加、減少させることで記憶回路に記憶された表示データを変更することなく、表示画面の焼き付きを防止する。 - 特許庁

The controller uses a humidity sensor to detect the state of the treating vessel and has an abnormality display means displaying a warning, a counter adjusting the timing of displaying the warning and a control means of warning abnormality of the machine with the abnormality display means if the count of the counter reaches twice or a higher number of times.例文帳に追加

処理槽の状態を検出するために湿度センサを用い、警告を表示する異常表示手段と、警告を表示するタイミングを調整するカウンタと、カウンタが複数の規定回数に達したとき前記異常表示手段にて処理機の異常を警告する制御手段とを設けた構成としてある。 - 特許庁

A global processor 10 executes, at prescribed timing, parallel addition processing of controlling an ALU (Arithmetic Logic Unit) 14 so that the count value C12 is accumulated to a count value C15 stored in the corresponding counter register 15, and the global processor 10 performs such control as to reset the count value C12 stored in each micro-counter 12.例文帳に追加

グローバルプロセッサ１０は、所定のタイミングで、カウント値Ｃ１２を、対応するカウンタレジスタ１５に格納されたカウント値Ｃ１５に累積加算するようにＡＬＵ１４を制御する並列加算処理を実行し、各マイクロカウンタ１２に格納されたカウント値Ｃ１２をリセットするように制御する。 - 特許庁

Thus, the counter Ct1 for the decision is appropriately increased and decreased corresponding to the capture state of the preceding vehicle, and by deciding the HALT of the traveling control after the counted value of the counter Ct1 for the decision reaches a first threshold until it becomes at least a second threshold or less, the interruption of the traveling control at the appropriate timing is made possible.例文帳に追加

これにより、先行車の捕捉状態に応じて判定用カウンタＣｔ１を適切に増減させることができ、この判定用カウンタＣｔ１の計数値が第１の閾値に達してから少なくとも第２の閾値以下となるまでの間、走行制御のＨＡＬＴを判定することにより、適切なタイミングでの走行制御の中断が可能となる。 - 特許庁

Since the unfixed time can not be recognized by the "hanging board" and the value of the initial value counter repeatedly updated within the unfixed time is used as the initial value of the updating of a random number counter, it is made impossible to recognize the timing of big winning generation by the "hanging board" and the fraudulent actions by the "hanging board" are prevented.例文帳に追加

「ぶら下げ基板」ではこの不定な時間を把握することはできないので、かかる不定な時間内に繰り返し更新される初期値カウンタの値を乱数カウンタの更新の初期値として使用するので、「ぶら下げ基板」による大当たり発生のタイミングの把握を不可能にして、「ぶら下げ基板」による不正行為を防止することができる。 - 特許庁

Timing set-up values which set-up in the registers R0, R1... Rm are compared with time axis values from the counter for a comparison standard 12 in a comparater 13, when they coincide, a coincidence pulse AP is output from the comparater 13, the coincidence pulse AP is counted in a pulse counter 14 and is made to be an address data ADR.例文帳に追加

レジスタＲ0 ，Ｒ1 ……Ｒm に設定されているタイミング設定値ｔ0 ，ｔ1 ，ｔ2 ……ｔm と比較基準用カウンタ１２からの時間軸値ｔx とをコンパレータ１３において比較し、一致したときにコンパレータ１３から一致パルスＡＰを出力し、その一致パルスＡＰをパルスカウンタ１４でカウントし、アドレスデータＡＤＲとする。 - 特許庁

In the digital broadcast recording and reproducing apparatus, when reproducing a stream from the HDD, an output of a counter is compared with the time stamp to determine the output timing and if the time stamp added to the packet of the reproduced stream indicates a time in the past in respect to the time indicated by the counter, the packet is outputted immediately, thereby preventing the reproduction of the stream from being interrupted.例文帳に追加

本発明においては、ＨＤＤからストリームを再生する際にカウンタの出力とタイムスタンプを比較して出力タイミングを決定すると共に、再生したストリームのパケットに吹かされているタイムスタンプがカウンタの示す時刻に対して過去の時刻を示す場合はただちにパケットを出力するようにして、ストリームの再生が途切れることが無いようにした。 - 特許庁

The saw is characterized in that: the driving shaft is provided with the first eccentricity; the timing actuator transmits the reciprocation to the cutting apparatus; the counter weight performs the reciprocation, the phase of which is deviated from that of the cutting apparatus; and the driving shaft is provided with the second eccentricity and controls the reciprocation of the timing actuator.例文帳に追加

該駆動シャフトが、第一偏心を備えており；該タイミングアクチュエータが往復運動を該切断装置へ伝達していて；該カウンタウエイトは往復運動しており、該切断装置の往復運動と位相がずれており；該駆動シャフトが第二偏心を備えており、該タイミングアクチュエータの往復運動を制御していることを特徴としている。 - 特許庁

The counter 130 inputs a vertical synchronizing signal VSY from a timing controller 110, then counts down the preset counted value in response to a horizontal synchronizing signal HSY sequentially generated from the timing controller 110, and outputs a horizontal start pulse signal Hst to a display unit D when the preset counted value becomes '0'.例文帳に追加

プリセットカウンタ１３０はタイミングコントローラ１１０からの垂直同期信号ＶＳＹの入力後タイミングコントローラ１１０から順次発生する水平同期信号ＨＳＹに応じて上記プリセットカウント値をカウントダウンし零になったとき水平スタートパルス信号Ｈｓｔを表示装置Ｄに出力する。 - 特許庁

In this diagnostic device 10 for the LSI tester, a pattern data is passed through pipe line regulation circuits 23, 27 that are various kinds of function circuits, and a timing generator 28, a clock number counter 1 stops a system clock at timing when the pattern data is held in flip-flops 23a, 27a, 28a in insides thereof, and stops the whole of the LSI tester 20.例文帳に追加

ＬＳＩテスタの診断装置１０は、パターンデータが各種の機能回路であるパイプライン調整回路２３，２７、タイミングジェネレータ２８を通過し、これらの内部のフリップフロップ２３ａ，２７ａ，２８ａにパターンデータが保持されたタイミングで、クロック数カウンタ１がシステムクロックを停止させ、ＬＳＩテスタ２０の全体を停止させる。 - 特許庁

The system includes a schedule DB30 storing input event information; a down counter 21 retaining information about the timing to announce events; and an event reading means 22 for reading event information to be announced from the schedule DB according to the current time measured by a timer means 20 and the timing information.例文帳に追加

入力されたイベント情報を蓄積するスケジュールＤＢ３０と、イベントの予告通知を行うタイミング情報を保有するダウンカウンタ２１と、計時手段２０より取得した現在時間とタイミング情報とに基づいて、スケジュールＤＢから予告すべきイベント情報を読み出すイベント読出手段２２とが存在する。 - 特許庁

When driving a non-display part in the case of changing over the display mode in the dual image display, the timing for controlling the output current capability of the source driver is delayed by controlling the image display signal control circuit and the timing signal oscillation circuit, and an operation start point of a counter voltage control signal VCC is also delayed.例文帳に追加

二画面表示での表示モード切換時に非表示部分を駆動する際に、画像表示信号制御回路とタイミング信号発生回路１２Ａを制御し、ソースドライバの出力電流能力を抑制するタイミングを遅延すると共に、対向電圧制御信号ＶＣＣの動作開始ポイントを遅延させる。 - 特許庁

To provide a technique detecting vehicle speed based on a time interval between vehicle speed pulses, where by switching two timer counters for timing measurement for low and high speeds depending on speed, while satisfying both degree of precision and real-timing of speed detection, bit number of the timer counter and load of the CPU peripheral module are also inhibited.例文帳に追加

車速パルス間の時間間隔から車両速度を検出する技術において、時間計測用の低速用と高速用の２つのタイマカウンタを速度に応じて切り替えることにより、速度検出の精度とリアルタイム性を両立しながら、タイマカウンタのビット数とＣＰＵ周辺モジュールの負荷も抑制する。 - 特許庁

In this case, the pattern control device is recorded with a performance pattern '3' temporarily stopping three rows of numeral patterns at different timing and a performance pattern '4' temporarily stopping them at the same timing and, when the stock ball counter value is maximum, the simultaneous stopping performance pattern '4' is selected at higher probability than that of the sequential stopping performance pattern 3.例文帳に追加

この場合、図柄制御装置には３列の数字図柄を異タイミング仮停止させる演出パターン「３」および同タイミングで仮停止させる演出パターン「４」が記録されており、保留球カウンタ値が最大である場合には同時停止用の演出パターン「４」が順次停止用の演出パターン「３」より高い確率で選択される。 - 特許庁

In such a manner, a random number generation circuit 17 can make updating timing of the count value C by the counter 173 and output timing of the latch signals SL by the latch signal output circuit 174 be different from each other, and as a result, a pachinko game machine can surely and stably acquire the random number value.例文帳に追加

このようにして、乱数発生回路１７は、カウンタ１７３によるカウント値Ｃの更新タイミングとラッチ信号出力回路１７４によるラッチ信号ＳＬの出力タイミングとを異ならせることができ、この結果、パチンコ遊技機は、乱数値の取得を確実且つ安定的に行うことができる。 - 特許庁

Meanwhile, a synchronization slave unit 13 starts reception of the synchronous control frame at the same timing as t2 when the synchronization master unit 12 starts transmission of the synchronous control frame, and completes the reception of the synchronous control frame to reset a clock counter register at the same timing as t3 when the synchronization master unit 12 has completed the transmission of the synchronous control frame.例文帳に追加

一方、同期スレーブ装置１３は、同期マスタ装置１２が同期制御フレームを送信開始したｔ２と同じタイミングから、同期制御フレームを受信し始め、同期マスタ装置１２が同期制御フレームの送信が完了するｔ３の同じタイミングにおいて、同期制御フレームの受信を完了し、クロックカウンタレジスタをリセットする。 - 特許庁

The master and all the slaves are provided with a base cycle counter to be updated by the base cycle of IEEE1394 and a transmission timing management information table, and the master and the slaves execute the transmission processing of either isochronous transfer or asynchronous transfer by the prescribed base cycle within the communication cycle on the basis of the transmission timing management information table.例文帳に追加

マスタおよび全てのスレーブに、ＩＥＥＥ１３９４の基底サイクルで更新される基底サイクルカウンタと送信タイミング管理情報テーブルを備え、マスタおよびスレーブが、送信タイミング管理情報テーブルに基づいて通信周期内の所定の基底サイクルで、アイソクロナス転送またはアシンクロナス転送のいずれかの送信処理を実行する。 - 特許庁

A code discriminating means 4 responds to a count value of a rhythm counter 3 and conducts code discrimination based on a prescribed timing of a measure for example, a key on/off event outputted from the code keyboard 1-2 and a pedal keyboard 2 at a first musical time and based on only the key on/off event outputted from the code keyboard 1-2 at other timing.例文帳に追加

コード判別手段４は、リズムカウンタ３のカウント値に応じ、小節の所定タイミング、例えば１拍目ではコード鍵盤１−２とペダル鍵盤２から出力されるキーオン／オフイベントに基づいてコード判別を行い、その他のタイミングではコード鍵盤１−２から出力されるキーオン／オフイベントのみに基づいてコード判別を行う。 - 特許庁

The planar galvanomirror driving circuit generates a pulse with a prescribed frequency in the initial stage of driving of the planar galvanomirror and drives the planar galvanomirror by the pulse and detects a counter-electromotive force from the planar galvanomirror after the start of driving the generates a drive timing of the planar galvanomirror from the detected counter-electromotive force waveform and generates a pulse at the obtained drive timing and drives the planar galvanomirror by this pulse.例文帳に追加

プレーナ型ガルバノミラーの駆動回路において、プレーナ型ガルバノミラーの駆動初期は所定の周波数でパルスを発生させ、パルスによりプレーナ型ガルバノミラーを駆動し、駆動が始まったらプレーナ型ガルバノミラーからの逆起電力を検出し、検出された逆起電力波形からプレーナ型ガルバノミラーの駆動タイミングを発生させ、得られた駆動タイミングよりパルスを発生させ、該パルスによりプレーナ型ガルバノミラーを駆動する。 - 特許庁

Each counter initiation means is configured to output the initiation signals when signals indicating that there is a corresponding input cell are inputted and cell output timing signals generated at a transmission path interface unit of physical layers are inputted.例文帳に追加

各カウンタ起動手段は、対応する入力セルがあることを示す信号が入力され、かつ物理層の伝送路インターフェース部で生成されるセルの出力タイミング信号が入力されているときに、前記起動信号を出力するよう構成される。 - 特許庁

Based on a count starting signal supplied from the timing control unit, the pulse counter 12 counts the number of pulse signals at a frequency f0 outputted from the oscillation circuit 11 and during this counting, supplies an output signal S1 to the charging circuit 13.例文帳に追加

タイミング制御部から供給されたカウント開始信号に基づいてパルスカウンタ１２は、発振回路１１から出力される周波数ｆ０のパルス信号をカウントし、この間、出力信号Ｓ１を充電回路１３に供給する。 - 特許庁

Therewithal, the printhead 24 is driven so as to eject ink from any of the nozzles at a timing of generating a counter waveform that is in the interval period and is adapted to cancel a residual waveform following the rear side of a main signal waveform of an electric change.例文帳に追加

それと共に、インターバル期間内のタイミングであって電気的変化の主要な信号波形の後ろに付随する残留波形を打ち消すカウンター波形を発生させるタイミングで、いずれかのノズルからインクが吐出されるよう印刷ヘッド２４を駆動する。 - 特許庁

A phase comparator 10 performs phase comparison by comparing a reference clock counter value obtained by counting a reference clock with a reproduction clock step value addition result obtained by adding a supplied reproduction clock step value and latching at the timing of reproduction clock thus detecting a phase error.例文帳に追加

位相比較部１０は基準クロックをカウントした基準クロックカウンタ値と、供給された再生クロックステップ値を加算して再生クロックのタイミングでラッチした再生クロックステップ値加算結果との位相比較を行い、位相誤差を検出する。 - 特許庁

The timing control circuit 202 includes a dividing circuit 2021 dividing a clock signal, a counter circuit 2022 counting a dividing output signal, and a switching signal generating circuit 2023 adjusting and outputting a pulse width of the control signals CLA, CLB and CLC.例文帳に追加

タイミング制御回路２０２は、クロック信号を分周する分周回路２０２１、分周出力信号を計数するカウンタ回路２０２２、制御信号ＣＬＡ、ＣＬＢ、ＣＬＣのパルス幅を調整して出力する切替え信号生成回路２０２３を含む。 - 特許庁

A computing part 6 computers an input pulse signal frequency to decimal places on the basis of the value counted by the second counter 3 and its input pulse period in generating timing of the output signal from the first timer 4.例文帳に追加

演算処理部６は、前記第１のカウンタ２の計数値、前記第１タイマ４からの出力信号の発生タイミングにおける前記第２のカウンタ３の計数値およびその入力パルスの周期に基づいて、入力パルス信号周波数を小数部まで算出する。 - 特許庁

An output timing controller 114 supplies the packets in the buffer 110 at an interval depending on the byte value (a), the reference time information (b), a byte value Bn of an output byte counter 115, a transmission time Cn and the packet length of the packets to the decorder 5.例文帳に追加

出力タイミング制御器１１４はバッファ１１０のパケットを、バイト値a、基準時刻情報b、出力バイトカウンタ１１５のバイト値Ｂｎ、送出時刻Ｃｎ、当該パケットのパケット長で決まる間隔でデコーダ５へ供給する。 - 特許庁

This refreshing control is repeated in a certain cycle every time a counter circuit 26 produces periodic timing, so that even if the content of the configuration register 11 is changed by radiation, the content is always refreshed into the correct data.例文帳に追加

このリフレッシュ制御動作を、カウンタ回路２６による周期的タイミングの発生毎に、一定周期で繰り返して行うことにより、コンフィグレーションレジスタ１１の内容が放射線により変化しても、常に正しいデータにリフレッシュされることになる。 - 特許庁