「イオン注入された」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

ＳｉＯＮ、酸化ケイ素、窒化ケイ素、ケイ酸ハフニウム、ケイ酸ジルコニウムおよび他の無機表面のような下地無機表面に対して良好な接着性を示しうるイオン注入リソグラフィ適用に特に有用な新規フォトレジストの提供。例文帳に追加

To provide new photoresists that are particularly useful for ion implant lithography applications and can exhibit good adhesion to underlying inorganic surfaces such as SiON, silicon oxide, silicon nitride, hafnium silicate, zirconium silicate and other inorganic surfaces. - 特許庁

ウエハ面内のレジストパターン３ａの寸法分布の検査の際に（ステップＳＴ１４）、太い領域と細い領域とがあった場合に、その寸法分布情報に応じて、イオン注入機のウエハ面内スキャン波形を制御する。例文帳に追加

When thick line regions and thin line regions exist at inspection of a resist pattern 3a formed on the surface of a wafer for size distribution (step ST14), the scanning waveform of an ion implantation unit on the surface of the wafer is controlled according to information on the size distribution. - 特許庁

導電性高分子アクチュエータ１１０は、導電性高分子材料層と固体電解質層が積層して構成されており、両層間に電位を印加して導電性高分子材料層にドーパントイオンを脱注入することにより長手方向の寸法が変化する。例文帳に追加

The conductive polymer actuator 110 is constituted by laminating a conductive polymer material layer and a solid electrolyte layer, size of a longitudinal direction is varied by ejecting/injecting dopant ions from/to the conductive polymer material layer by applying a potential between both layers. - 特許庁

上部電極形成時のスパッタに与えられる有機ＥＬ発光層のダメージを抑制し、かつ上部電極の仕事関数と正孔注入層のイオン化ポテンシャルとを適合させることが可能な構造を有する有機ＥＬ発光素子およびその製造方法の提供。例文帳に追加

To provide an organic EL element with a structure in which damage to an organic EL layer inflicted by the sputter at the time of formation of the upper electrode is suppressed and the work function of the upper electrode and ionization potential of the hole injecting layer can be made compatible. - 特許庁

この方法は、所定の成型面１２２を有するように成型ツール１２０を形状規定、減衰コーティング１２４を所定の成型面１２２に塗布、および金属イオンが内部に注入された所定の成型面１２２を残して減衰コーティング１２４を除去の各ステップを含む。例文帳に追加

This method includes the steps of regulating the figure of the molding tool 120 to have a predetermined mold surface 122, then applying an attenuating coating 124 to the predetermined mold surface 122 and removing the attenuating coating 124 while leaving the predetermined mold surface 122 with metal ions implanted therein. - 特許庁

ケーブル１は、導体２の外周に絶縁層４を形成し、絶縁層４の外周にシース層５を形成し、シース層５の外周にイオンを注入してミキシング層７を形成し、ミキシング層７の外周にダイヤモンドライクカーボンを含む炭素層６を形成して構成されている。例文帳に追加

A cable 1 comprises an insulating layer 4 formed on the outer circumference of a conductor 2, a sheath layer 5 formed on the outer circumference of the insulating layer 4, and a mixing layer 7 formed on the outer circumference of the sheath layer 5 by implanting ions, and a carbon layer 6 containing diamond-like carbon formed on the outer circumference of the mixing layer 7. - 特許庁

このような固体ブロック洗浄剤は、アルカリ性の源、縮合ホスフェート金属イオン封鎖剤を含む機能性材料、および２個のビシナルヒドロキシル基を有する有機化合物が注入可能な組成物または液体に組合せられる方法により製造することができる。例文帳に追加

Such a solid block detergent can be manufactured by a process in which a source of alkalinity, a functional material including a condensed phosphate sequestering agent, an organic compound having two vicinal hydroxyl groups, are combined in a pourable composition or liquid. - 特許庁

高濃度イオン注入後の硬化したレジスト膜を温度を上げて真空中でアッシング処理してもポッピング現象がなく、そのため飛散した変質層等の残渣の発生のない半導体集積回路装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor integrated circuit device which performs ashing processing for a resist film which is cured after high concentration ion implantation under a vacuum at a higher temperature without a popping phenomenon, and therefore does not cause a scattered residue of a degeneration layer etc. - 特許庁

基板上の拡散層上に形成した第１導電膜にリンイオンを注入して、その表面部にダメージ層を形成した後、その上に形成したレジスト膜をマスクにしてパターニングして第１導電膜９Ｂを形成する。例文帳に追加

Phosphorus ions are implanted to a first conductive film formed on the diffusion layer on a substrate, and a damaged layer is formed on the surface part, and then patterning is performed with a resist film formed thereon as a mask, thereby forming a first conductive film 9B. - 特許庁

前記ゲート構造１２０、第１絶縁スペーサ１４２及び第２絶縁スペーサ１４８ａをマスクとして前記半導体基板１１０にソース／ドレーンを形成するために第１濃度より高い第２濃度で不純物イオン注入１８０を行う。例文帳に追加

The impurity ion implantation 180 is performed with a second concentration higher than the first in order to form a source/a drain in the semiconductor substrate 110 with the gate structures 120, the first insulation spacers142 and the second insulation spacers 148a serving as masks. - 特許庁

半導体装置の製造方法に関し、シリサイド膜の形成に先立つ非晶質化のためのイオン注入の突き抜けを防止しつつ、ソース／ドレイン領域及びゲート電極のシート抵抗を低減しうる半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device, which prevents punch-through of ion implantation for making amorphous layers prior to the formation of silicide films, and reduces sheet resistance in source/drain areas and a gate electrode in the manufacturing method of the semiconductor device. - 特許庁

特にＮ型絶縁ゲ−ト電界効果トランジスタを形成するＰ型半導体領域はそのソース、ドレイン近傍にピークを持つ濃度プロファイルとなるよう高エネルギーイオン注入を用い、最終熱処理工程は４３０℃程度の水素雰囲気で行うものとする。例文帳に追加

A P type semiconductor region for forming an N type insulated gate field effect transistor employs high energy ion implantation in order to attain such a concentration profile as having peaks in the vicinity of source and drain thereof and the final heat treatment is carried out in hydrogen atmosphere of about 430°C. - 特許庁

次いで、レジスト４をマスクとしてＢ^+をイオン注入することにより、コア部において、素子分離膜３ａの開口部４ａに整合する領域の下にｐ型ウェル５ａを形成すると共に、ＳＲＡＭ部において、ｐ^-エピタキシャル層２内に素子分離膜３ｂより深いｐ型ウェル５ｂを形成する。例文帳に追加

Then a p-type well 5a is formed under the region matching the opening section 4a of the element isolating film 3a in a core section and, at the same time, a p-type well 5b which is deeper than the element isolating film 3b is formed in a p-type epitaxial layer 2 in a SRAM section. - 特許庁

トレンチＴの壁面上にゲート絶縁膜４を形成する工程よりも後に、チャネル領域となるＰ型基板領域３をイオン注入法により形成することによって、深さ方向に急峻な勾配を有するＰ型不純物濃度分布を形成する。例文帳に追加

A P type impurity concentration distribution having a steep slope in the depth direction is formed by forming a P type substrate region 3 becoming a channel region by ion implantation after a process for forming a gate insulating film 4 on the wall face of a trench T. - 特許庁

絶縁膜２０の上に破線で示すようにポリシリコン等のゲート電極層２４を形成した後、電極層２４及び絶縁膜２０の積層と絶縁膜１６とをマスクとするイオン注入処理によりＮ^＋型ソース領域２８及びＮ^＋型ドレイン領域３０を形成する。例文帳に追加

After forming the gate electrode layer 24 of polysilicon or the like as indicated by a broken line on the insulating film 20, an n^+-type source region 28 and an n^+-type drain region 30 are formed by an ion implantation processing with the lamination of the electrode layer 24 and the insulation film 20 and the insulating film 16 as masks. - 特許庁

電子通電路となる打ち返し層（４０）に対して左右等距離の位置に第２の打ち返し層（４１，４２）を設け、これらの打ち返し層を同じマスクを用いた同時のイオン注入により形成することにより、素子内のチャネル領域の間隔をすべて均一にすることで解決する。例文帳に追加

The problem can be solved by providing a second leading back layers (41, 42) at positions of equal distance to the left and right from a leading back layer (40) which is served as an electronic current carrying way and forming these electronic current carrying ways by simultaneous ion implantation using the same mask, so that all the intervals between each channel area within the element is made even. - 特許庁

コントロールゲート３の両側の部分のシリコン基板１に、イオン注入によりソース領域およびドレイン領域としての拡散層４を形成してメモリトランジスタを形成し、ＭＯＮＯＳ型半導体不揮発性記憶装置を製造する。例文帳に追加

Diffused layers 4 are formed on each side of the control gate 3 on the silicon substrate 1 through ion implantation to serve as a source region and a drain region for the formation of a memory transistor, and thus a MONOS- type semiconductor nonvolatile memory device is fabricated. - 特許庁

該シリコンナノワイヤは、一次元構造の結晶シリコンナノワイヤにＯ^２＋イオンを注入してから不活性ガス雰囲気下にアニールしてその内部にシリコンナノ結晶を析出させ、その後、加熱と共に水素プラズマ処理することにより得られる。例文帳に追加

The silicon nanowire is obtained by implanting O^2+ ions into a crystalline silicon nanowire of a one-dimensional structure, depositing silicon nanocrystals within the nanowire by annealing the nanowire in an inert gas atmosphere, and carrying out hydrogen plasma treatment with heating. - 特許庁

イオン注入時のボロン汚染の影響によるデバイスの電気特性の劣化が発生せず、ＳＯＩ層のｎ^＋層中に転位の発生もなく、さらに製造コストも廉価となる貼り合わせＳＯＩ基板およびその製造方法を提供する。例文帳に追加

To provide a laminated SOI substrate and a method for manufacturing it for preventing the generation of the deterioration of the electric characteristics of a device due to the effect of boron contamination when injecting ions, and for preventing the occurrence of dislocation in the n^+ layer of an SOI layer, and for reducing the manufacturing costs. - 特許庁

ＡｒＦ露光用レジストとＫｒＦ露光用レジストを使い分けることで、周辺回路部のゲート電極を微細パターンで形成することを可能にするとともに、光電変換部のイオン注入を２重レジスト技術で実施することを可能にする。例文帳に追加

To form the gate electrode of a peripheral circuit portion in a fine pattern by suitably and discriminatingly using ArF exposure resist and KrF exposure resist, and to perform ion implantation into a photoelectric conversion portion by a double resist technique. - 特許庁

次に、レジストパターン３およびその直下に位置する有機ＡＲＣ膜２をマスク材として所定の不純物イオン４を半導体基板１に注入することにより、露出した半導体基板１の表面に不純物領域５を形成する。例文帳に追加

Then, an impurity region 5 is formed on the surface of the exposed substrate 1 by implanting a predetermined impurity ion 4 in the substrate 1 with the pattern 3 and the film 2 disposed directly under the pattern 3 as mask materials. - 特許庁

分離領域１１０のレーザ領域（発光領域）１０７の側における上部クラッド層１０６には、例えばイオン注入技術を用いて部分的に上部クラッド層１０６の実効的な導電率を下げた（実効的な抵抗率を上げた）高抵抗領域１１１を備える。例文帳に追加

A high resistance region 111 where a valid conduction rate of an upper clad layer 106 is partially dropped (valid resistance rate is improved) by using ion implantation technology is arranged in the upper clad layer 106 in a side of a laser region (light emitting region) 107 of the separation region 110. - 特許庁

素子の微細化で問題となるチャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善し、ソース領域とベース領域をイオン注入で作製するときに同一のマスクを用いて作製する半導体装置及びその製造方法を得る。例文帳に追加

To provide a semiconductor device whose source region and base region are formed by ion injection by using the same mask and a manufacturing method therefor by improving the tradeoff relation between a channel resistance and a JFET resistance which is a problem arising when an element is made thin. - 特許庁

素子の微細化で問題となるチャネル抵抗とＪＦＥＴ抵抗のトレードオフの関係を改善し、ソース領域とベース領域をイオン注入で作製するときに同一のマスクを用いて作製する半導体装置及びその製造方法を得る。例文帳に追加

To obtain a semiconductor device wherein the trade-off relation between channel resistance and JFET resistance, which is an obstacle to device miniaturization, is improved and the same mask is used to form a source region and a base region by ion implantation, and to provide a method of manufacturing the same. - 特許庁

ＭＯＳトランジスタのゲート電極３形成工程後に、膜厚が４００ｎｍ以上のシリコン酸化膜２をウェハ全面に形成し、シリコン酸化膜２上からイオン注入６をすることによりオフセットドレイン領域を形成する。例文帳に追加

After a step of forming a gate electrode 3 of a MOS transistor, a silicon oxide film 2 having a film thickness of 400 nm or more is formed on the whole surface of a wafer, and ion implantation 6 is performed through the silicon oxide film 2 to form an offset drain region. - 特許庁

半導体基板１００の表裏両面から光電変換領域（１３０，１４０）を形成することにより、高エネルギーのイオン注入装置や厚膜レジストを使用することなく、半導体基板１００の表面から深い位置に光電変換領域（１３０，１４０）を容易に形成することができる。例文帳に追加

Photoelectric conversion regions (130, 140) are formed from both sides of a semiconductor substrate 100, so that the photoelectric conversion regions (130, 140) can be easily formed at a deep position from the surfaces of the semiconductor substrate 100 without using a high-energy ion implanter and a thick resist. - 特許庁

その後、ＳＲＡＭ部形成領域ＡｒｅａＳを覆うレジスト１０を形成した後、ロジック部形成領域ＡｒｅａＬにゲート電極６ｂ及びオフセットスペーサ９ｂをマスクにして不純物をイオン注入してロジック用ｎ型エクステンション領域１１を形成する。例文帳に追加

Thereafter, a resist 10 covering the SRAM forming region AreaS is formed, and then impurities are ion-implanted using the gate electrode 6b and the offset spacer 9b as masks into the logic forming region AreaL, thereby forming a logic n-type extension region 11. - 特許庁

その後、ゲート電極４、積層膜のゲート電極４の側方に位置する部分及びサイドウォール５ａをマスクとしてイオン注入を行うことにより、素子活性領域内にソース・ドレイン６ｐ及び６ｎを形成し、サイドウォール５ａを除去する。例文帳に追加

Then, the gate electrode 4, a part positioned by the gate electrode 4 of the lamination film, and the side wall 5a, are used as a mask, and ions are implanted, thus forming source drains 6p and 6n in an element active area and removing the side wall 5a. - 特許庁

イオン注入による局所的な不純物の打ち込みや、レーザー光照射による局所的な不純物の拡散を用いて半導体基板の表裏をつなぐ導電路を実現することができる半導体素子及びその製造方法を得るものである。例文帳に追加

To provide a semiconductor element which can realize a conductive path for connecting the front and the rear of a semiconductor substrate using implanting of local impurity by ion implantation, local diffusion of an impurity by laser beam irradiating; and to provide a method for manufacturing the same. - 特許庁

基板２上に犠牲酸化物層１及びポリシリコン・窒化珪素膜を順次堆積し、エッチング開口（５・１５の部分）してソースドレイン間のパンチスルー抑制用８ホツトキャリア抑制用１１のイオン注入を行う。例文帳に追加

A sacrificial oxide layer 1 and a polysilicon/silicon nitride film are deposited sequentially on a substrate 2, an opening is made therein by etching (at the part of 5, 15) and ions are implanted in order to suppress hot carriers 11 thus suppressing punch through 8 between source and drain. - 特許庁

例えば、半導体基板１０１は、単結晶シリコンから構成され、ｎ型領域１０２は、イオン注入によりリンが導入されたｎ型不純物導入領域から構成され、絶縁層１０３は酸化シリコンから構成され、電子放出層１０４は、高濃度に不純物が導入されたポリシリコンから構成され、電極層１０５は、アルミニウムから構成されたものである。例文帳に追加

For example, the semiconductor substrate 101 is composed of monosilicon and the n-type region 102 is composed of an n-type impurities introducing region where phosphorus is introduced by ion implantation and the insulating layer 103 is composed of silicon oxide and the electron emission layer 104 is composed of poly-silicon where impurities are introduced in a high concentration and the electrode layer 105 is composed of aluminum. - 特許庁

相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板間に封入された液晶と、前記第１の基板上に形成された複数の画素電極と、前記画素電極の下に形成される表面がイオン注入されたレジスト膜とを有する反射型液晶表示装置において、前記レジスト膜の下にアドレスを示す金属のパターンを形成する。例文帳に追加

In the reflective liquid crystal display device having: first and second substrates placed opposite to each other; a liquid crystal sealed in between the first and second substrates; a plurality of pixel electrodes formed on the first substrate; and a resist film which is formed under the pixel electrode and whose surface is ion-implanted, metal patterns indicating addresses are formed under the resist film. - 特許庁

本方法は、光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、半導体基板に塗布されたフォトレジストを露光する露光工程と、フォトレジストを現像して、フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、レジストパターンの膜厚が互いに異なる複数の領域を通して半導体基板に不純物イオンを注入して、半導体基板の表面からピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程とを有し、ピーク位置までの深さは、注入される不純物イオンが通るレジストパターンの膜厚に依存することを特徴とする。例文帳に追加

The depth to the peak position depends on the film thickness of the resist pattern through which the impurity ions to be implanted pass. - 特許庁

基板に形成された第１導電型ウェルと、前記第１導電型ウェルに形成された第２導電型ドリフト領域と、前記第２導電型ドリフト領域内に形成された第１素子分離膜と、前記第１素子分離膜の一側に形成されたゲートと、前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に形成された第２導電型第１イオン注入領域を含む。例文帳に追加

The LCD driver chip includes a first conductivity well formed in a substrate, a second conductivity drift region formed in the first conductivity well, a first element isolation film formed in the second conductivity drift region, a gate formed at a first side of the first element isolation film, and a second conductivity first ion implantation region formed in the second conductivity drift region between the first element isolation film and the gate. - 特許庁

パターンのうちで除去すべき部分に窒素と水素とを含有させる工程と、パターンを励起された酸素を含む雰囲気に晒すことにより、除去すべき部分をエッチングする工程と、を備え、前記水素は、イオン注入またはレーザドーピングによって除去すべき部分に導入され、雰囲気は、励起された酸素を含有したプラズマを含むことを特徴とする。例文帳に追加

A method of repairing a pattern comprises a step of making a portion of the pattern to be removed contain nitrogen and hydrogen, and a step of etching the portion to be removed by exposing the pattern to an atmosphere containing excited oxygen, wherein the hydrogen is introduced into the portion to be removed by ion implantation or laser doping, and the atmosphere contains plasma containing the excited oxygen. - 特許庁

本発明の半導体装置は、半導体基板１上に形成された下層配線３と、前記下層配線３上及び下層配線３間に形成され、不純物がイオン注入されることで圧縮応力を示す無機ＳＯＧ膜５ａと、前記無機ＳＯＧ膜５ａを含む層間絶縁膜７に形成されたコンタクトホールを介して前記下層配線に接続する上層配線とを具備することを特徴とする。例文帳に追加

This semiconductor device includes: lower-layer wires 3 formed on a semiconductor substrate 1; an inorganic SOG film 5a formed on the lower-layer wires 3 and between the lower-layer wires 3 and exhibiting compression stress by implanting ions of impurities therein; and upper-layer wires connected to the lower-layer wires through contact holes formed on an interlayer insulation film 7 including the inorganic SOG film 5a. - 特許庁

また、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜との間にそれぞれ設けられたギャップ１９ａ，１９ｂより不純物イオン群２３ａ，２３ｂを注入し、バリア電極２１ａ，２１ｂ，〜に対応する、ｎ型領域１３の表面部にそれぞれバリア領域２３を形成してなる構成とされている。例文帳に追加

In addition, impurity ion groups 23a and 23b are implanted from gaps 19a and 19b formed between the accumulation electrodes 17a, 17b, 17c, etc. and the barrier electrodes 21a, 21b, etc., so as to form a barrier regions 23 on the surface of the n-type region 13 that correspond with the barrier electrodes 21a, 21b, etc. - 特許庁

ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。例文帳に追加

In a horizontal bipolar transistor, containing thermally diffused impurities provided on the upper part of a base region, contains a semiconductor layer, and has a collector diffusion layer and an emitter diffusion layer juxtaposed, and a semiconductor device that has such a transistor, the semiconductor layer is laid down to further implant impurities, and then, subjected to heat treatment, to make a collector diffusion layer and an emitter diffusion layer. - 特許庁

作製されたカップラーのカップリング部１０の導波路コア１１、１２またはその周辺のクラッド１３または１４、１５に、加速されたイオン１６を注入することで、カップリング部１０の屈折率を変化させ、伝搬定数β_a、β_b、結合係数ｘを変化させて、カップリング比率を調整する。例文帳に追加

Accelerated ions 16 are injected onto waveguide cores 11 and 12 of the coupling part 10 of a manufactured coupler or a clad 13, 14 or 15 which is located in the vicinity of the waveguide cores, the refractive index of the coupling part 10 is varied and propagation constants β_a and β_b and a coupling coefficient x are varied, and the coupling ratio is adjusted. - 特許庁

レジスト膜１３と金属膜１１との界面部分のエッチングレートは、イオン注入された不純物１２によって速くされたり遅くされたりするので、結果的に金属膜１１の種類や微妙な変化（凹凸等を意味する）に拘らず、金属膜１１のエッチング断面のテーパを適正な角度にコントロールすることができる。例文帳に追加

Since the etching rate at the interface between a resist film 13 and the metal film 11 is speeded up/down by the impurity 12 which is subjected to ion-implantation, the taper of the etching cross section of the metal film 11 is controlled to an appropriate angle, independently of the kinds or minute changes in the metal film 11 (which means unevenness, etc.). - 特許庁

半導体層１と、ゲート絶縁膜２と、ゲート電極３と、オフセットスペーサ層４と、ゲート電極３およびオフセットスペーサ層４をマスクとしてイオン注入されたＳＤエクステンション拡散層６とを有する半導体装置を、オフセットスペーサ層４の膜厚を変化させて形成し、それぞれのリーク電流値を測定する。例文帳に追加

A semiconductor device comprising a semiconductor layer 1, a gate insulation film 2, a gate electrode 3, an offset spacer layer 4, and an SD extension diffusion layer 6 subjected to ion implantation using the gate electrode 3 and the offset spacer layer 4 as a mask is manufactured by varying the thickness of the offset spacer layer 4 and each leak current level is measured. - 特許庁

ロジック部と複数のフォトダイオードを有する受光部とからなるイメージセンサにおいて、前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域２０と前記半導体基板の上部に形成された絶縁膜３０とによって前記フォトダイオードが分離されている。例文帳に追加

The image sensor comprises a logic unit, and a photoreceptor unit having a plurality of photodiodes, wherein the photodiode regions adjacent to the photoreceptor unit are isolated from each other by a field ion-implantation region 20 formed under the surface of a semiconductor substrate, and a dielectric 30 formed on the upper part of the semiconductor substrate. - 特許庁

改善された静電気放電保護特性を有するＣＭＯＳデバイスを製造する方法は、シリコン基板を用意する工程と、ｐＭＯＳ活性領域のためのｎウエルを形成する工程と、ｎＭＯＳ活性領域に対するｐウエルを形成する工程と、少なくとも１つの活性領域において少量ドープされたドレイン直列レジスタを形成するためにイオンを注入する工程とを含む。例文帳に追加

This method of forming a CMOS device having improved electrostatic-discharge protection characteristics contains a step of preparing a silicon substrate, a step of forming an n-well for a pMOS active region, a step of forming a p-well for an nMOS active region, and a step of implanting ions to at least one active region to form a lightly-doped drain series resistor. - 特許庁

ガラス基板１００上に形成されたレジスト膜１０７をマスクに不純物イオンを注入し、変質層１０７ａが形成されたレジスト膜１０７を除去する際、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした処理を施すことにより、レジスト膜１０７を除去する。例文帳に追加

Ion impurities are injected using the resist film 107 formed on a glass substrate 100 as a mask, and processing using a flame of a gas burner consuming a mixed gas of hydrogen and oxygen as a fuel is executed in eliminating the resist film 107 having the altered layer 107a formed thereon, thereby eliminating the resist film 107. - 特許庁

イオン注入により表面に形成された変質層４とその下の未変質層３とを有するレジストを除去するアッシング方法であって、基板の前記レジストが形成された面を覆うように塗布膜５を形成し、前記レジストと前記塗布膜５とを反応性ガスを用いたプラズマ処理により除去する。例文帳に追加

A ashing method removes resist having an altered layer 4 formed on a surface by ion implantation and a non-altered layer 3 formed on a lower side of the altered layer 4, forms an applied film 5 to cover a face of a substrate on which the resist is formed, and removes the resist and the applied film 5 from the substrate by plasma treatment using reactive gas. - 特許庁