「イオン注入された」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

本発明は、ゲート絶縁膜や基板などを損傷させることなく、半導体基板表面に付着した不純物、特に、イオン注入されたレジストなどの付着物を効率よく剥離でき、安全性により優れた２剤型半導体基板用洗浄剤を提供することを目的とする。例文帳に追加

To provide a two agent-type semiconductor substrate cleaning agent which can efficiently peel impurity bonded to a surface of a semiconductor substrate, especially impurity such as resist which is io-implanted without damaging a gate insulating film and the substrate and which is excellent in safety. - 特許庁

チャネル領域に短チャネル効果を抑制するためのイオン注入をおこなう際に、デプレッションＭＯＳ基準電圧回路を構成するデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方をマスクによって遮蔽してそれらに不純物イオンが注入されるのを防ぎ、それによってそれらデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方がパンチスルーストッパー層を有しない構成とする。例文帳に追加

When ions are injected into a channel area so as to suppress short-channel effects, one or both of depletion NMOS transistor 4 and an enhanced NMOS transistor 5 constituting the depletion MOS reference voltage circuit are shielded by a mask to prevent impurity ions from being injected into them, and consequently one or both of the depletion NMOS transistor 4 and enhanced NMOS transistor 5 do not have a punch-through stopper layer. - 特許庁

もしくは、イオン注入プロセスのモンテカルロシミュレーション計算過程において、１０個以上の原子からなるクラスター型分子イオンのモンテカルロ法による散乱を計算する場合に、所定のパラメータで指定したエネルギー損失になる大角度散乱イベントが起きた段階で、クラスター型分子を分解させ、かつ分解した個々の原子の進行方向をランダムに決定する。例文帳に追加

Alternatively, in the Monte Carlo simulation calculating process for an ion implantation process, when scattering of a cluster-type molecular ion consisting of ten or more atoms is calculated by the Monte Carlo method, if a large angle scattering event resulting in energy loss designated by a predetermined parameter occurs, the cluster-type molecule is decomposed, and a travelling direction of decomposed individual atom is defined at random. - 特許庁

本発明は、ゲート絶縁膜や基板などを損傷させることなく、半導体基板表面に付着した不純物、特に、イオン注入されたレジストなどの付着物を効率よく剥離でき、安全性により優れた半導体基板の洗浄方法を提供することを目的とする。例文帳に追加

To provide a cleaning method of a semiconductor substrate with more excellent safety capable of efficiently removing impurities attached to the semiconductor substrate surface, in particular, an ion-implanted resist and the like without damaging gate insulating films, the substrate and the like. - 特許庁

また、ゲート絶縁膜１２ｂの絶縁破壊耐圧はイオン注入時のイオン種、加速電圧、またはドーズ量等により制御出来るため、ＭＯＳトランジスタに求められる高い絶縁破壊耐圧と、フューズキャパシタに求められる低い絶縁破壊耐圧とを両立でき、更に開発期間の短縮を図ることが出来る。例文帳に追加

Since dielectric breakdown strength of the gate insulation film 12b can be controlled by ionic species, an acceleration voltage or a dose, etc., during ion implantation, both high dielectric breakdown strength required for an MOS transistor and low dielectric breakdown strength required for a fuse capacitor can be realized, thus reducing the development period. - 特許庁

焼結金属１１の摺動面となる端面１０ａには、分散気孔１１ａの一部が露出した多数の凹部１０ｂがランダムに存在し、窒化処理、炭化処理、イオン注入処理から選択された硬化処理方法により、硬化層１２が形成される。例文帳に追加

A lot of recessed parts 10b, each being a part of an exposed one among the dispersed pores 11a, are present at random at the end face 10a which is to be a sliding surface of the sintered metal 11, and a hardened layer 12 is formed by a hardening treatment method selected from nitriding treatment, carbonization treatment, and ion implantation treatment. - 特許庁

シリコン基板１１上にシャロートレンチアイソレーション（ＳＴＩ）１２を形成し、このＳＴＩ１２で分離された領域にＳＴＩ１２のコーナー部を覆うゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート電極１５にフッ素イオンを注入し、該フッ素イオンをゲート絶縁膜１４に拡散させる。例文帳に追加

In the process for fabricating a semiconductor device by forming a shallow trench isolation (STI) 12 on a silicon substrate 11 and forming a gate insulation film covering the corner part of the STI 12 in a region isolated by the STI 12, fluorine ions are implanted into a gate electrode 15 and diffused to the gate insulation film 14. - 特許庁

マスク酸化膜を形成する工程と酸素イオンを注入する工程の間に、マスク酸化膜の形成されていないＳＯＩ領域となる基板表面１２ａに、マスク酸化膜の形成されたバルク領域となる基板表面１２ｂより深い所定の深さの凹部１２ｃを形成する。例文帳に追加

Between the process for forming the mask oxide film and the process for injecting oxygen ions, a recess 12c at a prescribed depth, that is deeper than the substrate surface 12b that serves as a bulk region where the mask oxide film is formed, is formed on the substrate surface 12a that serves as the SOI region where mask oxide films have not been formed. - 特許庁

また、たとえ開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。例文帳に追加

Moreover, even if the dimension of the opening 6a is increased only by α and a part of the desired pattern 4a which should not be essentially etched away is exposed, the retrogression of the pattern is suppressed, for the ion implantation is not carried out in the exposed desired pattern 4a and the etching rate is low. - 特許庁

基準電圧手段１６は直列に接続される少なくとも一つのPMOSトランジスタＭＰと少なくとも一つのNMOSトランジスタＭＮを含み、これらPMOSトランジスタＭＰとNMOSトランジスタＭＮのスレッショルド電圧を決定するためのイオン注入が同時に行われる。例文帳に追加

The means 16 includes at least one serially connected PMOS transistor MP and at least one NMOS transistor MN and ion implantation for deciding threshold voltages for the transistors MP and MN is simultaneously performed. - 特許庁

その後、レジスト膜の表面に凹凸が形成されたウエハは、レジスト膜のパターンをマスクとした処理（たとえば、レジスト膜のパターンをマスクとするエッチング処理、レジスト膜のパターンをマスクとするイオン注入処理）を受ける。例文帳に追加

Then processing using a pattern on the resist film as a mask (e.g. etching processing using the pattern on the resist film as the mask and an ion injection processing using the pattern on the resist film as the mask) is applied to the wafer on which the resist film having the rugged surface is formed. - 特許庁

イオン注入法１３により、コンタクト孔直下部分のシリサイド層６をアモルファス化することにより、シリサイドのウェット耐性を低下させ、更に、ポリシリコンの成長前にシリサイドの洗浄と前処理を施すした後に、コンタクト孔直下のシリサイドが自己整合的に除去される。例文帳に追加

A part of the silicide layer 6 directly under the contact hole is turned amorphous through an ion implantation method 13, by which silicide is lessened in wet resistance, and silicide directly under the contact hole is removed in a self- aligned manner, after silicide is cleaned and pre-treated before polysilicon is grown. - 特許庁

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法においてウエル形成工程前あるいは後に追加でイオン注入法を用いて絶縁膜に不純物注入を行う工程を有することで、製造過程における熱履歴のばらつきによる埋め込み絶縁膜への不純物の拡散を抑える。例文帳に追加

In the method of manufacturing the fully-depleted SOI transistor, especially the NMOS transistor, there is a process for implanting impurities into an insulating film by an ion implantation method before or after a well formation process, thus restraining the diffusion of the impurities to an embedded insulating film owing to a variation in a thermal history in a manufacturing process. - 特許庁

複数組の永久磁石を配置することにより形成されるカスプ磁場を用いて電子の閉じ込めを行うことによって、スキャンされるイオンビームに対して、広範囲にわたる電子の安定な供給を可能にする電子中和装置と、電子中和方法、及び、電子中和装置を有するイオン注入装置を提供する。例文帳に追加

To provide an electron neutralizing device and an electron neutralizing method in which stable supply of electrons in wide range to the ion beam scanned is made possible by enclosing the electrons using a cusp field formed by arranging a plurality of sets of permanent magnets, and an ion injecting device having the electron neutralizing device. - 特許庁

前記ハウジングは、空気が前記放電針に向かって流入するように形成された取り込み口を有し、かつ圧縮空気注入管の噴射口の前方に向かって狭まるように形成されてイオン化エアー吐出口が形成されている。例文帳に追加

The housing has intake ports formed so that the air may be flowed in toward the discharge needle, and an ionized air discharge port is formed which becomes narrower toward the front side of the injection port of the compressed air injection pipe. - 特許庁

ＴＡＴ短縮を図るために層間絶縁膜を形成した後にＲＯＭ書き込み用のイオン注入工程が施される半導体装置において、前記イオン注入用のスルーホール２０の底部となるポリシリコン膜１２から成るエッチングストッパ膜が、少なくともＲＯＭ書き込みが行われるトランジスタ６領域上に形成された層間絶縁膜の所望位置に介在されていることを特徴とする。例文帳に追加

In a semiconductor device in which an ion implantation process for ROM writing is performed after an interlayer insulating film is formed in order to shorten a TAT(turn around time), an etching stopper film consisting of a polysilicon film 12 acting as the bottom part of a through hole 20 for ion implantation lies at least at a desired position of the interlayer insulating film formed on a transistor 6 region where ROM writing is performed. - 特許庁

欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板１中にイオン２またはガス種２を注入するステップ、上記弱化された帯域中３で裂開を起こすことによって、上記ソース基板１から薄膜５を分離するステップを含む。例文帳に追加

The method of detaching a thin film from a source substrate includes the steps of: implanting ions 2 or gaseous species 2 in the source substrate 1 so as to form therein a buried zone weakened by the presence of defects; and splitting in the weakened zone 3 leading to the detachment of the thin film 5 from the source substrate 1. - 特許庁

金属シリサイド層を形成する工程を備えた半導体装置の製造方法において、ソース／ドレイン領域に砒素（Ａｓ）が高濃度でイオン注入される場合であっても、金属膜のシリサイド化が面内で均一になされるようにする。例文帳に追加

To silicify a metal film uniformly within a plane even if arsenic (As) is ion-implanted into a source/drain region with high concentration in a semiconductor device manufacturing method having a process for forming a metal silicide layer. - 特許庁

これにより、深いソース/ドレーン領域を浅いソース/ドレーン領域より先に形成することと同時に前記オフセット用第２スペーサにより次第に縮まるゲートパターン線幅により発生する浅いソース/ドレーン領域にイオン注入される不純物の重畳を抑制できる。例文帳に追加

Thus, it is realized to form the deep source/drain regions prior to the shallow source/drain regions, and to control an overlap of the impurities ion-implanted into the shallow source/drain regions created through the gate pattern line width gradually reducing with the second spacer for offsetting. - 特許庁

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。例文帳に追加

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions. - 特許庁

成膜工程と活性化アニール工程の間で行われる不純物導入工程で使用されるイオン注入機において、前記成膜工程のデータと前記活性化アニール工程のデータを加えた制御用データに基づいて、前記基板が所望の不純物密度分布を持つように、イオン電流密度分布及び基板の移動、又は、ビーム進行角を制御する。例文帳に追加

In the ion implantation apparatus which is used in the impurity introducing process executed between the film forming process and activating annealing process, ion current density distribution, movement of substrate or beam progressing angle are controlled so that the substrate has the desired impurity density distribution on the basis of the control data to which the data of the film forming process and activating annealing process are added. - 特許庁

活性層用ウェーハ１０に水素がイオン注入された貼り合わせウェーハ３０を、活性層用ウェーハ１０の表面と平行に、加熱ヒータ５２に対して貼り合わせウェーハ３０を移動させながら熱処理するので、水素バブル形成領域の厚さが小さくなる。例文帳に追加

The thickness of a hydrogen-bubble forming region is reduced because a laminated wafer 30, in which hydrogen ions are implanted to a wafer 10 for an active layer, is treated thermally while moving the wafer 30 to a heater 52 in parallel with the surface of the wafer 10. - 特許庁

導電性ウェル（２）は、それが導電性ウェル（２）の平坦面（５）から深さＴ_１に位置する最大値を有するか、または深さＴ_２まで本質的に一定であるかのどちらかのドーピング分布を有するように、高エネルギーイオン注入法およびその後の加熱によって生成される。例文帳に追加

The electrically conductive well (2) is generated by means of high-energy ion implantation and subsequent heating, so that it has a doping profile which either has a maximum located at a depth T_1 from the planar surface (5) of the electrically conductive well (2), or is essentially constant up to a depth T_2. - 特許庁

チャネルストップ部９０は、複数回の不純物イオン注入工程によって形成されており、半導体基板１００の深さ方向（バルク深さ方向）に多段階の不純物領域９０Ａ、９０Ｂ、９０Ｃ、９０Ｄが形成される。例文帳に追加

A channel stopping section 90 is formed by a plurality of impurity ion implantation processes and impurity regions 90A, 90B, 90C, and 90D in multiple stages are formed in the direction of a depth (bulk depth direction) of a semiconductor substrate 100. - 特許庁

半導体基板１に不純物がイオン注入されて形成されたソース／ドレインとして機能するビットライン５と、ゲート電極として機能するワードライン７とが交差する構成の埋め込みビットライン型フラッシュメモリにおいて、ビットライン５を形成するための不純物のイオン注入及びその活性化のためのアニール処理を行った後に、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる３層構造のＯＮＯ膜６を成膜する。例文帳に追加

In a buried bit line type flash memory arranged such that a bit line 5 functioning as source-drain formed by implanting impurity ions into a semiconductor substrate 1 intersects a word line 7 functioning as a gate electrode, a three layer structure ONO film 6 of silicon oxide film/silicon nitride film/silicon oxide film is formed after impurity ions for forming the bit line 5 are implanted and annealing for activation is performed. - 特許庁

正電荷のイオン注入の際、被処理基板から２次電子が放出されて、チャージアップされるのを軽減するために、被処理基板と対向する位置に、導体部材を設け、当該導体部材を電気的に高周波的に接地する。例文帳に追加

A conductor member is provided on a position opposite to the substrate to be processed in order to reduce charge-up of the substrate to be processed due to emitted secondary electrons from the substrate to be processed in implanting the positive charge ions, and the conductor member is electrically grounded at high frequency. - 特許庁

表面の少なくとも一部にイオン注入により改質された含フッ素系樹脂、ポリイミド類、ポリエステル類、ポリエーテル類、またはポリアミド類の高分子材料に金を含有する導電性皮膜が形成して構成されている。例文帳に追加

The electrode body is formed by forming, on at least part of the surface, a conductive film including a fluorine containing resin modified by ion injection and gold contained in polymeric material of polyamide group, polyester group, polyether group, or polyamide group. - 特許庁

チャネル層を同時形成した後、各チャネル層の下方に埋め込み層をそれぞれ形成し、次いで、エンハンスメント形の電界効果トランジスタ側の所定位置にイオン注入してゲート拡散層の拡散を阻止する拡散ストップ層を形成し、その後、ゲート拡散層を形成するようにした。例文帳に追加

After channel layers are formed simultaneously, a buried layer is formed beneath each channel layer, a layer for stopping diffusion of a gate diffusion layer is formed by implanting ions into a specified position on the side of an enhancement field effect transistor, and then the gate diffusion layer is formed. - 特許庁

酸化膜表面が窒化された薄い窒化膜により、従来の構成に比べて加工の困難性もなく集光効率の悪化もなく、空孔を発生させ、イオン注入によって発生した格子間Ｓｉ原子を空孔に捕獲させることによりシリコン基板内のリーク電流を低減させる。例文帳に追加

To reduce a leakage current in a silicon substrate by forming holes by a thin nitride film having an oxide film surface nitrided without difficulty in processing nor deterioration in light collection efficiency as compared with conventional constitution and capturing interstitial Si atoms generated by ion injection into the holes. - 特許庁

ゲート電極の下部からゲート電極の形成されていない基板上の領域に斜め方向のイオン注入を行って形成される不純物拡散領域を有する半導体装置において、半導体装置のサイズを従来に比して縮小化することができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device for allowing the size of the semiconductor device to be smaller than the conventional size concerning the semiconductor device having an impurity diffusion region which is formed by obliquely implanting ions from the lower part of a gate electrode to a region on a substrate without the formation of the gate electrode. - 特許庁

半導体装置１に備わるバイポーラ型トランジスタ１０のベース拡散層１２を形成する際に、Ｎ型エピタキシャル層１３のベース拡散層１２となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する。例文帳に追加

When a base diffusion layer 12 for a bipolar type transistor 10 formed to the semiconductor device 1 is formed, acceleration energy and a dosage are changed to a prearranged region as a base diffusion layer 12 for an n-type epitaxial layer 13, and impurity ions are implanted at a plurality of times. - 特許庁

転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。例文帳に追加

The dislocation layer 12 is formed under the condition that dislocation is generated in the surface region of the single crystal silicon substrate 11 where the gallium nitride layer 14 is formed and no dislocation is generated on the outermost surface of the single crystal silicon substrate 11. - 特許庁

ドリフト層２と第１のゲート層３とソース層４とチャネル層７と第２のゲート層８はエピタキシャル層で形成されるとともに、ソース層とするためのエピタキシャル層４の表層部にはイオン注入によるｎ^+ソース層５が形成されている。例文帳に追加

The drift layer 2, first gate layer 3, source layer 4, channel layer 7, and second gate layer 8 are formed in an epitaxial layer, and at the same time an n^+ source layer 5 by ion implantation is formed at the surface layer section of the epitaxial layer 4 as a source layer. - 特許庁

ソース領域／ドレイン領域を形成するためのイオン注入時のチャネリングを抑止し、低抵抗で浅い不純物拡散領域が形成され、短チャネル効果に対して有利な微細ＭＯＳトランジスタを有す半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing semiconductor device suppressing channeling in ion implantation for forming source region/drain region, forming low resitant and shallow impurity diffusion region, and having micro MOS transistor advantageous to short channel effect. - 特許庁

ウェル上に形成した厚いＬｏｃｏｓ酸化膜の一部をエミッタＰ＋領域形成用のマスクを用いて除去し、その後、この酸化膜が除去された第２のシリコン表面に、Ｐ＋不純物をイオン注入し、Ｐ＋エミッタ領域をシリコンの深い位置に形成することとした。例文帳に追加

This method partially removes a thick Locos oxide film formed on the well by using a mask for forming the emitter P^+ domain, then injects P^+ impurity in the second silicon surface from which this oxide film has been removed so that the P^+ emitter domain can be formed in a deep location of the silicon. - 特許庁

開口２５からエッチング液をリング１０と上側シート材２０で画定された貯留空間に注入し、板状体試料４０の表層部分を溶解させ、溶解液を採取し、採取した溶解液中の金属またはイオンを分析定量する。例文帳に追加

The etching liquid is injected from an opening 25 into a storage space defined by the ring 10 and the upper-side sheet material 20, and a surface layer portion of the plate-like body sample 40 is dissolved to collect dissolved liquid, and the metal or ion in the collected dissolved liquid is analyzed quantitatively. - 特許庁

トレンチ構造を用いることで素子面積を増大させずにチャネル幅を増大させ、オン抵抗の低減を実現した横型トレンチMOSFETにおいて、トレンチ008の両端付近に多方向イオン注入によりソース層004およびドレイン層005を形成する。例文帳に追加

In a horizontal trench MOSFET that has achieved on-resistance reduction by employing a trench structure, without extending a device area, a source layer 004 and a drain layer 005 are formed by injecting ions in multiple directions near both ends of the trench 008. - 特許庁

次いで、レジスト層１４ａの表面をアッシングにより全体的に除去してメインパターン領域５で下地シリコン層１３ａを露出し、レジスト層１４ａの全面にイオン注入することにより、下地シリコン層１３ａにおけるメインパターン領域５のみがドーピングされる。例文帳に追加

Next, the surface of the resist layer 14a is entirely removed by ashing to expose a base silicon layer 13a in a main pattern area 5, and ions are implanted into the entire surface of the resist layer 14a to dope only the main pattern area 5 in the base silicon layer 13a. - 特許庁

短チャンネル効果を軽減するため浅い接合深さを有する電界効果トランジスタ（ＦＥＴ）におけるイオン注入散在およびドーパント拡散を制御する方法およびその方法を使用して製作されるデバイスを提供すること。例文帳に追加

To provide a method for controlling dispersion of ion implantation and diffusion of dopant in an field effect transistor(FET) with a shallow junction that reduces a short-channel effect, and provide a device in this method. - 特許庁

酸素イオン注入時に付着したパーティクルを効率良く除去し、ＳＩＭＯＸ構造において、温度２３℃での濃度が５０重量％であるフッ酸水溶液に３０分間浸漬した後に観察されるＳＯＩ層を貫通する深い欠陥を低減する。例文帳に追加

To efficiently remove a particle adhered at the time of an oxygen ion implantation, and to decrease a deep defect penetrating an SOI layer observed after dipping an SIMOX structure in a hydrofluoric acid solution of 50 wt% concentration at 23°C for 30 minutes. - 特許庁

熱輸送装置１において、作動流体を還流させるために毛細管力を発生するウィック部又は気相若しくは液相の作動流体が流れる流路の表面に、イオン注入、熱酸化、水蒸気酸化等で被覆処理を施こす。例文帳に追加

In the heat transport device 1, the coating treatment is applied with ion implantation, thermal oxidation, and steam oxidation or the like on a wick part generating capillary force to circulate the working fluid or the surface of the flow path where the working fluid of the gas phase or the liquid phase flows. - 特許庁

レジストには、１×１０^１４〜５×１０^１５個／ｃｍ^２のイオンが注入されており、前記照射工程における紫外光の照射量を少なくとも１８００ｍＪ／ｃｍ^２とし、前記除去工程では、６０℃以上に加熱された前記アルカリ溶液を用いる。例文帳に追加

Ions are implanted in the resist by 1×10^14 to 5×10^15 pieces/cm^2, the irradiation amount of the ultraviolet light in the irradiation step is at least 1,800 mJ/cm^2, and the alkali solution heated up to ≥60°C is used for the removing step. - 特許庁

裏面研削後、アルミニウムを含むドレイン電極３１によって、ｐ^-低濃度ドレイン層１１とオーミック接合が形成されるので、ドレインコンタクト用の高濃度層を別途形成するためのイオン注入及び熱処理が不要となる。例文帳に追加

Since ohmic junction is formed by means of a drain electrode 31 containing aluminum with the p^--type drain layer 11 after the rear surface of the wafer is ground, ion implantation and heat treatment performed for separately forming a high-concentration layer for drain contact become unnecessary. - 特許庁

ベース領域の一部に導電膜１０が埋め込まれたトレンチを形成し、その側壁及び底部にベース領域と同じ導電型の不純物をベース領域の不純物濃度より低濃度にイオン注入し、拡散して前記不純物拡散領域が形成される。例文帳に追加

In order to form the impurity diffusion regions, trenches embedded with a conductive film 10 are formed in parts of the base region, and then an impurity having the same conductivity type as that of the base region are ion-implanted into the side walls and bottoms of the trenches in a lower concentration than that of the base region and then are diffused. - 特許庁

抵抗素子領域８，８，…は、ポリシリコン膜３に所定の不純物がイオン注入されてなり、その外縁が、ポリシリコン膜３の外縁から、ポリシリコン膜３をエッチングで形成する際の寸法のバラツキに応じた距離だけ内側に隔てられている。例文帳に追加

The resistance-element regions 8, 8 are made of the ion-implanted polysilicon film 3 with a predetermined impurity, and the outer peripheral edge of each of them is separated inward from the outer peripheral edge of the polysilicon film 3 by a distance corresponding to the dimesional variation generated when forming the polysilicon film 3 by etching. - 特許庁