「Array Layout」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To reduce manufacturing period, compared with that of the conventional standard cell system by realizing the layout of a semiconductor integrated circuit device by means of a gate array system.例文帳に追加

半導体集積回路装置のレイアウトをゲートアレイ方式によって実現することにより、従来のスタンダードセル方式に比べて製作期間の短縮を図る。 - 特許庁

To provide a game machine which can maintain freedom in the gauge arrangement and the array layout of role objects in a type with a larger size of a variable display device.例文帳に追加

大型化した可変表示装置を備えた遊技機において、ゲージ構成や役物の配置レイアウトの自由度を維持することができる遊技機を提供する。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

Successively, it is detected which photodetector of the area sensor photodetects the light beam, and the laser of a laser array having a layout coordinate made to correspond to the layout coordinate of the photodetector is selected as a laser to transmit a light beam toward the communication partner.例文帳に追加

続いて、エリアセンサのどの受光素子が光ビームを受光したのかを検出して、その配置座標に対応付けられる配置座標を持つレーザアレイのレーザを、通信相手に向けて光ビームを送信するレーザとして選択する。 - 特許庁

In layout structure of the semiconductor memory apparatus 100, a memory cell array 1 is held between the input buffer circuit 5 and the output buffer circuit 6 and the bypass line passes through the memory cell array 1, in a flat view.例文帳に追加

半導体記憶装置１００のレイアウト構造では、平面視上、メモリセルアレイ１は入力バッファ回路５と出力バッファ回路６とに挟まれて配置されており、バイパス線はメモリセルアレイ１間を通って配置されている。 - 特許庁

The sensing amplifier array includes a first and a second column select input/output blocks arranged in an alternately aligned zigzag layout order.例文帳に追加

このような実施の形態において、交互に並ぶジグザグレイアウト順序に配列された第１、第２列選択入出力ブロックを有する感知増幅器アレイが提供される。 - 特許庁

To provide a portable information processor having numeric keys adopting a usual array used in conventional electronic calculators while ensuring portability without damaging a conventional keyboard layout and key pitch.例文帳に追加

携帯性を確保しながらも、従来のキー配列，キーピッチを損なわず五目配列を採用する数字キーを有する携帯型情報処理装置を提供する。 - 特許庁

To provide a semiconductor laser excitation solid-state laser array device for a multipoint ignition obtaining an energy sufficient for an ignition and being capable of reducing the layout spaces of lasers.例文帳に追加

点火に十分なエネルギーが得られ、レーザーの配置間隔を小さくすることができる多点点火用半導体レーザー励起固体レーザーアレイ装置を提供する。 - 特許庁

To provide a semiconductor device that prevents a precharge speed from decreasing owing to a wiring layout when a memory cell array having a hierarchical bit line configuration is in precharge operation.例文帳に追加

ビット線構成が階層化されたメモリセルアレイのプリチャージ動作時に配線レイアウトに起因するプリチャージ速度の低下を防止可能な半導体装置を提供する。 - 特許庁

To design efficient layout of an electrostatic protective circuit in a semiconductor integrated circuit device having a gate array region driven by separate power supply wirings.例文帳に追加

複数の独立した電源配線によって駆動されるゲートアレイ領域を有する半導体集積回路装置において、静電保護回路を効率的なレイアウウトで構成する。 - 特許庁

A plurality of layout drawings in which the number, array, configuration, dimensions, and positions of switches necessary for the operation are optimized are stored in a main storage 8, and the layout drawing of the switches corresponding to the purposes of a diagnosis is read out from the main storage 8 by turning a power source ON.例文帳に追加

操作に必要なスイッチ類の個数、配列、形状、大きさ、位置などが最適化された複数の配置図が主記憶装置８に記憶されており、電源をＯＮして、診断目的に応じたスイッチ類の配置図を、主記憶装置８から読み出す。 - 特許庁

Priority order of mask inspection accuracy is decided for an element graphic, included in layout data from net list information (differential pair circuit and current mirror circuit) of a quality priority circuit which is extracted by a quality priority circuit net list extracting device 3, and layout information (row/column/array structure) of the quality priority circuit which is extracted by a quality priority circuit layout extracting device 5.例文帳に追加

品質優先回路ネットリスト抽出装置３で抽出した品質優先回路のネットリスト情報（差動対回路、カレントミラー回路）と品質優先回路レイアウト抽出装置５で抽出した品質優先回路のレイアウト情報（行／列／アレイ構造）から、レイアウトデータに含まれる素子図形に対してマスク検査精度の優先順位を決定する。 - 特許庁

Thus, even when the scale of a memory cell array increases, an increase in a layout area and timing skew which are caused by arrangement of the local switch drivers LSD and the main switch drivers MSD can be suppressed.例文帳に追加

メモリセルアレイの規模が大きくなっても、ローカルスイッチドライバＬＳＤとメインスイッチドライバＭＳＤの配置によるレイアウト面積の増大及びタイミングスキューを抑制することができる。 - 特許庁

To provide a display device reducing the number of wirings of a pixel array part and capable of reducing a layout density, a driving method of the display device, and an electronic apparatus having the display device.例文帳に追加

画素アレイ部の配線本数を減らし、レイアウト密度の低減を可能にする表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供する。 - 特許庁

In particular, when a standard cell is used, a gap space is used and a basic cell which is not used in a gate array is used to control a change in the whole layout to be a small partial change.例文帳に追加

特に、スタンダードセルを使う場合では隙間のスペースを使用し、ゲートアレイでは利用されなかった基本セルを使用し、全体のレイアウトの変更を僅かな部分変更で済ませる。 - 特許庁

To surely associate a group of stored objects stored in a storage part installed in a layout storage container with a plurality of files sequenced along the array direction of the storage part.例文帳に追加

配置収容容器が有する収容部に収容された一群の収容物と、収容部の配列方向に沿って順位付けされた複数のファイルとを確実に対応付ける。 - 特許庁

To provide an array printed circuit board having a symmetrical layout structure, free from exchanging a facility having surface-mount equipment when surface-mount processing is carried out on an upper face and a lower face.例文帳に追加

上面及び下面に対する表面実装工程時に表面実装装備の設備の交換を不要にし、対称的なレイアウト構造を有するアレイ印刷回路基板を提供する。 - 特許庁

A transfer switch row 7 where a transfer switch 6 being connected to one end of each data bus GDB is formed with a layout pitch, namely the interval of the data buses GDB, is formed at each of the cell array groups A1 and A2.例文帳に追加

各セルアレイ群A1，A2には、各データバスGDB の一端と接続されたトランスファ・スイッチ６をデータバスGDB の間隔であるレイアウトピッチで形成してなるトランスファ・スイッチ列７が形成されている。 - 特許庁

To solve the problem that the layout area of the peripheral circuit of a pixel array part is increased when protection diodes as many as wires and test switches as many as rows or columns are mounted on a panel.例文帳に追加

配線数に対応した数の保護ダイオードや、行数分あるいは列数分のテストスイッチをパネル上に搭載すると、画素アレイ部の周辺回路のレイアウト面積が増大する。 - 特許庁

To provide a method for forming a pattern layout for a liquid crystal display device, capable of shortening a design time while improving the design accuracy of an array pattern for the liquid crystal display device.例文帳に追加

液晶表示装置のアレイパターンの設計精度を向上できるとともに設計時間を短縮できる液晶表示装置用パターンレイアウトの作成方法を提供する。 - 特許庁

In the semiconductor device, a memory array where multiple memory cells of SRAM are arranged, a first peripheral circuit which writes data in the memory array and reads data therefrom, and multiple units of layout each including a switch group for interrupting connection of the memory array and the first peripheral circuit with a power supply line are arranged.例文帳に追加

本発明の半導体装置では、ＳＲＡＭのメモリセルが複数配置されているメモリアレイと、メモリアレイへのデータの書き込みおよびメモリアレイからのデータの読み出しを行う第１の周辺回路と、メモリアレイおよび第１の周辺回路と電源線との接続を遮断するスイッチ群とを含むレイアウトの単位が複数配置されている。 - 特許庁

The aspect ratio of a retrieval query image and a layout image featured value constituted of the positional array of the image featured values of respective mesh blocks obtained by dividing the retrieval query image into a plurality of mesh blocks are extracted.例文帳に追加

検索クエリ画像のアスペクト比と、該検索クエリ画像を複数のメッシュブロックに分割した各メッシュブロックの画像特徴量の位置配列からなるレイアウト画像特徴量を抽出する。 - 特許庁

To achieve a structure of an array whose size is small enough to reduce the leakage current of the non-selected memory cells and does not increase its layout area in a nonvolatile storage device using resistance change elements.例文帳に追加

抵抗変化型素子を用いた不揮発性記憶装置について、非選択メモリセルの漏れ電流を十分に低減できるよう、アレイサイズが小さく、かつ、レイアウト面積が増大しない構造を実現する。 - 特許庁

To provide a semiconductor memory and a relieving method of this device in which the yield can be improved by relieving a defective memory cell array in a package state and which is profitable in layout.例文帳に追加

パッケージ状態でメモリセルアレイの不良を救済することによって収率を向上させることができ、しかもレイアウト面で有利となる半導体メモリ装置及びその装置の救済方法を提供する。 - 特許庁

To achieve a structure in which array size is small and layout area does not increase so that leak current of non-selected memory cell can be substantially reduced in a nonvolatile memory device using a variable resistance element.例文帳に追加

抵抗変化型素子を用いた不揮発性記憶装置について、非選択メモリセルの漏れ電流を十分に低減できるよう、アレイサイズが小さく、かつ、レイアウト面積が増大しない構造を実現する。 - 特許庁

MONOLITHIC, COMBO NONVOLATILE MEMORY ALLOWING BYTE, PAGE, AND BLOCK WRITING WITH NO DISTURB AND DIVIDED-WELL IN CELL ARRAY USING UNIFIED CELL STRUCTURE AND TECHNOLOGY WITH NEW SCHEME OF DECODER AND LAYOUT例文帳に追加

バイト、ページおよびブロックに書き込むことができ、セルアレイ中で干渉を受けず分割が良好な特性を備え、新規のデコーダ設計とレイアウトの整合ユニットと技術を使用する単体式複合型不揮発メモリ - 特許庁

The solid state imaging device has such a layout as a photodiode array of 2 horizontal pixels and 4×n vertical pixels (n is a positive integer) sharing at least a reset transistor and an amplifier transistor is one common unit.例文帳に追加

画素トランジスタのうち、少なくともリセットトランジスタ及び増幅トランジスタを共有する横２画素、縦４×ｎ画素（ｎは正の整数）のフォトダイオード配列を１共有単位としたレイアウトを有する。 - 特許庁

In addition, easy and economical manufacturing for various shapes and arrangement of flexible multipolar magnet array increases the variety, usefulness and cost-effectiveness in comparison to conventional inflexible magnet layout.例文帳に追加

また、柔軟性のある多極マグネットアレイが、多様な形状及び配置に、容易かつ経済的に製造できるので、柔軟性のない従来マグネット設計に比べて、多様性、有用性、対コスト効果が増大する。 - 特許庁

To provide an integrated circuit memory device which maintains a high integration degree and includes a sensing amplifier array having a layout constituted so that a larger pitch may be supported between mutually adjacent input/output lines.例文帳に追加

本発明の集積回路メモリ装置は、高い集積度を維持し、隣接した入出力ラインの間にさらに大きいピッチを支援するように構成されたレイアウトを有する感知増幅器アレイを含む。 - 特許庁

To exclusively drive a couple of LEDs and make larger a degree of freedom in layout of each configuration element while controlling reduction in operation characteristic as much as possible on the occasion of configurating the element with a gate array or the like.例文帳に追加

２つのＬＥＤを排他的に駆動できる上に、ゲートアレイなどで構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくする。 - 特許庁

The installation area is reduced by the new array which enables the register of the installed keyboard to be extended n times by uniformly dividing the keys meeting the conventional keyboard array by an optional number n. Layout of sound sequence in a horizontal axis and a vertical axis in the new array is the same with a function for recognition of understanding of sound by a person, and therefore the person does not feel uncomfortable.例文帳に追加

従来の鍵盤の配列に則した鍵を一様に任意の数ｎで分割することにより、設置された鍵盤の音域をｎ倍に拡張する新規な配列により設置面積を低減し、且つ、当該配列における横軸と縦軸の音の並びの展開は、人が、音を理解する認識における作用と等しいため、不快に感じることが無い。 - 特許庁

To provide a layout design method for a gate array semiconductor integrated circuit that can prevent the occurrence of noise and malfunctions due to current flow between plural circuit blocks in a well in which each power supply need be separated, and a semiconductor integrated circuit based on the layout design method.例文帳に追加

ゲートアレイ方式の半導体集積回路装置において、電源分離が必要な複数の回路ブロック間にウェルを伝って電流が流れてしまうことによるノイズや誤動作の発生を防止するためのレイアウト設計方法および当該レイアウト設計方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

By this layout structure, the load of the ground voltage feed line VssW is equally distributed as to the word line of each sub-array 100, so that the ground noises of the word line WL can be reduced.例文帳に追加

このようなレイアウト構造によると、各サブアレイ１００のワードラインＷＬに関して、接地電圧供給ラインＶｓｓＷの負荷がほぼ同一に分布するので、ワードラインＷＬの接地ノイズを減らすことができる。 - 特許庁

To provide an LSI for suppressing an increase in layout area caused by a word line keeper circuit added so as to reduce power consumption during stand-by by executing power supply separation between a memory cell array part and a peripheral circuit part.例文帳に追加

メモリセルアレイ部と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路によるレイアウト面積の増加を抑制することが可能なLSI を提供する。 - 特許庁

To reduce a layout area of a memory cell array without causing an increase in leakage current of a transistor, an increase in a value of resistance of an impurity diffusion region, or the like in a semiconductor integrated circuit incorporating a mask ROM.例文帳に追加

マスクＲＯＭを内蔵した半導体集積回路において、トランジスタのリーク電流の増加や不純物拡散領域の抵抗値の増加等を招くことなく、メモリセルアレイのレイアウト面積を削減する。 - 特許庁

To provide an inkjet recording head such as a symmetry type recording head having many nozzle arrays, and also, having nozzle array layout to avoid color mixture due to inks adhered onto an orifice plate, to the utmost extent.例文帳に追加

対称型の記録ヘッドのように多くの吐出口列を有する構成であっても、オリフィスプレートに付着したインクに起因する混色を極力回避することが可能な吐出口配列構成を有するインクジェット記録ヘッドを提供する。 - 特許庁

In the present invention, the gamma voltage selection is controlled by a reduced number of NMOS and PMOS transistors according to the characteristic of the NMOS and PMOS transistor, such that the layout area of the switch array is reduced.例文帳に追加

本発明では、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの特性に応じて、ガンマ電圧の選択が少数のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにより制御され、これによりスイッチアレイの面積を減少させている。 - 特許庁

To provide the rack frame structure of a stocker for easily changing a loader/unloader cassette port even if the layout of each manufacturing device is changed and arrayed by making it always optimally correspond to this array and arrangement.例文帳に追加

各製造装置の配置が変更配列される場合でも、この配列配置に常に最適に対応するようにして、ローダ／アンローダ用カセットポートを簡易に変更することができるようにしたストッカーの棚フレーム構造を提供する。 - 特許庁

To provide a reference circuit for a ferroelectric memory constituted to stabilize a reference level and to decrease the area of a layout by making it possible to share reference capacitors with cell array blocks adjacent to each other and to provide a method of driving the same.例文帳に追加

参照レベルを安定させ、且つ、参照キャパシタを隣り合うセルアレイブロックで共有できるようにしてレイアウトの面積を減らせるようにした強誘電体メモリの参照回路及びその駆動方法を提供する。 - 特許庁

To provide a driving circuit capable of making it efficient to layout nonvolatile ferro-electric memory elements wherein a cell array part is divided into two and any cell is made selectable, minimizing the chip in size, and maximizing the elements in the driving performance.例文帳に追加

セルアレイ部を二つに分割してその中から任意のセルを選択できるようにした不揮発性強誘電体メモリ素子のレイアウトを効率的にし、かつチップのサイズを最小化し、素子の駆動能力を極大化できる駆動回路を提供する。 - 特許庁

Scheduling sequentially carries out each small loop belonging to the same data localizable group (DLG) as much as possible after loop alignment and partitioning, and by executing layout change of array data used by each DLG using a padding, allocates a plurality of partial array data used by each small loop belonging to the same DLG on a cache without them being overlapped.例文帳に追加

ループ整合分割を行った後、同一データローカライザブルグループ（ＤＬＧ）に属する各小ループ同士を可能な限り連続実行するスケジューリングを行うとともに、パディングを用いて各ＤＬＧで使用される配列データについてレイアウト変更を行うことにより、同一ＤＬＧに属する各小ループにより使用される複数の部分的な配列データをキャッシュ上に重なることなく割り当てる。 - 特許庁

The plurality of reference patterns 12 has the same shape, and the specific pattern 13 is formed in a different shape from the reference patterns 12 or the layout relationship of the specific pattern 13 to the reference patterns 12 is different from the array of the reference patterns 12.例文帳に追加

複数の基準パターン１２が同一形状で形成され、特異パターン１３が基準パターン１２と異なる形状で形成されているか、又は、特異パターン１３の基準パターン１２に対する配置関係が基準パターン１２間の配列と異なっているものである。 - 特許庁

In the pachinko game machine with a larger special figure display device, the area above the special figure display device can be expanded in the playing area 2a eventually enabling maintaining of freedom in the gauge arrangement and the array layout of role objects.例文帳に追加

これにより、大型化した特別図柄表示装置を備えたパチンコ遊技機において、遊技領域２ａにおける特別図柄表示装置の上側領域を拡大することができ、ひいてはゲージ構成や役物の配置レイアウトの自由度を維持することができる。 - 特許庁

To solve the problem that when reflection display area and transmission display area in pixels have a fixed layout relation in all pixels, and particularly, in the case of a delta array, occurrence of a lateral streak cannot be avoided, and the streak is viewed as the fixed streak, in a transmission/ reflection combined use type liquid crystal display.例文帳に追加

透過／反射併用型液晶表示装置では、画素内の反射表示領域と透過表示領域とが全画素で一定のレイアウト関係にあると、特にデルタ配列の場合に、横方向のスジの発生は回避できず、固定スジとなって見える。 - 特許庁

To provide a game machine which minimizes the restriction by the layout of the boards or the like on the rear of the machine while improving the freedom in the construction of the game board surface for the array of devices by efficiently expanding the playing area being well-balanced without altering the current size of the machine frame.例文帳に追加

現状の遊技機枠の大きさを変更することなく遊技領域を効率的にバランスよく拡大し、役物の配置等の盤面構成の自由度を向上させるとともに、遊技機裏面側の基板等のレイアウトに制約を受け難い遊技機を提供することである。 - 特許庁