「BUS SYSTEM」に関連した英語例文の一覧と使い方(59ページ目) - Weblio英語例文検索

When data in a storage device is transmitted to the physical medium of a network, the data in the storage device are encapsulated according to the protocols of a network layer and a data link layer, and then transmitted to the physical medium of the network according to the protocol of a physical layer, without being processed via any bus or operating system.例文帳に追加

記憶デバイス内のデータをネットワークの物理媒体に送信する際に、バスおよびオペレーティングシステムの処理を介すことなく、前記記憶デバイス内のデータを、ネットワーク層とデータリンク層とのプロトコルでカプセル化した後に物理層のプロトコルに従いネットワークの物理媒体に送信する。 - 特許庁

In this recording and reproducing control system where a data processing controller 10 is connected to a digital still camera 20 through an IEEE 1394 serial bus 50, the digital still camera 20 assigns an unequivocal discrimination number to each of plural files, which are hierarchized and recorded in a set flash memory 32, and uses these discrimination numbers to manage the files.例文帳に追加

ＩＥＥＥ１３９４シリアルバス５０によりデータ処理制御装置１０とディジタルスチルカメラ２０とが接続された記録再生制御システムにおいて、ディジタルスチルカメラ２０は、装着されたフラッシュメモリ３２に階層化されて記録された複数のファイルのそれぞれに対して一意の識別番号を割り当て、これらの識別番号を用いてファイルの管理を行う。 - 特許庁

This invention provides the communication method for a communication system where communication devices are connected to a camera via an RS-485 control bus, a first coaxial converter, a video signal transmission cable and a second coaxial converter, and when each coaxial converter superimposes communication data onto the video signal, each coaxial converter superimposes the communication data by one byte per one field onto the video signal.例文帳に追加

通信機器が、ＲＳ−４８５のコントロールバス、第１の同軸変換装置、映像信号伝送ケーブルおよび第２の同軸変換装置を介してカメラに接続されている通信システムにおける通信方法であって、各同軸変換装置が通信データを映像信号に重畳する際には、１フィールドにつき１バイト分の通信データを重畳するようにした。 - 特許庁

A sound input output power level measuring apparatus 10 included in an automatic test system 1 is configured of a digital oscilloscope 32, a simulated sound processor 41, control PCs 5 and a bus controller 6, and measures with the digital oscilloscope 32 the sound input output power level of a sound processor K10 connected to a BOX 2 for connecting an instrument to be tested.例文帳に追加

自動試験システム１が備える音声入出力レベル測定装置１０は、デジタルオシロスコープ３２，擬似音声処理器４１，制御ＰＣ群５，及びバスコントローラ６を含んで構成されており、供試器接続用ＢＯＸ２に接続された音声処理器Ｋ１０の音声入出力レベルを、デジタルオシロスコープ３２で測定する。 - 特許庁

In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.例文帳に追加

ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁

The power supply system 1 is constituted in such a manner that a power supply server 100 for supplying power and a client 200 supplied with the power are connected to each other via a bus line 10 in which an information signal indicating information is being superimposed with on power, and the information signal is transmitted and received between the power supply server 100 and the client 200.例文帳に追加

本発明の電力供給システム１は、情報を表す情報信号と電力とが重畳されて存在するバスライン１０を介して電力を供給する電源サーバ１００と電力を供給されるクライアント２００とが接続され、電源サーバ１００とクライアント２００との間で情報信号の送受信が行われるように構成される。 - 特許庁

In this system to which plural equipments including one or more digital broadcast receivers 110a are connected with a control bus 10, an equipment data managing part, a charging information managing part to manage charging information and a reception contract managing part to manage information regarding reception contract are installed in the digital broadcast receiver 110a.例文帳に追加

１つ以上のディジタル放送受信機１１０ａを含む複数の機器が制御バス１０で接続されたシステムにおいて、ディジタル放送受信機１１０ａに、機器データ管理部２１０、課金情報を管理する課金情報管理部２５１、受信契約に関する情報を管理する受信契約管理部２５３を設ける。 - 特許庁

In addition, the SD Card as the recording medium mentioned above is set on the digital broadcasting receiving set to read the user-specific information from the SD Card device 112 as a reading means, the information is written into the EEPROM 107 as a storage device through the system bus 115 from the CPU 109, and the user-specific information in the SD Card is deleted.例文帳に追加

また、デジタル放送受信装置に先ほどの記録媒体であるＳＤ Ｃａｒｄをセットし、読み込み手段であるＳＤ Ｃａｒｄ装置１１２からユーザ固有の情報を読み出し、ＣＰＵ１０９からシステムバス１１５を通じて記憶装置であるＥＥＰＲＯＭ１０７に書き込み、ＳＤ Ｃａｒｄのユーザ固有の情報を削除する。 - 特許庁

When the host 2 reads the sector data, the N-th sector data read from the first memory is output to a system bus, in a data switching means 11, and the (N+1)-th sector data read from the second memory (the sector data to be read next by the host computer) is output to an error correction means simultaneously.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

A modular processing unit includes a first housing body constructed without including any computer component of the peripheral device, a first processor, which includes a first bus system and is connected to a first circuit board connected to the first housing body, and a first back surface connected to the first housing body for providing various connections applicable to the peripheral device and the application.例文帳に追加

モジュラー式の処理ユニットであって、周辺機器のコンピュータ構成要素を含まずに構成された第１の収納体と、第１バスシステムを含み、前記第１の収納体に結合された第１の回路基板に結合された第１プロセッサと、前記第１の収納体に結合されており、周辺機器およびアプリケーションへ適応可能な種々の接続を提供する第１の背面とを備えた。 - 特許庁

While a DMA transfer request signal in an ON state is supplied from a CPU 10, a DMA unit controlling part 6 checks the state of the DMA operation enabling signal, requests the CPU 10 for the right of using a system bus 14 when it is in an ON state, makes plural blocks transfer data between a memory 11 and input-output devices 12 and 13.例文帳に追加

ＤＭＡユニット制御部６は、ＣＰＵ１０からＯＮ状態のＤＭＡ転送要求信号が供給されている間、ＤＭＡ動作イネーブル信号の状態を調べ、ＯＮ状態であればシステムバス１４の使用権をＣＰＵ１０に対して要求し、メモリ１１と入出力装置１２、１３の間で複数のブロックを継続してデータ転送させる。 - 特許庁

A breaker 15 is fitted between the converter 3 and the AC reactor 4, and the synchronous phase modifier 10 is configured so as to be able to operate as a generator which singly supplies the bus 7, with the power in place of the system of the shaft generator 1 by a driven prime mover 12 and an interrupt operation of the breaker 15.例文帳に追加

変換装置３と交流リアクトル４との間には遮断器１５が設けられており、同期調相機１０は、原動機１２の駆動および遮断器１５の遮断動作により、軸発電機１の系統に代わって母線７に単独で電力を供給する発電機に兼用できるように構成されている。 - 特許庁

The control circuit of the tracking servo system of a CD drive temporarily stores control commands for the servo IC in hold registers 192i(i=1 to n) of the transfer circuit 19 for each piece of data which can be transferred by the data bus of a microprocessor 18 and sets data controlling the transfer in a determination register 193, so that they are transferred to the servo IC 13 together.例文帳に追加

ＣＤ装置のトラッキングサーボ系の制御回路において、サーボＩＣ１３に対する制御コマンドを、マイクロプロセッサ１８のデータバスにより転送可能なデータごとに、一度、転送回路１９の保持レジスタ１９２_-i（ｉ＝１〜ｎ）に記憶しておき、確定レジスタ１９３に転送を制御するデータをセットすることにより、これを一括的にサーボＩＣ１３に転送する。 - 特許庁

The bus system also includes: a pri signal comparing section PC 1; a passing monitoring-recording part OV1; a bank address monitoring part BAM; a previous access bank address holding part BAH; a priority setting register RS1; and a register part RSP which has a re-passing forbidden duration-setting register RS2 and a bank address position-specification register RS 3.例文帳に追加

また、ｐｒｉ信号比較部ＰＣ１と、追い越し監視・記録部ＯＶ１と、バンクアドレス監視部ＢＡＭと、前回アクセスバンクアドレス保持部ＢＡＨと、優先順位設定レジスタＲＳ１、再追い越し禁止期間設定レジスタＲＳ２およびバンクアドレス位置指定レジスタＲＳ３を有するレジスタ部ＲＳＰとを備えている。 - 特許庁

When the host 2 reads the sector data, in a data switching means 11, the Nth sector data read from the first memory are output to a system bus and the (N+1)-th sector data read from the second memory (the sector data to be read next by the host computer) are output to an error correction means simultaneously.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

To provide a data transfer device and a data transfer method capable of reducing wasteful processings, where the stop of data transfer is determined prior to invalid data transmitted are received undesiredly, for saving the amount of power consumption and reducing wasteful traffic in a system bus, a memory, or the like.例文帳に追加

この発明は、データ転送の中止が決定された後に不所望に送信される無効データを受信するという無駄な処理を削減して、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図り得るようにしたデータ転送装置及びデータ転送方法を提供することを目的としている。 - 特許庁

The microcomputer discriminates that the system unable to be shifted to the sleep state is faulty when the stop state of engine rotation is consecutive for the preset period or over in the on-state of the ignition switch and transmits a notice signal for informing of the fault to an external notice ECU 60 via a driver receiver and a bus line (step 220).例文帳に追加

イグニッションスイッチのオン状態で、エンジンの回転の停止中であることが設定期間以上継続したとき、スリープ状態に移行できないことを異常であるとして、この異常を報知するための報知信号をドライバレシーバを介してバスラインを経て外部報知ＥＣＵ６０に送信する（ステップ２２０）。 - 特許庁

A non-volatile memory 4 is provided with a range for housing a plurality of hardware logics of the system LSI, and a new hardware logic is downloaded through a general bus 8 and housed in the oldest hardware logic housing range in a condition that the last hardware logic is left.例文帳に追加

不揮発性メモリ４に、システムＬＳＩの複数のハードウェア論理を格納する領域を備え、新たなハードウェア論理を汎用バス８等を介してダウンロードして取り込み、直前のハードウエア論理を残した状態で新たなハードウエア論理を最も古いハードウエア論理の格納領域に格納する。 - 特許庁

Either a method for directly performing access from a program executing part 7 to plant data 3a in an IO interface 3 connected to a system bus 4 during the execution of a control program 5a or a method for performing the update of a plan in a batch at an idle time after the completion of the execution of the control program 5a is selected as an IO interface access method for inputting and outputting plant data.例文帳に追加

プラントデータを入出力するためのＩＯインターフェースアクセス方法として、制御プログラム５ａを実行中にプログラム実行部７からシステムバス４に接続されたＩＯインタフェース３内のプラントデータ３ａを直接アクセスする方法と、制御プログラム５ａの実行完了後の空き時間にプランの更新を一括して行う方法のどちらかを選択できるようにしたものである。 - 特許庁

To prevent a user who sees words from feeling uncomfortable by preventing delay in changing a display color of a character code on display screens of a karaoke apparatus and a remote control terminal even in the case that a color change data is frequently transferred from a control part to the display screens of the karaoke apparatus and the remote control terminal via a bus in a conventional karaoke system but there is a delay in transmission.例文帳に追加

従来のカラオケシステムではカラオケ装置とリモコン端末の表示画面に頻繁に制御部からバスを経由して色変えデータが転送され滞る場合でも、カラオケ装置とリモコン端末の表示画面における文字コードの表示色変更の遅れるのを防ぐことにより、歌詞を見ている利用者に違和感を生じさせるのを防ぐ。 - 特許庁

To realize a port replicator function through cable connection while the one action connection of plural cables for all IO such as an LAN, a printer, a mouse, and an AC adaptor by making a computer have a means for control ling the connection/disconnection of a specific controller in the computer main body to/from a system bus according to the connection/disconnection of a port explicator.例文帳に追加

本発明は、ポートリプリケータの接続／切離に応じ、コンピュータ本体内の特定コントローラをシステムバスに接続／切離制御する手段を有して、例えばＬＡＮ、プリンタ、マウス、ＡＣアダプタ等、すべてのＩＯを対象とした複数のケーブル接続をワンタッチ接続可能とした、ケーブル接続によるポートリプリケータ機能を実現することを課題とする。 - 特許庁

An NETM 12-21 of a data communication device 1-2, that is a timing slave, receives the timing packet TP from the LAN-SW 2, and generates the timing command TC, based on the timing packet TP to be issued to a controller 11-2, an AVM 12-22 and an SDM 12-23 in the own device via a versatile system bus 41-2.例文帳に追加

タイミングスレーブであるデータ通信装置１−２のNETM１２−２１は、LAN-SW２からのタイミングパケットTPを受信し、そのタイミングパケットTPに基づいてタイミングコマンドTCを生成し、汎用システムバス４１−２を介して、自装置内のコントローラ１１−２、AVM１２−２２、および、SDM１２−２３に対して発行する。 - 特許庁

For transfer from the ICs 2 and 3 to the system controller IC 1, the DMA acknowledge signals 52 and 53 are issued to the ICs 2 and 3 respectively and the ICs 2 and 3 are placed in a high-impedance state in Lo pulse periods wherein the DMA acknowledge signals 52 and 53 are not effective so as to prevent signals from colliding against each other on the external data bus line 51.例文帳に追加

ＩＣ２、３からシステムコントローラＩＣ１に転送する場合は、ＩＣ２、３それぞれにＤＭＡアクノリッジ信号５２、５３を発行し、ＤＭＡアクノリッジ信号５２、５３が有効でないＬｏパルス期間のときＩＣ２，３は、外部データバスライン５１での信号衝突を防ぐためにハイインピーダンス状態とする。 - 特許庁

In a system, consisting of a first station for performing poling and refreshing request in a prescribed period by using a serial transmission bus and plural second stations for answering to the first station, the first station sets an answering order from the second stations in advance, to perform the poling and refreshing request omitting address designation to the second stations, and each second station confirms a prescribed order and answers it.例文帳に追加

シリアル伝送バスを用いて所定の周期でポーリング及びリフレッシュ要求を行う一次局と、一次局に応答する複数の二次局から構成されるシステムにおいて、一次局は、二次局からの応答順を予め定めて、二次局に対するアドレス指定を省いたポーリング及びリフレッシュ要求を行い、各二次局では、所定順を確認して応答するようにした。 - 特許庁

To provide a signal detection device that facilitates the detection of a malfunction due to a data collision on a data bus difficult to find because it occurs only in a particular situation, by solving the problem where it takes a long time to correct malfunctions due to design errors, improper contact and the like in a system using a microcomputer.例文帳に追加

マイクロコンピュータを用いたシステムにおいて、設計ミスや接触不良などによる不具合動作の修正に時間がかかっている状況を解決し、特定の状況に対してのみ発生し発見が困難なデータバス上のデータ衝突による不具合動作の検出を容易にする信号検出装置を提供することを目的とする。 - 特許庁

In the integrated control system comprising a control station executing control of a plant and a safety control station executing a stop operation to a trip request from the plant, which are connected to a common control bus to communicate with a host station, the control station and the safety control station have a common module configuration so as to be replaceable by the shared maintenance replacement module.例文帳に追加

プラントの制御を実行する制御ステーションと、プラントからのトリップ要求に対して停止操作を実行する安全制御ステーションとが共通の制御バスに接続されて上位ステーションと通信する統合制御システムにおいて、 前記制御ステーション及び前記安全制御ステーションは、共通のモジュール構成を有し、共通の保守交換用モジュールにより交換可能とされる。 - 特許庁

Concerning these system and method, a link active schedule 128 is stored in a master link active scheduler 120 and when the link active schedule is received in the master link active scheduler, the latest link active schedule is automatically transmitted from the master link active scheduler 120 to a backup link active scheduler 122 by a data bus 124.例文帳に追加

システムおよび方法は、マスタリンクアクティブスケジューラ（１２０）内にリンクアクティブスケジュール（１２８）を記憶し、前記マスタリンクアクティブスケジューラにおいて前記リンクアクティブスケジュールを受け取ると、データバス（１２４）によって前記マスタリンクアクティブスケジューラから前記バックアップリンクアクティブスケジューラ（１２２）に最新のリンクアクティブスケジュールを自動的に送信する。 - 特許庁

Immediately after activation, an address for selection from an address generation circuit 18 and an Arcnet controller control signal for selection from an Arcnet controller control signal generation circuit 20 are respectively supplied through switching circuits 22 and 24 to the Arcnet controller 16 and the bus form and the CPU system are selected.例文帳に追加

起動直後にはアドレス発生回路１８からの選択用アドレスおよびＡｒｃｎｅｔコントローラ制御信号発生回路２０からの選択用Ａｒｃｎｅｔコントローラ制御信号がそれぞれ切替回路２２および２４を介してＡｒｃｎｅｔコントローラ１６に与えられバス形式およびＣＰＵ系が選択される。 - 特許庁

Provided is a resource control means for controlling which transmitter stations simultaneously operate in the active mode in a data bus system and if a transmitter station does not have transmission capacity enough for transmission simultaneous with a data stream of another active transmitter station, the transmitter station is controlled so as not to be switched to the active mode.例文帳に追加

データバスシステムにおいて、どの送信ステーションが同時にアクティブモードで動作するかを制御するリソース制御手段を備え、送信ステーションが他のアクティブな送信ステーションのデータストリームと同時に送信するのに十分な伝送容量がなければ、該送信ステーションがアクティブモードに切り換えられないように制御する。 - 特許庁

In the junction box for the automobile which has a power system where fuse upstream wiring and fuse downstream wiring are connected with each other via a fuse, the upstream side of the fuse is composed of individual bus bars, and the downstream side of the fuse is composed of a general-purpose terminal and a cable.例文帳に追加

ヒューズ上流側配線とヒューズ下流側配線とがヒューズを介して接続された電源体系を有する自動車用ジャンクションボックスにおいて、ヒューズ上流側が個別のバスバーで構成され、ヒューズ下流側が汎用端子と電線で構成されたことを特徴とする自動車用ジャンクションボックス。 - 特許庁

To obtain a network system which searches a required resource from a platform mounted with application and the other platforms when the application requests the required resource, and which provides the resource to the application in the form of connecting the resource to a computer bus.例文帳に追加

アプリケーションが必要なリソースを要求した場合、アプリケーションが載っているプラットフォームおよび他のプラットフォームの中から必要なリソースを探し出すとともに、リソースをコンピュータ・バスに接続させた形式でアプリケーションに提供するようにしたネットワーク装置を提供すること。 - 特許庁

In an information processing system, a plurality of information processors (for instance, home server 3 and video recorder 5) having a storage means for storing main information and attribute information on the main information are mutually connected via a network (bus 4), and the main information can be used between the plurality of information processors mutually.例文帳に追加

情報処理システムは、主情報およびこの主情報の属性情報を記憶する記憶手段を有する複数の情報処理装置（例えばホームサーバ３およびビデオレコーダ５）がネットワーク（バス４）を介して互いに接続され、主情報を複数の情報処理装置間で互いに使用可能である。 - 特許庁

This system is provided with signal processors 3, 4 and 5 for descramble processing and a receiver 2 for performing common processings such as demodulation, encoding, demultiplex processings when plural broadcast signals, including a hierarchy needing different scramble processings and a hierarchy capable of common demodulation, encoding, demultiplex processings, etc., are transmitted and received on a bus 1.例文帳に追加

異なるスクランブル処理を必要とする階層と共通の復調やエンコード、デマルチプレクス処理等が可能な階層とを含んでなる複数の放送信号を、バス１上で送受する場合において、デスクランブル処理を行うための信号処理装置３，４，５と、復調やエンコード、デマルチプレクス処理等の共通な処理を行う受信装置２とを備える。 - 特許庁

To achieve speeding up in a graphic and a video display by achieving speeding up of an interface processing speed and controlling and suppressing the electric power consumption within a chip by disposing a large-scale bus between a display processor and a memory in the graphic and video display system of a computer.例文帳に追加

本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。 - 特許庁

To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI.例文帳に追加

ディスク制御装置とディスク装置とをＩＤＥやＳＣＳＩ等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。 - 特許庁

To suppress an adverse influence of some trouble caused in a high-reliability unit on data communication of a low-reliability unit as much as possible in a vehicle communication system provided with both the high-reliability unit connected to communication buses of dual systems and the low-reliability unit connected to one communication bus.例文帳に追加

２重系統の通信バスに接続された高信頼性ユニットと一方の通信バスにのみ接続された低信頼性ユニットとが混在した車両通信システムにおいて、高信頼性ユニットに生じた何らかの障害が低信頼性ユニットのデータ通信に悪影響を及ぼすことを極力抑制できるようにする。 - 特許庁

To provide a field bus system which enables engineering (off-line engineering) of devices compatible with block instantiation, without a connection to an actual device, and which, if an actual device is installed, executes block instantiation as necessary to enable engineering data to be set in the actual device.例文帳に追加

ブロックインスタンシェーション対応機器に対して実機接続なしでエンジニアリング（オフラインエンジニアリング）を可能とすると共に、実機が設置された場合には、必要に応じてブロックインスタンシェーションを実施し、エンジニアリングデータを実機に設定可能なフィールドバスシステムを実現する。 - 特許庁

To provide technology for mapping a control register to a memory space and IO space in an open-system server mounted with a bus of an industry standard, and allowing simultaneous access from a plurality of OSs operating under control of a LPAR (Logical Partition) control program to a device holding only one control register for controlling the device.例文帳に追加

業界標準規格のバスを搭載するオープン系サーバにおいて、制御レジスタをメモリ空間及びＩＯ空間にマッピングし、且つ該デバイスを制御するための制御レジスタを一つしか保持していないデバイスをＬＰＡＲ制御プログラムの制御下で動作する複数のＯＳからの同時アクセスを可能とする技術を提供する。 - 特許庁

This multi-processor system is provided with communication register modules 400-402 corresponding to processors 10-12 one to one, and a lock processing test operation is operated to the corresponding communication register modules, and a lock value set operation and an unlock operation are operated through an inter-communication module bus to all the communication modules by executing simultaneous writing control.例文帳に追加

プロセッサ１０〜１２に１対１対応する通信レジスタモジュール４００〜４０２を設け、ロック処理テスト動作は対応する通信レジスタモジュールに対して行ない、ロック値セット動作およびアンロック動作は通信モジュール間バス７００を介して全通信モジュールに同時書き込み制御して行なう。 - 特許庁

The memory control system is characterized in that a voltage control part 106 varies source voltages of a plurality of buffers 200 and 201 used to access a bus signal composed of a plurality of data signals respectively and thus output delay times of the buffers are varied to suppress crosstalk due to simultaneous switching of the signals for improvement of the waveform quality of signals on a substrate.例文帳に追加

複数のデータ信号により構成されるバス信号へのアクセスに使用する複数のバッファ２００、２０１において、各バッファの電源電圧を電圧制御部１０６によりそれぞれ変化させることにより、各バッファの出力遅延時間を変化させて信号の同時スイッチングによるクロストークの発生を抑える、基板上信号の波形品質の向上を可能とするメモリ制御方式。 - 特許庁

In the semiconductor test device wherein a measurement operation part and a controller are connected via a system bus, and which is so configured that a plurality of interrupt processings are performed between the measurement operation part and the controller, the operation part includes an interrupt control means which performs control giving priorities to a plurality of interruptions to the controller.例文帳に追加

測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とするもの。 - 特許庁

In the computer system, a memory control part 120 mounted on a mother board 100 is disabled by a disable signal 130b and a memory control part 220 is mounted onto a daughter card 210 and connected to a processor bus 101 later so that the addition of the memory state preserving device or expansion of main memory capacity can be attained.例文帳に追加

コンピュータシステムに於いて、マザーボード１００に実装されたメモリ制御部１２０をディセーブル信号１３０ｂによりディセーブルし、メモリ制御部２２０をドータカード２１０に実装してからプロセッサバス１０１に接続することにより、メモリ状態保存装置の付加や主メモリ容量拡張の実現が図れることを特徴とする。 - 特許庁

In this system for connecting a computer 10 and the storage device 20 by a bus 30 and writing and reading the data, a management information table 22 for storing the array order of the data and a read means for referring to the management information table 22 and reading non-continuously written data as continuous data are provided inside the storage device 20.例文帳に追加

コンピュータと記憶装置間をバスで接続し、データの書き込みと読み出しを行なうシステムにおいて、前記記憶装置内に、データの配列順を記憶する管理情報テーブルと、該管理情報テーブルを参照して不連続で書き込んだデータを連続データとして読み出す読み出し手段とを具備して構成する。 - 特許庁

In this data transfer system, an address generation circuit 2 which generates a 1st address needed to access an external memory 9 and generates a 2nd address needed to access an internal memory 4 in the same bus cycle when a 1st access control signal is outputted is outputted from a CPU 1 and a control signal generation circuit 3 generates and supplies a 2nd access control signal.例文帳に追加

この発明は、外部メモリ９をアクセスするのに必要な第１のアドレスならびに第１のアクセス制御信号がＣＰＵ１から出力されると同一のバスサイクルにおいて、内部メモリ４をアクセスするのに必要な第２のアドレスをアドレス生成回路２、第２のアクセス制御信号を制御信号生成回路３で生成して供給するように構成される。 - 特許庁

To provide a video audio signal transmission system where an audio sampling frequency can be set independently of a video horizontal synchronizing signal pulse, video digital data and audio digital data can be transmitted in time division through the same bus line, and the audio digital data accurately on a time base can be sent even after the parallel output of the separate video and audio digital data.例文帳に追加

音声サンプリング周波数を映像水平同期パルスとは無関係に設定でき、映像デジタルデータ及び音声デジタルデータを同一のバスラインでもって時分割的に送信することが可能であるとともに、分離された映像デジタルデータ及び音声デジタルデータの並列出力後も時間軸に正確な音声デジタルデータを伝送することができる映像音声信号伝送システムを提供する。 - 特許庁