「Block data」に関連した英語例文の一覧と使い方(108ページ目) - Weblio英語例文検索

When a width of each of the driver cells DRC1 to DRCQ in the direction D2 is WD and a width of a peripheral circuit part included in the data driver block in the direction D2 is WPCB, each of the circuit blocks CB1 to CBN has a width WB in the direction D2 of "Q×WD≤WB<(Q+1)×WD+WPCB".例文帳に追加

ドライバセルＤＲＣ１〜ＤＲＣＱのＤ２方向での幅をＷＤとし、データドライバブロックが含む周辺回路部分のＤ２方向での幅をＷＰＣＢとした場合に、回路ブロックＣＢ１〜ＣＢＮのＤ２方向での幅ＷＢは、Ｑ×ＷＤ≦ＷＢ＜（Ｑ＋１）×ＷＤ＋ＷＰＣＢとなる。 - 特許庁

In this case, the CPU 9 includes a power failure detection means 22 for detecting the occurrence of power failure of an AC power supply, and a protection means 23 for stopping access to the memories by a write means 21 immediately after writing to a block to which data are being written is completed when detecting power failure by the power failure detection means 22.例文帳に追加

ここで、ＣＰＵ９は、交流電源の停電の発生を検出する停電検出手段２２と、停電検出手段２２で停電が検出されたときに、書き込み中のブロックの書き込みが終わり次第、書込手段２１にメモリへのアクセスを中止させる保護手段２３とを有している。 - 特許庁

The memory regions 11b-1, 11b-3 are made larger than the memory region 11b-2, an ECC code for enabling higher error detection correcting capability for normal data of page P0, P31 being assembly of cells MC0, MC31 being adjacent to a block gate selection transistor is stored in the memory regions 11b-1, 11b-3.例文帳に追加

メモリ領域１１ｂ-1，１１ｂ-3をメモリ領域１１ｂ-2よりも大きくし、メモリ領域１１ｂ-1，１１ｂ-3には、ブロック選択ゲートトランジスタに隣接するセルＭＣ０，ＭＣ３１の集合であるページＰ０，Ｐ３１の通常データに対し、より高いエラー検出訂正能力を可能にするためのＥＣＣコードを格納させる。 - 特許庁

In the circuit block (3) for performing deskewing and reference signal generation, the reference signal processing part (B) to/from which reference signals(DSC) are inputted/outputted, is arranged on a central route which divides into two a plurality of transmission lines (A00-A15) through which the signals (TXIN00-TXIN15) of the data channels are transmitted, respectively.例文帳に追加

スキューの除去や基準信号の生成を行う回路ブロック（３）において、基準信号（ＤＳＣ）が入出力される基準信号処理部（Ｂ）を、複数のデータチャネルの信号（ＴＸＩＮ００〜ＴＸＩＮ１５）がそれぞれ伝送される複数の伝送路（Ａ００〜Ａ１５）を２分する中央の経路上に配置する。 - 特許庁

The LTC generator 110 comprises a rising edge detector 302, that is adapted to detect a frame synchronization input, corresponding to a beginning of a frame time of video data and to generate a first synchronization signal corresponding to the frame sync input and a frame length measuring block 304, that is adapted to count a number of clock cycles in the frame time.例文帳に追加

ＬＴＣ発生器１１０は、ビデオデータのフレーム時間の始まりに対応するフレーム同期入力を検出し、かつフレーム同期入力に対応する第１の同期信号を生成する立上り検出器３０２と、フレーム時間内のクロックサイクル数をカウントするフレーム長測定ブロック３０４とを備える。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

An area extracting part 1a of the image area extracting device 10 is inputted from a scanner 4 or the like, image data stored in the secondary storage 2 is divided into grid like blocks, scanning is carried out from one end part to another end part of the divided input image, and feature amount of each block is extracted sequentially.例文帳に追加

画像領域抽出装置１０の領域抽出部１ａは、スキャナ４等から入力され、２次記憶装置２に記憶された画像データを格子状のブロックに分割し、分割された入力画像の一端部から他端部に向って走査し、順番に各ブロックの特徴量を抽出する。 - 特許庁

As a result of this, a receiving station determines a time when a sufficient quantity of data are received to succeed in decoding; and implements other activities such as hard hand off on a broadcast channel, inter-frequency hard hand off and other activities by using a remaining time before the next block of information arrives.例文帳に追加

結果として、受信局はデコーディングを成功させるために十分な量の情報が受信されたときを決定し、次のブロックの情報が到着する前に残っている時間を利用して、他のアクティビィティ、例えばブロードキャストチャネル上のハードハンドオフ、周波数間ハードハンドオフ、および他のアクティビィティを実行する。 - 特許庁

To provide a motion detecting method capable of reducing the capacity of a high-speed memory and the amount of accessing a frame memory, reducing the capacity of an intermediate result storing memory, eliminating the necessity of doubly reading reference pixel data for one coded block, and exhibiting effects regardless of the size of a motion vector searching range.例文帳に追加

高速メモリの容量を削減できてフレームメモリに対するアクセス量を低減することができるうえに、中間結果保存メモリの容量が小さくて、１符号化ブロックに対する参照画素データを重複して読みだす必要がなく、動きベクトル検索範囲の広さに関わらず効果がある動き検出方法を提供する。 - 特許庁

In the digital subscriber's line transmission method, in which a station side device and a subscriber side device communicate by utilizing an existent telephone line as a high speed data communication line, during training for executing the communication, the head of sequence switching symbols is transmitted from a transmitting side in a timing so that the symbols can be received within a FEXT block by a receiving side.例文帳に追加

局側装置と加入者側装置とが既存の電話回線を高速データ通信回線として利用して通信するディジタル加入者線伝送方法において、通信を行うためのトレーニング中に、受信側がFEXT区間に受信できるようなタイミングで送信側からシーケンス切り換えシンボルの先頭を送信する。 - 特許庁

The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.例文帳に追加

複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁

By this procedure, the mode of the synchronizing signal detection means is shifted to the direct detection mode from the inertial mode at the end part of the ECC block without inserting pseudo synchronizing signals by the specified number while keeping the inertial mode, thereby the stable operation is attained without causing an error in leading data of the succeeding ECC blocks.例文帳に追加

これにより、同期信号検出手段は、慣性モードのまま擬似同期信号を所定の数だけ挿入することなく、ＥＣＣブロックの終わりの部分にて、慣性モードから直接検出モードに移行するので、後続のＥＣＣブロックの先頭データに誤りを生ずることなく、安定した動作が可能となる。 - 特許庁

With respect to up signals from the mobile station apparatus to the base station apparatus in the wireless communication system, in the transmission symbol LB of a plurality of transmission slots continuously arranged timewise, a data symbol and the reference signal are mapped and disposed for each resource block RB which is a unit of a frequency domain divided into a plurality of pieces.例文帳に追加

無線通信システムの移動局装置から基地局装置への上り信号に関して、時間的に連続配置される複数の送信スロットの送信シンボルＬＢにおいて、データシンボル及び参照信号を、複数に分割された周波数領域の単位であるリソースブロックＲＢ毎にマッピングして配置する。 - 特許庁

This semiconductor memory device is provided with a memory cell array having a plurality of cell array blocks each constituted of a plurality of memory cells, and a memory plane setting part for dynamically dividing the memory cell array into a plurality of memory planes each having one or more cell array block and having independent data access operation modes.例文帳に追加

半導体メモリ装置において、複数のメモリセルからなるセルアレイブロックを複数個有するメモリセルアレイと、印加される命令に応じて前記メモリセルアレイを、それぞれ一つ以上のセルアレイブロックからなりそれぞれ独立的なデータアクセス動作モードを有する複数のメモリプレーンに動作的に分割するためのメモリプレーン設定部と、を備える。 - 特許庁

When a file management sub-system 21 transmits access control information indicating the authority of data writing in the specific block of a secondary storage device 4 to a certain access control sub-system 22, the access control information is preserved in the access control sub-system at the destination of transmission, and the recording is held in the file management sub-system 21.例文帳に追加

ファイル管理サブシステム２１が、二次記憶装置４の特定ブロックへのデータ書き込みの権限を示すアクセス制御情報を或るアクセス制御サブシステム２２へ送信すると、そのアクセス制御情報は送信先のアクセス制御サブシステムに保管されるとともに、その記録がファイル管理サブシステム２１に保持される。 - 特許庁

An error caused by each is detected by a means for detecting offset and gain differences between signal distribution paths, the phase shifting of a sampling block between a plurality of A/D conversion circuits, and the frequency dependence of the transmission and phase characteristics of the signal path, and data value compensation is carried out by correction which uses its detected value.例文帳に追加

信号分配経路間のオフセットおよびゲイン差と、複数A/D変換回路間のサンプリングクロックの位相ずれと、信号経路の伝達特性と位相特性の周波数依存性を検出する手段によりそれぞれに起因する誤差を検出し、その検出値を用いた補正によりデータ値補償を行う。 - 特許庁

When the shutter button is fully depressed, capture processing of a recording picture is conducted and a ratio of R/G, B/G is obtained from the image data obtained through the processing of main photographing and a digital gain of a post-stage gain block 38 is controlled according to the white balance correction value calculated by those values to fine-correct the white balance.例文帳に追加

その後、シャッタボタンの全押し時に、記録用画像の取り込み処理を行い、この本撮像の処理で得られた画像データからＲ／Ｇ、Ｂ／Ｇの比を求め、これらの値に基づいて計算されたホワイトバランス補正値に従って、後段ゲインブロック３８のデジタルゲインを制御し、ホワイトバランスの微補正を行う。 - 特許庁

This system displays a sheet 31 for proofreading having a carried information display part 32 for displaying information to be proofread by frame units in the same layout as printing and a projected display area 33 for displaying text data which can not be displayed in a block 34 of the carried information display part 32.例文帳に追加

校正対象となる情報を印刷同様の割り付けでコマ単位で表示する掲載情報表示部３２と、この掲載情報表示部３２のブロック３４内に表示しきれなかったテキストデータを表示するためのはみ出し表示エリア３３とを有する校正用のシート３１を表示する。 - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

Within a system LSI 10 packaged with a CPU 11, an automatic write control part 13 is provided as hardware for setting power saving to respective peripheral devices (internal circuit 12, analog front end part 4, channel CODEC part 8, audio CODEC part 9 and functional block 15) connected to the address bus and the data bus of the CPU 11.例文帳に追加

ＣＰＵ１１が搭載されたシステムＬＳＩ１０の中に、ＣＰＵ１１のアドレスバス及びデータバスに接続された各周辺デバイス（内部回路１２、アナログ・フロント・エンド部４、チャネル・コーデック部８、音声コーデック部９、機能ブロック１５）に対する省電力設定を実現するハードウェアとして自動書込み制御部１３を設ける。 - 特許庁

In automatic code generation processing, by function block unit which composes an arithmetic model, an original source code is generated based on an arithmetic model (S315), also a converted source code is generated by using a variable of which data format is converted according to a conversion rule (S320 and S325), and between them, a source code with smaller consumption of hardware resources is selected.例文帳に追加

自動コード生成処理では、演算モデルを構成する関数ブロック単位で、該演算モデルに基づく原ソースコードと（Ｓ３１５）、変換ルールに従いデータ形式が変換された変数が用いられた変換ソースコードとが生成され（Ｓ３２０，Ｓ３２５）、これらのうち、ハードウェアリソースの消費量がより小さいソースコードが選択される。 - 特許庁

This device has a feature that a plurality of dummy word lines are arranged at the memory block end and word drivers are arranged with respect to the above dummy word lines to control the threshold state of dummy memory cells formed under the dummy word lines, and also a bias is impressed on the dummy word lines also when a memory area for storing the data from the outside is operated.例文帳に追加

メモリブロック端にダミーワード線を複数本設置し、前記ダミーワード線に対してワードドライバを設置して、ダミーワード線の下に形成されるダミーメモリセルのしきい値状態を制御すると共に、外部からのデータを格納するメモリ領域を動作させる際にも、ダミーワード線に対してバイアスを印加することを特徴とする。 - 特許庁

A user can freely arrange function blocks 30 each capable of realizing the desired function on the surface of a base section, and a function block interface and the function blocks which are provided on each of the operating unit and the display unit perform data transmission, thereby realizing desired additional function in the personal digital assistant.例文帳に追加

ユーザは、ベース部の面上に、所望の付加機能の実現が可能な機能ブロック３０を自由に配置することが可能であり、操作ユニット及び表示ユニットのそれぞれに設けられている機能ブロックインターフェイスと機能ブロックとがデータ伝送などを行うことによって、携帯情報端末で所望の付加機能が実現されるようになる。 - 特許庁

To provide a terminal capable of preventing concentration of rewrite on a specified area on a NAND type flash memory, distributing rewrite frequency to the entire NAND type flash memory, reducing rewrite frequency of a block to the utmost when the rewrite is generated and enhancing processing speed regarding data rewrite of a product.例文帳に追加

ＮＡＮＤ型フラッシュメモリ上の特定の領域に書換えが集中するのを防ぎ、ＮＡＮＤ型フラッシュメモリ全体に書換え頻度を分散させることができ、また書換えが発生した際には、ブロックの書換え回数を極力減少させ、製品のデータ書換えに関する処理速度を向上できる端末装置を提供すること。 - 特許庁

The address generator 12 sequentially generates addresses by approximating the decimal parts with a prescribed accuracy so as to read out the image data by block unit in an oblique direction from the memory 10 with an angle corresponding to the slant of an input image, and also suppresses the cumulative error of the addresses due to approximation by increasing and decreasing the addresses by prescribed amounts on the basis of the period in response to the accuracy.例文帳に追加

アドレス生成部１２は、入力画像の傾きに応じた角度でメモリ１０から斜め方向にブロック単位で読み出すべく、その小数部を所定の精度で近似してアドレスを順次生成し、かつ、アドレスを精度に応じた周期で所定量だけ増減させることで近似によるアドレスの累積誤差を抑制する。 - 特許庁

When an error occurs in a picture unit or a macro block at a slice boundary in encoded data to be decoded by a decoding part 103 and when an error picture is a reference picture, an error processing part 108 gives MV values of reference pictures before and after an error picture in a decoding order to an MV calculating part 109 to make the MV calculating part 109 calculate an MV value of the error picture.例文帳に追加

エラー処理部１０８は、復号部１０３で復号する符号化データに、ピクチャ単位又はスライスの境界のマクロブロックでエラーが発生し、かつ、エラーピクチャが参照ピクチャであるときは、復号化順でエラーピクチャの前後の参照ピクチャのＭＶ値をＭＶ算出部１０９に与えて、エラーピクチャのＭＶ値を算出させる。 - 特許庁

A base station device has: a distributed transmission decision section 12 for deciding the number N_DRB of resource blocks used for data transmission in a distribution system to a user device at a fixed time interval; and a divided number decision section 13 for deciding the number of divisions of one resource block variably according to the determined number of resource blocks in a distribution system.例文帳に追加

基地局装置は、ユーザ装置に対するディストリビュート方式のデータ伝送に用いられるリソースブロックの数（Ｎ_DRB）を一定時間間隔で決定するディストリビュート送信決定部（１２）と、前記決定されたディストリビュート方式のリソースブロック数に応じて、１リソースブロックの分割数を可変的に決定する分割数決定部（１３）とを有する。 - 特許庁

Thus, the paths 211a and 211b are provided and the γprocess and a picture quality process can be performed, so image data inputted from a scanner are stored in a primary storage without the γ process and picture quality process by making block-through settings for the γ process part 205 and picture quality process part 206 and then further stored in a secondary storage.例文帳に追加

このように前記パス２１１ａ，２１１ｂを設けることによってγ処理及び画質処理を行うことができるので、スキャナから入力された画像データに対してγ処理部２０５と画質処理部２０６のブロックスルーの設定を行い、γ処理、画質処理されない画像データを１次記憶に蓄積し、さらに、２次記憶に蓄積する。 - 特許庁

The house information panel is provided with an input output block B that applies input output processing to a speech signal and a voice signal, a main control section 1 whose main component is a CPU, a signal processing arithmetic section 10 comprising a digital signal processor DSP, and a nonvolatile memory section 30 that stores various data processed by the signal processing arithmetic section 10.例文帳に追加

住宅情報盤は、通話信号及び音声信号の入出力処理を行う入出力ブロックＢと、ＣＰＵを主構成要素とする主制御部１と、ＤＳＰで構成される信号処理演算部１０と、信号処理演算部１０で取り扱う各種のデータを格納する不揮発性のメモリ部３０とを備える。 - 特許庁

When the update is written onto the disk, the new update state value in the same management unit is calculated, stored in a memory 8 as a confirmation value for the update state, and the new update state value is set up as write data to the history block in the same management unit, the whole management unit including the update and the update state value is written onto the disk.例文帳に追加

更新データをディスクにライトするときには，同じ管理単位の新しい更新状態値を算出し，それを更新状態確認値としてメモリ８に記憶するとともに，同じ管理単位内の履歴ブロックへの書き込みデータとして新しい更新状態値を設定し，更新データと更新状態値とを含む管理単位全体をディスクにライトする。 - 特許庁

The encryption processing apparatus which performs a common key block encryption processing has an encryption processing section which performs data conversion processing where a round function is repeated by a plurality of rounds and a key schedule section which generates a round key to be applied to the execution of the round function.例文帳に追加

共通鍵ブロック暗号処理を実行する暗号処理装置の鍵スケジュール部において、暗号処理部で利用するラウンド関数を含む暗号化関数に秘密鍵を入力して中間鍵を生成し、中間鍵および秘密鍵等に基づく全単射変換を行った結果や、全単射変換データの排他的論理和演算結果をラウンド鍵に適用する。 - 特許庁

The edge decision unit 20 performs edge decision processing for detecting whether there is a subject of high spatial frequency at a circumference of a W pixel for every pixel block including the W pixel in the center, and color-separates the center W pixel into three color data values when there is no edge, but handles the center W pixel as a G pixel when there is an edge.例文帳に追加

エッジ判定部２０は、中央にＷ画素を含む画素ブロックごとに、Ｗ画素の周囲に空間周波数の高い被写体が存在するか否かを検出するエッジ判定を行い、エッジが存在しない場合には、中央のＷ画素を３色データ値に色分離し、エッジが存在する場合には、中央のＷ画素をＧ画素として扱う。 - 特許庁

At this time, when the code information indicates that the pixel is a white pixel one line above or below the black pixel of the horizontal line segments to be made thick, a portion of the code information is replaced with code information corresponding to a count value from a vertical subscan counter part 45 and used as an address to read corresponding correction data out of the memory block 42.例文帳に追加

この際、太線化の対象画素と判別され、且つ当該画素が水平線分黒画素の１ライン上又は下の白画素であることを示すコード情報の場合、該コード情報の一部を、副走査カウント部４５からのカウント値に応じたコード情報に置き換えて、これをアドレスとしてメモリブロック４２から該当する補正データを読み出して出力する。 - 特許庁

A contour processing unit 8 specifies contour pixels in image data SC to which multi-level screen processing is applied by an MLS block 6, based on a flag signal OL inputted from a contour extraction unit 4, and adjusts an output of dots in the contour pixels in accordance with the state of outputting screen dots in the contour pixels or peripheral pixels thereof.例文帳に追加

輪郭処理部８は、輪郭抽出部４から入力されたフラグ信号ＯＬに基づいて、ＭＬＳブロック６により多値スクリーン処理が施された画像データＳＣにおける輪郭画素を特定し、当該輪郭画素、或いはその周辺画素におけるスクリーンドットの出力状態に応じて、輪郭画素におけるドットの出力を調整する。 - 特許庁

Concerning a turbo decoder 1 for performing turbo decoding by inputting turbo-encoded data for the unit of a block, while referring to a look-up table 20, the number of times of repetition, corresponding to an estimated signal/noise ratio, is estimated by a root mean circuit 19 and decremented by a counter part 21, so that turbo decoding is performed for that number of times of repetition.例文帳に追加

ターボ符号化されたデータをブロック単位で入力してターボ復号を行なうターボ復号器１において、ルックアップテーブル２０を参照して、二乗平均回路１９で推定された信号対雑音比に対応する繰り返し回数を推定し、カウンタ部２１でデクリメントすることにより、その繰り返し回数だけターボ復号を行なう。 - 特許庁

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

To provide a power saving processing device which reduces power consumption in a function execution unit (circuit block) in a stand-by state, and power consumption in a volatile storage unit built in a CPU and storing data processed by the function execution unit in a computer system, and to provide an image processing system in which power consumption is reduced by the power saving processing device.例文帳に追加

コンピュータシステムにおいて、待機状態の機能実行部（回路ブロック）の消費電力と、その機能実行部が処理したデータを記憶する、ＣＰＵに内蔵された揮発性記憶部の消費電力とを低減する省電力処理装置、および、その省電力処理装置によって実現される消費電力を低減する画像処理システムを提供する。 - 特許庁

The radio receiver 10 discriminates the reception situation of the radio receiver 10 at present from signals indicating electric field strength, which are received from a reception part 11 by a microcomputer 21, refers to a data table stored beforehand in the microcomputer 21, transmits control signals to respective parts configuring a noise cancellation block 20, and sets parameters of the respective parts.例文帳に追加

ラジオ受信装置１０は、マイコン２１が受信部１１から受信した電界強度を示す信号から、現在のラジオ受信装置１０の受信状況を判別し、マイコン２１にあらかじめ記憶されているデータテーブルを参照して、ノイズキャンセルブロック２０を構成する各部に制御信号を送信して、各部のパラメータを設定する。 - 特許庁

A model generation unit 34 generates a verification model described with two stages of flip-flops connected to an input end, one stage of flip-flops connected to an output end and an unknown circuit representing the remaining circuit, for each of the plurality of block circuit data, whose circuit behavior has been verified as normal.例文帳に追加

モデル生成部３４によって、回路動作が正常であることが検証された複数のブロック回路データの各々について、入力端に接続されている２段分のフリップフロップと、出力端に接続されている１段分のフリップフロップと、残りの回路部分を表わす不明回路部とを用いて記述された検証用モデルを生成する。 - 特許庁

Color signals of R, G, and B available through a photographing lens 10 having a phase modulation function for expanding a focal depth and a color imaging element 12 are subject to a deconvolution process using a single restoration filter (restoration gain data) stored in a memory part 24 by a restoration processing part 22 of a restoration processing block 20, for restoring color signals of high resolution.例文帳に追加

被写界深度を拡大する位相変調機能を有する撮影レンズ１０及びカラー撮像素子１２を介して得られるＲ、Ｇ、Ｂの各色信号に対し、復元処理ブロック２０の復元処理部２２は、メモリ部２４に記憶された単一の復元フィルタ（復元ゲインデータ）によるデコンボリューション処理を行うことにより高解像度の色信号に復元する。 - 特許庁

An exemplary video encoder (100) for encoding video signal data for an image block relative to multiple reference pictures includes a fast motion estimator (180) for providing motion vectors corresponding to one of reference pictures, including a scene detection portion for performing fast motion estimation while excluding reference pictures that fall across a scene change.例文帳に追加

複数の参照ピクチャに対して、画像ブロックのビデオ信号データを符号化する例示的なビデオ符号器（１００）は、シーン変更に及ぶ参照ピクチャを除外する一方で高速動き推定を行うシーン検出部分を含む、参照ピクチャのうちの１つに相当する動きベクトルを供給する高速動き推定器（１８０）を含む。 - 特許庁

A command forming means 210 obtains information data necessary for realizing desired functions from the separate information control means 110 for the function 1, the separate information control means 120 for the function 2, and the separate information control means 130 for the function 3, forms the navigation commands, and stores the formed navigation command in the optimum block in a buffer 220.例文帳に追加

コマンド作成手段２１０は、所望の機能を実現するために必要な情報データを機能１個別情報管理手段１１０、機能２個別情報管理手段１２０及び機能３個別情報管理手段１３０から取得してナビゲーションコマンドを作成し、作成したナビゲーションコマンドをバッファ２２０内の最適なブロックに蓄積する。 - 特許庁

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.例文帳に追加

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁

Prescribed processing is performed by selecting a data block to be the object of information processing based on coordinate values of a plurality of points in a display picture designated by the user and changes of the coordinate values by the mobile operation of the plurality of point, by the use of a touch panel for detecting the coordinate values of the plurality of points on the display picture and the changes of the coordinate values.例文帳に追加

表示画面上の複数点の座標値及びその座標値の変化を検出することが可能なタッチパネル部を利用して、ユーザにより指定された表示画面内の複数点の座標値、及び複数点の移動操作による座標値の変化に基づいて情報処理の対象となるデータブロックを選択，所定の処理を実行する。 - 特許庁

A sense amplifier, connected to the first bit line and the second bit line via a transistor for a switch, when the transistor is in an ON state, reads data stored in the memory cell by comparing electric charge accumulated in the first bit line and the second bit line by polarization for the first and the second ferroelectric capacitor for the memory cell chosen in the memory cell block.例文帳に追加

センスアンプは、スイッチ用トランジスタを介して第１及び第２のビットラインに接続され、トランジスタがオン状態となったときに、メモリセルブロックにおいて選択されたメモリセルの第１及び第２の強誘電体キャパシタの分極によって第１及び第２のビットラインに蓄積される電荷を比較することにより、メモリセルに格納されているデータを読み出す。 - 特許庁