「Capacitance」に関連した英語例文の一覧と使い方(165ページ目) - Weblio英語例文検索

To provide a capacitance type input device, a display device with input function and electronic equipment, preventing a light transmittance from being deteriorated even when a shielding conductive layer is provided, while improving productivity and a yield, or the like.例文帳に追加

シールド用導電層を設けても光線透過率の低下が発生せず、生産性の向上や歩留まりの向上などを図ることもできる静電容量型入力装置、入力機能付き表示装置および電子機器を提供すること。 - 特許庁

The liquid crystal display device is composed of an array substrate 2 and a counter substrate 3, and the array substrate 2 comprises: a scanning line (gate line 43) and a signal line 42; a switching device (pixel transistor 41); a pixel electrode 23; and an auxiliary capacitance line 44.例文帳に追加

アレイ基板２と対向基板３とから構成される液晶表示装置であって、アレイ基板２は、走査線（ゲート線４３）及び信号線４２、スイッチング素子（画素トランジスタ４１）、画素電極２３、及び補助容量線４４を有する。 - 特許庁

To provide a solid electrolytic capacitor where a conductive polymer layer can be formed on a capacitor element with sufficient thickness, heat resistance is high and electric characteristics (capacitance, inner resistance, dielectric loss and impedance) from a low frequency to a high frequency are superior.例文帳に追加

コンデンサ素子上に充分な厚みで導電性高分子層を形成でき、耐熱性が高く、低周波数から高周波数まで電気特性（容量、内部抵抗、誘電損失、インピーダンス等）が優れた固体電解コンデンサを提供する。 - 特許庁

Energization of a trip coil caused by misfiring due to the noise in the thyristor connected to the tripping coil directly is prevented, by connecting between the anode and cathode of the thyristor, a capacitor having the same capacitance as a trigger capacitor connected between the anode and gate of the thyristor.例文帳に追加

引き外しコイルに直接接続されるサイリスタのアノード・カソード間にアノード・ゲート間に接続されたトリガ用コンデンサと同程度の容量のコンデンサを接続する構成とすることにより、ノイズによる引き外しコイルの誤点弧を防止する。 - 特許庁

If the witch SW0 is turned off and any of the memory cells is connected to the output line Lout that is virtually grounded, the electric charge stored in the memory cell moves to the capacitor Cs without being affected by the parasitic capacitance Cp.例文帳に追加

スイッチＳＷ０をオフ状態にして、仮想接地状態にある出力ラインＬｏｕｔに、いずれかのメモリセルを接続させると、当該メモリセルに蓄積された電荷は、寄生容量Ｃｐの影響を受けることなく、コンデンサＣｓに移動する。 - 特許庁

Midway of the gate input signal of a PMOS transistor(TR) PM1 of a main driver section 22 transiting from H level to L level, an inverter 20 makes NMOS TRs Ng21,..., Ng2X conductive to charge up a gate capacitance of the PMOS TR PM1.例文帳に追加

メインドライバ部２２のＰＭＯＳトランジスタＰＭ１のゲート入力信号が“Ｈ”レベルから“Ｌ”レベルに遷移する途中で、インバータ２６によりＮＭＯＳトランジスタＮｇ２１，…，Ｎｇ２Ｘをオンさせ、ＰＭＯＳトランジスタＰＭ１のゲート容量を充電させる。 - 特許庁

As a result, since low phase-noise required as the GaAsFFT used for the local oscillation remains unchanged although the capacitance is generated, the chip size can be reduce so largely as to enable to realize an inexpensive GaAsFFT than an ultra high-frequency silicon semiconductor FFT.例文帳に追加

容量は発生するが、局部発振用ＧａＡｓＦＥＴとして必要な低位相雑音が変わらないので、チップサイズを大幅に低減でき、超高周波のシリコン半導体のＦＥＴよりも安価なＧａＡｓＦＥＴを実現できる。 - 特許庁

Setting a control circuit 180 changes a period of the redistribution comparison signal 183 to the capacitor group 120 proportional to their capacitance thereby realizing a relation of T'<n×T, where T' indicates successive comparison type AD conversion for an n-bit digital output.例文帳に追加

制御回路180を設定することによって、再配分比較信号183周期を変更し、容量群120を構成する121から126までの容量に比例した時間を割り当てることで、ｎビットデジタル出力逐次比較型AD変換をT´とするとT´＜ n×Tを実現する。 - 特許庁

This bank layer 'bank' is formed even between a data line 'sig' for supplying an image signal to a 1st TFT 20 and a retained capacitance 'cap' in the pixel area and a counter electrode 'op' to prevent the parasite capasitance from being generated on the data line 'sig'.例文帳に追加

このバンク層ｂａｎｋは、画像信号を画素領域７の第１のＴＦＴ２０および保持容量ｃａｐに供給するデータ線ｓｉｇと対向電極ｏｐとの間にも形成し、データ線ｓｉｇに容量が寄生するのを防止する。 - 特許庁

Since the negative power supply line La potential is changed in the same way as that of the scanning line 2 potential in the non-selected status according to a common potential change of the opposing electrode, the second capacitance C2 does not act as a load, when it is driving the opposing electrode.例文帳に追加

負電源配線Ｌａの電位は、非選択状態にある走査線２の電位と同様に、対向電極のコモン電位の変化に応じて変化するので、第２容量Ｃ２は対向電極を駆動する際の負荷として作用しない。 - 特許庁

The capacitance checking circuit 31 judges the acceptance by the time required for rising of a capacitor voltage from a first set value to a second set value at the voltage application time or by a voltage value reached after rising from the first set value after elapse of a prescribed time.例文帳に追加

前記静電容量チェック回路３１は、電圧印加時のコンデンサ電圧が第１設定値から第２設定値へ上昇する時間または第１設定値から所定時間経過後に上昇した電圧値で良否を判断する。 - 特許庁

To provide a structure of a semiconductor device by using a SOI substrate whose parasitic capacitance is reduced while a fluctuation of parasitic bipolar by a substrate floating effect and a threshold voltage by a support substrate bias is prevented and to provide a manufacturing method of the structure.例文帳に追加

基板浮遊効果による寄生バイポーラ、および支持基板バイアスによるしきい値電圧の変動を防止しつつ、寄生容量の低減を可能とするＳＯＩ基板を用いた半導体装置の構造およびその製造方法の提供。 - 特許庁

The voltage-controlled oscillator of one embodiment disclosed herein is provided with an active element that is inserted and connected to interrupt the DC current expected to flow through an inductor L and a variable capacitance capacitor C in the steady-state.例文帳に追加

本発明の実施の一形態に係る電圧制御発振器は、定常状態においてインダクタＬ及び可変容量キャパシタＣを介して流れるはずの直流電流を遮断するために挿入接続された能動素子を備えている。 - 特許庁

Connecting inductance sections E11, E21 consisting of conductor patterns formed on the same plane to capacitance sections E12, E22 electrically in parallel configures resonance sections E1, E2 and a plurality of the resonance sections E1, E2 are connected electrically in series.例文帳に追加

同一平面内に形成された導体パターンからなるインダクタンス部Ｅ１１，Ｅ２１とキャパシタンス部Ｅ１２，Ｅ２２とを電気的に並列に接続して共振部Ｅ１，Ｅ２を構成し、この共振部Ｅ１，Ｅ２を電気的に直列に複数接続する。 - 特許庁

A primary winding 6 of a transformer 5 is connected in parallel with a capacitor 8, having a capacitance which causes resonance between the capacitor and the leakage inductance of the primary winding 6, when a switching means 7 is opened.例文帳に追加

そしてこの目的を解決するために本発明は、トランス５の１次巻線６にスイッチング手段７の開放時に、この１次巻線６のリーケージインダクタンスとの間で共振を起こさせる静電容量を有するコンデンサ８を並列接続したものである。 - 特許庁

An opposed region 8 located between the through-hole land 1 and a part of the grounding inner layer 5 is made capacitive, and the inductance of a connector 7 is canceled with the above capacitance by changing the through-hole land 1 in diameter or area.例文帳に追加

大口径スル−ホ−ルランド１とグランド内層５の一部との間である対向領域８に容量を持たせ、その容量を、大口径スル−ホ−ルランド１の径又は面積の増減によって、コネクタ７のインダクタンス分をキャンセルする値とする。 - 特許庁

Namely, a capacitance component by a gate electrode is reduced by setting the gate width of a FET for a switch to ≤700 μm, and prescribed isolation is obtained between both signal paths.例文帳に追加

すなわち、化合物半導体スイッチ回路装置において、スイッチ用のＦＥＴのゲート幅を７００μｍ以下に設定して、ゲート電極による容量成分を減少させて両信号経路間に所定のアイソレーションを得ることに特徴を有する。 - 特許庁

A current control circuit 22 is installed, the signal expansion current Icnt flowing in the amplifier 23 is adjusted, the mutual conductance gm is changed, and the cut-off frequency determined by the mutual conductance gm and a capacitance C is changed.例文帳に追加

電流コントロール回路２２を設けて相互コンダクタンスアンプ２３に流れる信号伸張電流Ｉｃｎｔを調整することにより、相互コンダクタンスｇｍを変化させ、相互コンダクタンスｇｍと容量値Ｃとで決まるカットオフ周波数を変化させる。 - 特許庁

To provide a protection method for a PWM cycloconverter capable of suppressing a surge voltage generated in blocking the PWM cycloconverter, reducing the capacitance of a surge-absorbing capacitor and reducing applied voltages at both ends of a blocked two-way switch.例文帳に追加

ＰＷＭサイクロコンバータを遮断する時に発生するサージ電圧を抑制し、サージ吸収スナバ用キャパシタの静電容量を低減し、遮断された双方向スイッチ両端の印加電圧を低減するＰＷＭサイクロコンバータの保護方法を提供する。 - 特許庁

To provide a design method of a semiconductor device, which can reduce the manufacturing cost of a semiconductor device and realize high speed of a circuit readily by reducing a wiring capacitance, and a manufacturing method of a semiconductor device.例文帳に追加

半導体装置の製造コストを低減することができるとともに、配線容量を低減することにより、回路の高速化を容易に図ることができる半導体装置の設計方法及び半導体装置の製造方法を提供する。 - 特許庁

The displacement sensor comprise: an inductance pattern 4 formed on the top surface of an integrated circuit 2 facing a conductive member 18 with a distance that changes; and capacitance electrodes 12, 16 on an end of the inductance pattern 4 to face the conductive member 18.例文帳に追加

対向している記導電性部材１８との距離が変化する集積回路２の上面に、インダクタンスパターン４を形成し、このインダクタンスパターン４の端に導電性部材１８と対向する容量電極１２、１６とを設けてある。 - 特許庁

The gate electrode G, however, is not protruded horizontally on the surface protective film 113 in the source electrode side of the opening, resulting in suppressing on of increase in unnecessary capacitance and obtaining satisfactory high frequency and high output characteristics.例文帳に追加

他方、前述の開口部のソース電極側においては、ゲート電極Ｇが表面保護膜１１３の上に水平に張り出してはいないので、不要な容量の増加を発生させず、良好な高周波特性および高出力特性を得ることができる。 - 特許庁

To provide a photomask used for a method of manufacturing an LCD, the photomask which forms islands in an a-Si layer including a signal terminal region while suppressing an increase in photolithography process and suppresses an increase in parasitic capacitance as a whole.例文帳に追加

フォトリゾグラフィ工程の増加を抑えながら信号端子領域をも含めたａ—Ｓｉ層のアイランド化を行い、全体としての寄生容量の増加を抑えることのできるＬＣＤ装置の製造方法に用いるフォトマスクを提供すること。 - 特許庁

An injector driving system corrects on-time of a charging switch based on capacitance of a piezoelectric element, fluctuation of voltage applied to the piezoelectric element and an individual difference (product variation) of an injector driving apparatus and an injector when controlling charging of the piezoelectric element.例文帳に追加

インジェクタ駆動システムは、圧電素子の充電制御をする際に、圧電素子の静電容量及び圧電素子に印加される電圧の変動や、インジェクタ駆動装置及びインジェクタの個体差（製品バラツキ）に基づいて、充電スイッチのオン時間を補正している。 - 特許庁

Connecting a varactor diode X3 between the MSL1 and the MSL2 to control the capacitance in interlocking with the varactor diodes X1, X2 provides the band reject characteristic at a frequency apart from a center frequency of a VCF (voltage-controlled filter) by an optional frequency.例文帳に追加

ＭＳＬ１とＭＳＬ２間にバラクタダイオードＸ３を接続し、バラクタダイオードＸ１，Ｘ２と連動させてその容量値を制御することにより、ＶＣＦの中心周波数から任意の周波数だけ離れたところに帯域阻止特性を持たせる。 - 特許庁

With this structure, the part of the gate electrode 51 exposed to the counter electrode 14 is covered by the source electrode 53, therefore, the parasitic capacitance Ccom is prevented from being formed across the gate electrode 51 and the counter electrode 14.例文帳に追加

この構成によって、対向電極１４に対してゲート電極５１の露出している部分がソース電極５３で覆われるようなるので、ゲート電極５１と対向電極１４との間に寄生容量Ｃｃｏｍが形成されることを防止できる。 - 特許庁

In this liquid crystal display, distance D1 between the pixel electrode and the data line connected to the pixel electrode is made longer than the distance D5 between the pixel electrode and the adjacent data line which is not connected to the pixel electrode to reduce a parasitic capacitance Cp.例文帳に追加

この液晶表示装置では、特に画素電極とそれに接続されたデータ線との距離Ｄ１を、当該画素電極とそれに接続されていない方の隣接するデータ線との距離Ｄ５より大きくして寄生容量Ｃｐを小さくする。 - 特許庁

The electrostatic capacity detecting element (1) comprises the signal detecting element (4) for accumulating charges corresponding to the electrostatic capacitance, and the signal-amplifying element (T1) for amplifying the signal, corresponding to the charges accumulated by the signal detection element (4).例文帳に追加

当該静電容量検出素子（１）は、当該静電容量に応じた電荷を蓄積する信号検出素子（４）、当該信号検出素子（４）が蓄積した電荷に対応した信号を増幅する信号増幅素子（Ｔ１）を含んでいる。 - 特許庁

The upper capacitance 18a is deposited separately on a lower polysilicon layer 18a1 and an upper polysilicon layer 18a2, and the lower polysilicon layer 18a1 is formed on the dielectric film 17 before a contact hole 71 is formed and protects the dielectric film 17.例文帳に追加

上部容量電極１８ａは下層ポリシリコン層１８a1と上層ポリシリコン層１８a2とに分けて成膜され、コンタクトホール７１形成前に下層ポリシリコン層１８a1が誘電体膜１７上に形成されて誘電体膜１７を保護する。 - 特許庁

To provide a method of protecting a PWM cycloconverter which enables stoppage, before the value of a current flowing to an inductive load becomes such a large value, and which enables it to stop safely, without increasing the capacitance of a snubber capacitor.例文帳に追加

誘導性負荷に流れている電流値がそれほど大きな値となる前に、停止することが可能となり、スナバコンデンサの静電容量を増加させることなく、安全に停 止させることが可能となるＰＷＭサイクロコンバータの保護方法を提供する。 - 特許庁

Antenna elements E1 and E2, each comprising an inductance part 1 and a capacitance part 2 connected in parallel, are connected in series and arranged such that the directions of magnetic fields generated at the inductance part 1 intersect each other thus enhancing the gain.例文帳に追加

インダクタンス部１とキャパシタンス部２を並列に接続したアンテナ素子Ｅ１，Ｅ２を直列に接続し、これらのアンテナ素子Ｅ１，Ｅ２をインダクタンス部１に作られる磁場の向きがそれぞれ交差するように配列して利得が上がるように構成した。 - 特許庁

To provide a method of manufacturing an electrode foil for electrolytic capacitors which forms compact and high-density etching pits into the surface of an aluminum foil to increase the surface area and improve the capacitance and the leakage current characteristics.例文帳に追加

アルミニウム箔の表面を緻密で高密度のエッチングピットを生成させて表面積を拡大し、静電容量および漏れ電流特性を向上させることができる電解コンデンサ用電極箔の製造方法を提供することを目的とする。 - 特許庁

A TiN film is formed on the whole face, the TiN film is patterned, and an upper electrode 41a of the capacitance element 44 and an extraction electrode 44b which externally connects the upper electrode 41a to the wire 39b of the layer 39 are formed.例文帳に追加

その後、全面にＴｉＮ膜を形成し、このＴｉＮ膜をパターニングして、容量素子４４の上部電極４１ａと、この上部電極４１を第３配線層３９の配線３９ｂに電気的に接続する引出配線４１ｂを形成する。 - 特許庁

To realize satisfactory color reproduction in a liquid crystal display of field sequential image display system by eliminating the effect of crosstalk due to residual voltages of pixels and also to perform the fining of a display pixel by making the area of an auxiliary capacitance small.例文帳に追加

面順次方式による液晶表示装置において、画素残留電圧によるクロストークの影響をなくして良好な色再現性を実現するとともに、補助容量の面積を小さくして表示画素の微細化を可能とする。 - 特許庁

The medium 12 mechanodynamically connects the sensor elements 13 to each other and electrically connects the sensor elements 13 to each other and the electrodes 14 to the sensor elements 13, and it is preferably formed of a dielectric body with a capacitance component.例文帳に追加

媒体１２は、各センサ素子１３同士を機械力学的に接続するとともに各センサ素子１３同士並びに電極１４及びセンサ素子１３を電気的に接続し、誘電体により形成されキャパシタンス成分を有するものが好ましい。 - 特許庁

A holding part F holds the core 11, and holds flat electrodes 131 and 132 in a state faced to the surface of the core 11 without contacting it to generate predetermined coupling capacitance between the flat electrodes 131 and 132 and the core 11.例文帳に追加

保持部Ｆは、コア１１を保持するとともに、平板電極１３１，１３２とコア１１の間に所定の結合容量が発生するように、平板電極１３１，１３２を、コア１１の表面に非接触で対向させた状態に保持する。 - 特許庁

To provide a charging system capable of efficiently utilizing the capacitance of a combination battery by reducing the difference in terminal voltage between secondary batteries without promoting the deterioration in the secondary batteries having advanced deterioration, and to provide a battery pack and a charging method thereof.例文帳に追加

劣化が進んでいる二次電池の劣化を促進することなく、各二次電池の端子電圧の差を縮小し、組電池の電池容量を有効活用することができる充電システム、電池パック、及びその充電方法を提供する。 - 特許庁

To provide a controller for a semiconductor device capable of reducing both on-resistance and feedback capacitance of a hollow-gate-type planar MOSFET having a second gate electrode or a trench MOSFET having the second gate electrode.例文帳に追加

第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴ、または第２ゲート電極を設けたトレンチＭＯＳＦＥＴにおいて、オン抵抗と帰還容量の両者を低減するすることができる半導体装置の制御装置を提供する。 - 特許庁

At least one of the inductance Ls1 and the capacitance of the capacitors 110, 111 is adjusted such that a resonance frequency of the LC resonance circuit becomes a predetermined frequency to be suppressed out of frequency components included in a surge voltage.例文帳に追加

ＬＣ共振回路の共振周波数が、サージ電圧に含まれる周波数成分のうち、抑制しようとする所定周波数になるようにインダクタンスＬｓ１、コンデンサ１１０、１１１の容量の少なくともいずれかが調整されている。 - 特許庁

To provide a semiconductor device as a bipolar transistor which ensures remarkable improvement in high frequency characteristics by effectively lowering the base resistance while suppressing parasitic capacitance between the collector and the base, and to provide a method for manufacturing the same.例文帳に追加

コレクタ−ベース間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタとしての半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To restrain deterioration in reliability of a capacitor insulating film, which is caused by decrease in trench capacitance and electric field concentration, suppress diffusion of dopant of a charge storage electrode, prevent decrease of dopant concentration, and restrain increase in resistance of the charge storage electrode.例文帳に追加

トレンチキャパシタンスの低下、電界集中によるキャパシタ絶縁膜の信頼性の劣化を抑止でき、電荷蓄積電極のドーパントの拡散を抑制し、ドーパント濃度の低下を防止し、電荷蓄積電極の抵抗の上昇を抑制する。 - 特許庁

To detect a toner residual amount, using an existence electric power source, by generating an alternating current bias supplied to electrostatic capacitance detecting use, from a before-rectification alternating current high voltage for a direct current high voltage used in an image forming device.例文帳に追加

画像形成装置内で用いられる直流高電圧の整流前交流高電圧から、静電容量検知用途に供することのできる交流バイアスを生成することにより、既存の電源を用いてトナー残量検知を行う。 - 特許庁

A multiple printed circuit board 20 has many circuits, each including two circuits A, B of the same configuration in the board, and capacitance Ca and Cb are formed between counter electrodes 4A, 4B and wiring patterns 2A, 2B, respectively.例文帳に追加

複数取りプリント基板２０は、基板内に２つの同一構成の回路Ａ及びＢを含む多数の回路を有し、対向電極４Ａ及び４Ｂと配線パターン２Ａ及び２Ｂとの間に静電容量Ｃａ及びＣｂが夫々形成される。 - 特許庁

To provide an aluminum foil for an electrolytic capacitor electrode, capable of stably ensuring a high (100) face rate, producing a high capacitance after it is etched, and satisfying the request for reduced cost, even with a raw aluminum material having low aluminum purity.例文帳に追加

低純度のアルミニウム原料を使用した場合でも安定して高い（１００）面率を確保でき、エッチング処理により高レベルの静電容量を与えると共に、低コスト化の要求も満たす電解コンデンサー電極用アルミニウム箔地を提供すること。 - 特許庁

To turn OFF a charge transfer device without waiting for perfect movement of signal charges to the sense amplifier from the bit line pair for the semiconductor integrated circuit device having the bit line pair in which capacitance is divided in the ratios which are mutually different.例文帳に追加

互いに異なる比に容量分割されたビット線対を有する半導体集積回路装置に対して、電荷転送デバイスを、信号電荷が、ビット線対からセンスアンプに完全に移動するのを待たずにオフさせることを可能とすること。 - 特許庁