「Gate structure」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

To provide a buoyant gate for preventing backflow, which is easily constructed, hardly causes a wire to come off a winding machine drum due to the loosening of the wire, and can be installed even in a channel of a four-side watertight structure.例文帳に追加

施工が容易であり、ワイヤ弛緩に起因する巻上機ドラムからのワイヤ離脱が発生し難く、四方水密構造の流路にも設置可能な浮力式の逆流防止ゲートを提供する。 - 特許庁

To prevent a void on an end face of mold resin as less as possible by a functional lead at a position away from a gate in molding the mold resin, in a QFP type electronic equipment of a half-mold structure.例文帳に追加

ハーフモールド構造のＱＦＰタイプの電子装置において、モールド樹脂の成形時に、ゲートから遠い位置にある機能リードにてモールド樹脂の端面にボイドが発生するのを極力防止する。 - 特許庁

After an insulation film 19 is further provided to cover the silicon film 18, second heat treatment takes place on the silicon film 18 and the gate structure 13 covered with the insulation film 19.例文帳に追加

この非単結晶シリコン膜１８を覆ってさらに絶縁膜１９を設けた後、この絶縁膜１９により覆われた非単結晶シリコン膜１８およびゲート構造１３に第２の加熱処理を施す。 - 特許庁

The nonvolatile memory employs such a structure as the source-drain regions 23a, 24a, 23b and 24b extend in at least three directions from the channel region when viewed from the gate electrode 27 side on the plan view.例文帳に追加

そして、前記ゲート電極側２７から平面的に見たときに、前記ソース／ドレイン領域２３a、２４a、２３b、２４ｂが前記チャネル領域から少なくとも３方向に延びる構成を採用する。 - 特許庁

The gate electrode 12 is formed as a structure of a polysilicon layer 24 and WSi layer 26 laminated thereon having a sidewall 28 made of an insulating film such as SiN, etc.例文帳に追加

ゲート電極は、ポリシリコン層２４とポリシリコン層２４上に積層されたＷＳｉ層２６の積層構造として形成され、側面にＳｉＮ等の絶縁膜からなるサイドウォール２８を備えている。 - 特許庁

The at least one deep well region can be arranged such that the at least one trench defines at least one inactive gate structure without having an underlying deep well region.例文帳に追加

前記少なくとも１つの深い井戸領域は、少なくとも１つのトレンチがその下側に深い井戸領域を有さずに、少なくとも１つの活性ゲート構造体を規定するように配置することができる。 - 特許庁

A gate electrode 8, formed on a semiconductor layer 4, is composed by a lamination structure where a reaction layer 5 of a semiconductor layer 4 and a metal film, a metal oxide film 6, and a metal layer 7 are successively laminated.例文帳に追加

半導体層４上に形成するゲート電極８を、半導体層４と金属膜との反応層５、金属酸化膜６、及び、金属層７を順次積層させた積層構造で構成する。 - 特許庁

The semiconductor photodetector 10 has a pin structure where a p-type semiconductor layer 10b and an n-type semiconductor layer 11c are formed while sandwiching an i layer 10a between them in the lengthwise direction of the gate.例文帳に追加

半導体光検出素子１０は、ゲート長方向においてｉ層１０ａを挟むようにｐ形半導体層１０ｂとｎ形半導体層１１ｃとが形成されたｐｉｎ構造を有する。 - 特許庁

To provide a nonvolatile memory and manufacturing method thereof, having a novel cell structure having both a scalability equal to that of the floating gate type memory cell and high reliability equal or higher than an MNOS type memory cell.例文帳に追加

フローティングゲート型メモリセルに匹敵するスケーラビリティと、ＭＮＯＳ型メモリセルと同等以上の高い信頼性とを併せ持った新規なセル構造の不揮発性メモリおよびその製造方法を提供する。 - 特許庁

This can make the breakdown voltage between a contact 19 and the gate structure A improve since a spacing between the contact 19 and the metal electrode 9a becomes large compared with the case having no recess 11a.例文帳に追加

これにより窪み１１ａがない場合と比較して、コンタクト１９と金属電極９ａの間隔が大きくなるため、コンタクト１９とゲート構造Ａの間の耐圧を向上させることができる。 - 特許庁

There are provided a charge trap type memory device comprising a substrate and a gate structure having a charge trap layer formed of the complex of a nano particle on the substrate, and the method of manufacturing the same.例文帳に追加

本発明によれば、基板と、この基板上にナノ粒子の複合体で形成された電荷トラップ層を有するゲート構造体と、を備える電荷トラップ型メモリ素子と、その製造方法が提供される。 - 特許庁

To provide a manufacturing method for improving integration of a semiconductor device by multilayering and micronizing the structure of a GAA (Gate All Around) transistor in the semiconductor device provided with the GAA transistor.例文帳に追加

ＧＡＡ（Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ）トランジスタを備える半導体装置において、ＧＡＡトランジスタの多層化と構造の微細化により、半導体装置の集積度を高めるための製造方法を得る。 - 特許庁

The switching element 102 includes a body structure disposing a gate electrode 205, a first insulating layer 301a, a second insulating layer 302a, and a semiconductor layer 303a in this order from the side of the substrate 100.例文帳に追加

スイッチング素子１０２は、基板１００側から、ゲート電極２０５、第１の絶縁層３０１ａ、第２の絶縁層３０２ａ、半導体層３０３ａの順に配置された構造体を有する。 - 特許庁

To offer an integrated circuit structure comprising a pair of capacitors, which respectively have metal plates separated by an insulator, and a metal-gate semiconductor transistor which is electrically connected to the capacitors.例文帳に追加

絶縁体によって分離された金属プレートをそれぞれ有する一対のコンデンサと、コンデンサと電気的に接続された金属ゲート半導体トランジスタとを含む集積回路構造を提供すること。 - 特許庁

To provide a gate resistor arranging structure for power conversion equipment which reconciles the protection of a switching power device from surge voltage at ON-OFF of the switching power device and the reduction of switching loss.例文帳に追加

スイッチングパワーデバイスのオンオフ時におけるサージ電圧からのスイッチングパワーデバイスの保護と、スイッチング損失の低減との両立を図ることができる電力変換装置のゲート抵抗配置構造を提供する。 - 特許庁

To provide a quantitative analysis method and an auxiliary specimen for highly accurately measuring depthwise concentration distribution of an impurity element in a laminated structure with a polysilicon/gate oxide film formed therein on a silicon substrate.例文帳に追加

シリコン基板上のポリシリコン/ゲート酸化膜が形成された積層構造における不純物元素の深さ方向濃度分布を高精度に測定する定量分析方法および補助試料を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device having small contact resistance between a source electrode and a source region regarding a method of manufacturing a trench gate type semiconductor device having a trench contact structure.例文帳に追加

トレンチコンタクト構造を有するトレンチゲート型半導体装置の製造方法において、ソース電極とソース領域とのコンタクト抵抗が小さい半導体装置の製造方法を提供すること。 - 特許庁

To achieve a highly reliable compound semiconductor device having a stable threshold with a small variation and achieving a sufficient high breakdown voltage even when a gate recess structure is introduced to enable a normally-off operation.例文帳に追加

ゲートリセス構造を採用してノーマリーオフ動作を可能とするも、バラツキの小さい安定した閾値を有し、十分な高耐圧を実現する信頼性の高い化合物半導体装置を実現する。 - 特許庁

To improve an appearance property and opening/closing operability by a simple structure, and to sufficiently cope with a change in an angle even if an arrangement angle of the gate is varied.例文帳に追加

簡単な構造で外観性と開閉操作性とを向上させることができるものでありながら、門扉の配置角度が様々に変化した場合でも、その角度の変化に十分に対応可能とする。 - 特許庁

With this structure, oxidizing of the metal film is prevented to suppress rising in resistance of the gate electrode A when a contact hole is formed by the self-alignment process between adjoining side walls B.例文帳に追加

このような構造とすることにより、隣接するサイドウォールＢの間に自己整合的にコンタクトホールを形成するとき、金属膜の酸化を防止して、ゲート電極Ａの抵抗上昇を抑えることができる。 - 特許庁

To provide a semiconductor-device manufacturing method that reduces specific resistance by uniforming the interface roughness when forming a gate electrode film having a laminated structure of a conductive film and a metal film.例文帳に追加

導電膜と金属膜の積層構造のゲート電極膜を形成する時、界面の粗度を均一にすることにより、比抵抗を減少させる半導体素子の製造方法を提供する。 - 特許庁

To enable providing a plurality of same conductive-type transistors having different work functions each other in a semiconductor device having a metal insulator semiconductor (MIS) structure using a high-k film as a gate insulating film.例文帳に追加

ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることを可能にする。 - 特許庁

To obtain a semiconductor device of a structure, where boron in a polysilicon film is diffused into the side of a barrier film and the polysilicon film is surely prevented from being depleted in a P-type polymetal gate, and the manufacturing method of the semiconductor device.例文帳に追加

ｐ型ポリメタルゲートにおいて、ポリシリコン中のホウ素がバリア膜側に拡散し、ポリシリコンが空乏化するのを確実に防止した、半導体装置とその製造方法の提供が望まれている。 - 特許庁

To provide a monolithic electronic stable control IC for driving two MOS-gate electric power semiconductors, for example an electric power MOSFET or an IGBT, which are connected to a totem-pole or a half-bridge structure.例文帳に追加

トーテムポールまたは半ブリッジ構造に接続された２個のＭＯＳゲート電力半導体たとえば電力ＭＯＳＦＥＴまたはＩＧＢＴを駆動するための新規なモノリシック電子安定制御ＩＣ。 - 特許庁

The BOX region 102 is provided to near a perpendicular Lc down from the center of a gate structure part 130 and separates a drain region 112 and an extension drain region 108 from the p^- substrate 101.例文帳に追加

ＢＯＸ領域１０２は、ゲート構造部１３０の中心から下ろした垂線Ｌｃ付近まで設けられており、ドレイン領域１１２および拡張ドレイン領域１０８をｐ^-基板１０１から分離する。 - 特許庁

To provide a metal injection-molding device provided with a structure for preventing deformation in a molded product caused by a tension due to the cutting-off of a gate when molds are opened and the molded product is taken to a cavity side.例文帳に追加

型開き時のゲート切断の引っ張り力により成形品に変形が生じたり、成形品がキャビティ側に取られるのを防止する構造を備えた金属射出成形装置を提供する。 - 特許庁

To provide a semiconductor device having a wiring structure suited for preventing the deterioration of a gate insulation film and the generation of a leak current caused leeg electric charges in the etching steps of metal wiring layers.例文帳に追加

メタル配線層のエッチング工程における電荷チャージに起因するゲート絶縁膜の劣化及びリーク電流の発生を防止するのに適した配線構造を有する半導体装置を提供する。 - 特許庁

A first capacitor structure has a first dielectric layer (14), a first gate layer (16) and first and second lateral sides, and is overlaid on a first conductive type of channel area in a semiconductor substrate (4).例文帳に追加

第１のコンデンサ構造は、第１の誘電体層（１４）、第１のゲート層（１６）、第１及び第２の横方向サイドを有し、半導体基板（４）における第１の導電型のチャンネル領域上に重なる。 - 特許庁

To provide a GaN transistor comprising a gate electrode which is a semiconductor device of vertical structure for large current application with high breakdown voltage, using a nitride semiconductor excellent in electric characteristics.例文帳に追加

電気的特性に優れたナイトライド系半導体を用いて、高耐圧で大電流動作が可能な縦型構造の半導体装置であるゲート電極を備えたＧaＮ系トランジスタを提供する。 - 特許庁

According to this structure, the gate electrode 9 will not have the first and second n-type impurity regions 6A, 6B directly contact the first and second source/drain electrodes 7A, 7B.例文帳に追加

本構造によって、ゲート電極９と第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂないしは第１及び第２ソース／ドレイン電極７Ａ，７Ｂとが直接に接触することはない。 - 特許庁

This structure can suppress increase in the contact resistance due to H_2O discharged from the moisture-absorbing insulating film 15, even when a fine contact is formed between gate electrodes 12.例文帳に追加

この構造によれば、ゲート電極１２間に微小なコンタクトを形成する場合でも、吸湿性絶縁膜１５から放出されるＨ_2Ｏに起因するコンタクト抵抗の増大を抑制することができる。 - 特許庁

Furthermore, a transistor for controlling the trench capacitor C is disposed on the island-like semiconductor structure and that transistor is provided with a first source/drain 123, a second source/drain 124 and a gate electrode G.例文帳に追加

この他、このトレンチキャパシタＣを制御するトランジスタが島状半導体構造上に設置されており、このトランジスタには第一ソース／ドレイン１２３、第二ソース／ドレイン１２４とゲート電極Ｇとが備わっている。 - 特許庁

To solve the problems that electric field concentration occurs at a corner inside a chip (3) at the time of applying a voltage, a gate oxide film inside a trench groove (7) is destroyed and electric short-circuit occurs in the vertical power MOS of a trench structure.例文帳に追加

トレンチ構造の縦型パワーＭＯＳにおいて、電圧をかけたときにチップ（３）内のコーナーにおいて電界集中が起き、トレンチ溝（７）内のゲート酸化膜が破壊され、電気的にショートする。 - 特許庁

To provide a semiconductor device having a floating structure, that is, an insulated-gate type semiconductor device that intends further high breakdown voltage, while maintaining ON-resistance characteristics, and to provide a method for manufacturing the same.例文帳に追加

フローティング構造を有する半導体装置であって，オン抵抗特性を維持しつつさらなる高耐圧化が図られた絶縁ゲート型半導体装置およびその製造方法を提供すること。 - 特許庁

To provide the handy radio communication equipment where a gate of a window is easily processed, a structure of metallic dies in the case of manufacturing an outer package of a handy radio communication equipment main body is not made complicated and a water-proof effect is obtained.例文帳に追加

窓体のゲートの処理が容易で、ハンディ無線通信機本体外函製造時の金型構造が複雑にならず、かつ防水効果も得られるハンディ無線通信機を提供する。 - 特許庁

To provide a liquid crystal display which compensates image defects caused by the difference in wiring length of an inter connection line for a gate line and a data line by a capacitor in a laminated structure system and its manufacturing method.例文帳に追加

本発明は、ゲートライン及びデータライン相互接続線の配線長さの差による画像不良を積層構造方式のキャパシターで補償した液晶表示装置及びその製造方法を提供する。 - 特許庁

When a connecting beam 13 is arranged between the foot portions of the metallic gate-type rigid frame structure 1, the connecting beam 13 is mounted on an upper surface of the foundation concrete 11, and then it is fastened to the column portion 2.例文帳に追加

一方、函体は、内部に壁面をつけた連結梁１３付きの金属製門型ラーメン構造体１を２組並列におき、これをフレームとして天井、側壁面、床版を設置する。 - 特許庁

There is a second active region 104a positioned on the first gate structure 132 at a part that is between and adjacent to the first and second source/drain 150, 152.例文帳に追加

第１及び第２ソース／ドレイン１５０、１５２間及び第１及び第２ソース／ドレイン１５０、１５２に隣接する部位には第１ゲート構造物１３２上に位置する第２アクティブ領域１０４ａが具備される。 - 特許庁

To provide a hinge mounting structure for a truck gate with an outer wall side surface and a loading space side surface being safe and good in appearance, facilitating mounting and maintenance on a hinge and having superior strength and rigidity.例文帳に追加

蝶番への取付・保守が容易で、強度および剛性に優れ、且つ安全で外観のよい外壁側表面および荷台側表面を有するトラックあおりの蝶番取付構造を提供する。 - 特許庁

In the sidewall oxide film comprising the oxide films 40 and 50, the minimum value of the thickness of the first layer along the lateral side of the gate structure is smaller than the thickness of the second layer along the upper surface of the substrate 10.例文帳に追加

酸化膜４０，５０からなるサイドウォール酸化膜において、ゲート構造の側面に沿った第１の層の厚みの最小値は、基板１０の上面に沿った第２の層の厚みより小さい。 - 特許庁

In this manner, the necessary width is τ4max or less within the service area of the GF 13, and a reception gate width is 1/2 in comparison with the case where nothing is conducted, thereby contributing to a simplification of a structure of the receiving device.例文帳に追加

このように、ＧＦ１３のサービスエリア内では必要なゲート幅はτ4max以下となり、受信ゲート幅は何もしない場合と比較して１／２となり、受信装置の構成の簡易化に寄与する。 - 特許庁

To improve the current driving performance of a thin-film transistor by improving contact performance between source-drain electrodes and an oxide semiconductor thin-film layer, and to suppress generation of current rate limiting by suppressing resistance in a film thickness direction of the oxide semiconductor thin-film layer from the source-drain electrodes to a channel in a top gate type structure.例文帳に追加

ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性を向上させ、薄膜トランジスタの電流駆動能力を向上させることを解決課題とする。 - 特許庁

By noting that in a GaAsFFT used for a local oscillation its low phase-noise and its power are made more important than its high-frequency characteristic, its gate and its source are so made to intersect each other in their coupling portion as to give it a two-layer wiring structure.例文帳に追加

局部発振用ＧａＡｓＦＥＴでは高周波特性よりも低位相雑音やパワーが重要であることに着目し、ゲートとソースの連結部で交差させ、２層配線にする。 - 特許庁

Also, LDD 717 to 720, which do not overlap on the gate wiring, are arranged on an n-channel type TFT 804 where an image part is formed, and a TFT structure, having a small OFF current value is realized.例文帳に追加

また、画素部を形成するｎチャネル型ＴＦＴ８０４にはゲート配線に重ならないＬＤＤ領域７１７〜７２０が配置され、オフ電流値の小さいＴＦＴ構造が実現される。 - 特許庁

In the nano-tube structure, in order to control the charge carriers to pass through the paths, there is a conductive band which is locally modified within the gate region doping or the like.例文帳に追加

前記ナノチューブ構造体には、前記パス内における電荷キャリアの通過を制御するために、例えばドーピングなどの手段によって前記ゲート領域内で局部的に修正された伝導帯がある。 - 特許庁