「Gate structure」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The metal gate electrode having a structure in which a work function control layer 5 containing N etc., an intermediate layer 6 containing Si or Al, and a low resistance layer 7 of MoN layer etc. are laminated through a gate insulating film 4 is formed on a semiconductor substrate 2.例文帳に追加

半導体基板２上に、ゲート絶縁膜４を介して、Ｎ等を含有する仕事関数制御層５、ＳｉまたはＡｌを含んだ中間層６、およびＭｏＮ層等の低抵抗層７が積層された構造を有するメタルゲート電極を形成する。 - 特許庁

The nonvolatile semiconductor memory device comprises a laminate structure ML, a selection gate electrode SG, a semiconductor pillar SP, a storage layer 48, an inside insulating film 42, an outside insulating film 43, and a selection gate insulating film SGI.例文帳に追加

実施形態によれば、積層構造体ＭＬと、選択ゲート電極ＳＧと、半導体ピラーＳＰと、記憶層４８と、内側絶縁膜４２と、外側絶縁膜４３と、選択ゲート絶縁膜ＳＧＩと、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

The criteria and the actual gate that could be passed depended upon the period, but Sekkan, imperial princes, ministers, Daisojo (head priest) who already had Teguruma no senji (special permission from the Emperor to enter the imperial palace in a hand cart) were eligible and was decided upon by the person's position and the actual structure of the court gate. 例文帳に追加

資格や実際に通過できる門は時期によって異なるが、摂関・親王・大臣・大僧正のうち既に輦車宣旨を受けている者が主たる対象者であり、対象者の身分や宮門そのものの構造によって決定されていた。 - Wikipedia日英京都関連文書対訳コーパス

Because of the integrated Fin FET/thick polycilicon-containing gate structure, an Fin FET having the threshold voltage which is compatible with the present CMOS circuit design and the gate electrode the resistivity of which is lower than that of the conventional symmetrical Fin FET can be manufactured.例文帳に追加

この一体化されたＦｉｎＦＥＴ／厚いポリシリコン含有ゲート構造によって、しきい電圧が現行のＣＭＯＳ回路設計と両立し、かつゲート電極の抵抗率が従来の対称ＦｉｎＦＥＴよりも低いＦｉｎＦＥＴの製造が可能になる。 - 特許庁

To provide a structure of a semiconductor device and its manufacturing method capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

To avoid the local rising of the temperature of a mold in the vicinity of a gate part by improving the structure in the vicinity of the gate part of a hot runner in a press mold, an injection mold or the like not only to eliminate molding failure but also to enhance the heat efficiency of the hot runner.例文帳に追加

モールドプレス成形用金型、射出成形用金型等において、ホットランナのゲート部付近の構造を改良することにより、ゲート部付近における型温の局部的上昇を回避して、成形不良をなくすとともに、ホットランナの熱効率を高める。 - 特許庁

To provide a semiconductor device where the freedom in the structure of a gate electrode or a channel part increases by making the gate electrode which specifies the channel region of a MISFIT into a new structure which enables in its turn the reduction of the surface area of the board occupied by single MISFIT, or the increase of the drain current of the MISFIT, and the control of a multivalent digital signal with a single MISFIT.例文帳に追加

MISFETのチャネル領域を規定するゲート電極を新規な構造とすることで、ゲート電極またはチャネル部の構造の自由度が飛躍的に増大し、ひいては単一のMISFETが占有する基板表面面積の縮小、あるいはMISFETのドレイン電流の増加や、単一のMISFETでの多値のデジタル信号の制御が可能になる半導体装置を提供する。 - 特許庁

Furthermore, this semiconductor device comprises a source/drain region 7 selectively formed in the main plane of the silicon substrate 1, and a Co silicide layer 8 formed, so as to extend from the upper plane of the source/drain region 7 exposed from the sidewall 6 and the gate structure downward of an end part of the gate structure, in the principal plane of the silicon substrate 1.例文帳に追加

また、半導体装置は、シリコン基板１の主面内に選択的に形成されたソース・ドレイン領域７と、シリコン基板１の主面内において、サイドウォール６及びゲート構造から露出するソース・ドレイン領域７の上面から、ゲート構造の端部の下方にまで延在して形成されたＣｏシリサイド層８とを備えている。 - 特許庁

By adding the subsidiary pattern in the hole as separated by a designated distance from the ring gate pattern 122 having a vertical symmetric structure, variation of critical dimensions (CD) in a pair of ring gate patterns having a vertical symmetric structure is reduced, where CD due to lens aberration between adjacent patterns must be the same, and a fine pattern is precisely formed.例文帳に追加

上下対称構造を有するリングゲートパターン１２２の穴中に一定距離離隔して補助パターン１２４を追加することによって、隣り合うパターン間で生じるレンズ収差によるＣＤが一致しなければならない１対の上下対称構造を有するリングゲートパターン間の臨界寸法変化を減らし、微細化パターンを正確に形成することができる。 - 特許庁

To provide a semiconductor device with a MOS structure capable of solving problems such as fermi-level pinning, gate electrode depletion, and diffusion phenomena; and capable of appropriately adjusting (controlling) a threshold voltage by using a material suitable for respective gate electrodes of the MOS structure with different threshold voltages by a more simplified manufacturing process.例文帳に追加

本発明は、フェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決することができ、より簡略化した製造プロセスにより、閾値電圧が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値電圧を適切に調整（制御）することができる、ＭＯＳ構造を有する半導体装置を提供する。 - 特許庁

To provide a supporting frame capable of securing stability of the supporting frame for holding a structure such as a fence, a gate, a greenhouse to be installed, neither cutting nor breaking a waterproof sheet laid on a rooftop and firmly supporting the structure in greening the rooftop.例文帳に追加

屋上の緑化に当って、設置されるフェンス・ゲート・温室等構造体を支持する支持枠の安定性を確保し、また、屋上に敷設されている防水シートを切欠くことなく、構造体を強固に支持できる支持枠を提供する。 - 特許庁

The nitride semiconductor device having the field plate structure is characterized in that no carrier is present in a nitride semiconductor layer 13 right below the inclined plane portion of the field plate structure when a control voltage for off control is applied to a gate electrode 18.例文帳に追加

フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 - 特許庁

A nonvolatile memory cell includes: a semiconductor substrate 100; a charge trap structure 150 formed on the semiconductor substrate and including an insulating film and a plurality of carbon nano crystals embedded in the insulating film; and a gate 160 formed on the charge trap structure.例文帳に追加

半導体基板１００と、半導体基板上に形成され、絶縁膜および絶縁膜内に埋め込まれた複数の炭素ナノクリスタルを含む電荷トラップ構造物１５０と、電荷トラップ構造物上に形成されたゲート１６０と、を含む。 - 特許庁

Even when damage intensity or an antenna rate is made different for the plural antenna parts of the conductive member in the multi-layered structure, the total amounts of the damages of the gate insulating film can be accurately calculated, and the integrated circuit device in the optimal structure can be designed with satisfactory efficiency.例文帳に追加

多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違してもゲート絶縁膜のダメージ総量を正確に算出でき、最適な構造の集積回路装置を良好な効率で設計できる。 - 特許庁

The manufacturing method includes the steps of forming a SIMOX structure to a substrate 10, forming a buffer layer 12, forming a high resistance layer 13, forming a MOS gate structure, and removing at least part of the rear side of the substrate.例文帳に追加

基板１０にＳＩＭＯＸ構造を形成する工程と、バッファ層１２を形成する工程と、高抵抗層１３を形成する工程と、ＭＯＳゲート構造を形成する工程と、基板裏面の少なくとも一部を除去する工程とを具備する。 - 特許庁

A semiconductor device 100 has a three-layer structure for an insulating layer 23 located below a gate electrode 22, the three-layer structure of a thermally-oxidized film 231 (a first layer), an NSG film 232 (a second layer), and a PSG film 233 (a third layer) in order from a wall surface side of a trench.例文帳に追加

半導体装置１００は，ゲート電極２２の下に位置する絶縁層２３を，トレンチの壁面側から順に，熱酸化膜２３１（１層目），ＮＳＧ膜２３２（２層目），ＰＳＧ膜２３３（３層目）の３層構造をなしている。 - 特許庁

An optical logical element (gate) is produced by forming the liquid crystal photodiode produced by the aforementioned method into a two-layer structure and using the obtained structure.例文帳に追加

この際、印加電圧を４Ｖから１５Ｖへと高くする、紫外光照射時間を長くする、およびパルス的に電圧を印加し、それと同期して紫外光を照射する等の方法をとることによって、非対称性の液晶光ダイオード素子を製造する。 - 特許庁

To realize a method for manufacturing a multi-layered resist structure substrate and a T type dummy gate structure substrate, which can form a coated oxide film layer of a uniform thickness, can easily remove a resist layer and can prevent reduction in mechanical strength of the substrate.例文帳に追加

塗布酸化膜層の厚みが均一であり、かつ、レジスト層の除去が容易であり、さらに、基板の機械的強度の低下を生じることのない多層レジスト構造基板およびＴ型ダミーゲート構造基板の製造方法を提供する。 - 特許庁

For the capacitor structure of an integrated circuit, a nonvolatile memory cell 10 which has embodied on embedded capacitor structure 12 includes a metal oxide semiconductor(MOS) path transistor 14 made of a source region 16 and a drain region 18 made in a substrate 20, and a gate 22.例文帳に追加

埋め込みコンデンサ構造１２を具現化した不揮発性メモリ・セル１０には、基板２０に形成されたソース領域１６及びドレイン領域１８によって形成される金属酸化物半導体（ＭＯＳ）パス・トランジスタ１４と、ゲート２２も含まれている。 - 特許庁

Drain electrodes 17a, 17b of high withstand voltage NMOSFETs 12a, 12b, which are level shift devices, are provided inside the high withstand voltage junction terminal structure 34, and a gate electrode and a source electrode of the NMOSFETs are provided outside the high withstand voltage junction terminal structure 34.例文帳に追加

レベルシフト素子である高耐圧ＮＭＯＳＦＥＴ１２ａ，１２ｂのドレイン電極１７ａ，１７ｂを高耐圧接合終端構造３４の内側に設けるとともに、そのゲート電極およびソース電極を高耐圧接合終端構造３４の外側に設ける。 - 特許庁

Each of the field-effect transitor cells 20 has a structure of a MOSFET and a drain region 2 and a source region 3 are formed on the main surface of the P-type silicon substrate 1 with spacing and a gate electrode 16 is formed on the channel part 4 between both regions 2, 3 through a gate insulating film 5.例文帳に追加

各電界効果型トランジスタセル２０は、ＭＯＳＦＥＴの構造を有し、ｐ形シリコン基板１の主表面側にドレイン領域２とソース領域３とが離間して形成され、両領域２，３間のチャネル部４上にゲート絶縁膜５を介してゲート電極１６が形成されている。 - 特許庁

In the CCD-type solid-state image pickup element (CCD) 1, a first drain structure D_1 discharging a surplus of the electric signals which are read by a gate electrode 3 is disposed adjacently to an accumulation CCD cell 4 (adjacent cell 4_1) adjacent to the gate electrode 3 in a plurality of accumulation CCD cells 4.例文帳に追加

ＣＣＤ型固体撮像素子（ＣＣＤ）１において、ゲート電極３で読み出された電気信号の余剰分を排出する第１ドレイン構造Ｄ_1を、複数個の蓄積用ＣＣＤセル４のうちでゲート電極３に隣接した蓄積用ＣＣＤセル４（隣接セル４_1）に隣接して設ける。 - 特許庁

To provide a method for manufacturing a semiconductor device which never damages a metal film of an upper layer as a method for manufacturing a semiconductor device including an FET having a T-shaped gate structure such that the gate is both shortened in the length and reduced in resistance at the same time.例文帳に追加

ゲート長の短縮化並びにゲート抵抗の低減化を同時に実現するＴ型ゲート構造を有するＦＥＴを含む半導体装置の製造方法において、上層の金属膜に損傷を与えることのない半導体装置の製造方法を提供する。 - 特許庁

A side wall insulation film 17 is formed at the side surface of a gate structure 60 provided on a semiconductor substrate 1, and the epitaxial layers 19a, 19b are formed on the self-alignment basis on the n-type impurity regions 13a, 13b to provide the side wall insulation film 17 against the gate electrode 50.例文帳に追加

半導体基板１上に設けられたゲート構造６０の側面にサイドウォール絶縁膜１７を形成し、ゲート電極５０との間にサイドウォール絶縁膜１７が介在するように、ｎ型不純物領域１３ａ，１３ｂ上に自己整合的にエピタキシャル層１９ａ，１９ｂを形成する。 - 特許庁

A plurality of silicon nanowires 11 having a gate insulating film 12 on a side are separated in parallel one another for arrangement, and a gate electrode 13 is provided so that the plurality of silicon nano wires 11 can be buried around the silicon nanowires 11, thus obtaining the integrated quantum thin-line transistor having a columnar structure.例文帳に追加

側面にゲート絶縁膜１２を有する複数のシリコンナノワイヤー１１を互いに平行にかつ互いに分離して配置し、これらのシリコンナノワイヤー１１の周囲にそれらを埋め込むようにゲート電極１３を設けることにより柱状構造の集積型量子細線トランジスタを得る。 - 特許庁

In the programmable logic circuit, a gate circuit realizing one logic function with a circuit change by structure data and exchange of wiring by a wiring switch portion is made common to a gate circuit realizing only the one logic function and other logic functions belonging to an NPN equivalence or the like.例文帳に追加

プログラマブル論理回路は、構成データによる回路変更および配線スイッチ部による配線の入れ替えにより、一の論理関数を実現するゲート回路を、該一の論理関数とＮＰＮ同値類に属する他の論理関数のみを実現するゲート回路と共通させている。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of preventing a short circuit between gate electrodes caused by a void existing in an insulating body upon manufacturing the semiconductor device, narrow in the width of an element separating region formed by employing an STI (shallow trench isolation) method and having a groove gate structure.例文帳に追加

ＳＴＩ法を用いて形成した素子分離領域の幅が狭く、かつ溝ゲート構造を有する半導体デバイスを製造するにあたり、絶縁体中に存在するボイドによるゲート電極間のショートを防止できる半導体装置の製造方法を提供する。 - 特許庁

To provide a pump gate causing no back-flow of water even if a pump is removed in spite of a simple structure, capable of smoothly removing the pump even if the water level of a water course on a downstream side is high, increasing cut-off performance and, at the same time, shortening a dimension between both faces of the pump gate.例文帳に追加

簡単な構造でありながらポンプを引き上げても水の逆流がなく、また下流側水路の水位が高くてもポンプを円滑に取り外すことができ、さらに止水性能を高めるとともにポンプゲートの面間寸法を短縮することができるポンプゲートを提供する。 - 特許庁

In a bottom-gate structure thin film transistor, an oxide insulating layer as a channel protecting layer is formed on part of an oxide semiconductor layer superimposed on a gate electrode layer, and during the formation of the oxide insulating layer, an oxide insulating layer for covering a peripheral portion (including a side surface) of the oxide semiconductor layer is formed.例文帳に追加

ボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部にチャネル保護層となる酸化物絶縁層を形成し、その酸化物絶縁層の形成時に酸化物半導体層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。 - 特許庁

To reduce the current collapse as well as the gate leak current to improve gate breakdown voltage and reduce dark current, in a nitride semiconductor field-effect transistor having the multi-layered structure of nitride silicon film and a high dielectric film.例文帳に追加

本発明が解決しようとする課題は、窒化珪素膜と高誘電体膜の多層構造を有する窒化物半導体電界効果トランジスタにおいて、電流コラプスを低減し、ゲートリーク電流を低減させゲート耐圧を向上させるとともに、暗電流を低減させることである。 - 特許庁

In the semiconductor device having an MOS transistor 100 of a LOCOS offset structure on a silicon substrate 1, a source electrode 21 extends to the upper part of the gate electrode 11 and is formed so as to surround at least the side of a second drain plug 33 where the gate electrode 11 is provided.例文帳に追加

ＬＯＣＯＳオフセット構造のＭＯＳトランジスタ１００をシリコン基板１に有する半導体装置であって、ソース電極２１はゲート電極１１の上方まで延ばされ、かつ第２ドレインプラグ３３のうちの少なくともゲート電極１１側を包囲するように形成されている。 - 特許庁

A logic gate cell includes a special terminal structure and then when logic gate cells are arranged at specified near positions, a wiring connection is made using only first and second metal wiring layers to increase wiring re sources of an upper layer, thereby reducing the layout area.例文帳に追加

論理ゲートセルの端子構造を特別なものとし、論理ゲートセル同士を特定の近接位置に配置したときに、第一および第二の金属配線層のみで配線接続を完結することにより、上層の配線資源を増加させることでレイアウト面積を削減する。 - 特許庁

The device structure is such that an n-channel MISFET region and a p-channel MISFET region are formed, the n-channel MISFET has a first metal silicide film 115 for its gate electrode, and the p-channel MISFET has a second metal silicide film 119 for its gate electrode.例文帳に追加

ＮチャネルＭＩＳＦＥＴ領域とＰチャネルＭＩＳＦＥＴ領域とを形成し、ＮチャネルＭＩＳＦＥＴのゲート電極として第１の金属シリサイド膜１１５を、ＰチャネルＭＩＳＦＥＴのゲート電極として第２の金属シリサイド膜１１９をもつ構造とする。 - 特許庁

This vacuum gate valve comprises a deformable ring of elastic valve element 100, and its structure can be simplified extensively, and the cost can be reduced compared with conventional gate valves, by opening and closing an opening 5 by deforming the elastic valve element 100 by a driving actuator 10.例文帳に追加

本発明による真空ゲートバルブは、弁体が変形自在な輪状の弾性弁体(100)よりなり、この弾性弁体(100)を駆動アクチュエータ(10)により変形させて開口(5)に対する開閉を行うことによって、従来よりも大幅に簡略化及び低価格化を得る構成である。 - 特許庁

In the flash EEPROM formed as above, when electrons are emitted from the floating gate electrode of the flash EEPROM of floating gate transistor structure toward the semiconductor substrate, the flash EEPROM turns to a depletion type, and when the EEPROM is a reading operation, it is back biased.例文帳に追加

このようなフラッシュＥＥＰＲＯＭにおいて、浮遊ゲート型トランジスタ構造であるフラッシュＥＥＰＲＯＭの浮遊ゲート電極から電子を半導体基板側に放出する動作ではフラッシュＥＥＰＲＯＭがディプレッション型になるようにし、その読み出し動作ではバックバイアスをかける。 - 特許庁

Due to such a structure, the second thin-film transistor 15 suppresses the quantity of current, and further reduces the probability of shortcircuiting between the source/drain electrode 19 and the gate electrode 21 than that between the source/drain electrode 20 and the gate electrode 21.例文帳に追加

かかる構成により第２薄膜トランジスタ１５は、電流量の減少を抑制しつつ、ソース／ドレイン電極１９とゲート電極２１との間における短絡発生確率を、ソース／ドレイン電極２０とゲート電極２１との間における短絡発生確率よりも低減している。 - 特許庁

In a structure of a field emission display, having a cathode electrode with an emitter 43, a gate electrode 42, and an anode electrode 45, the gate electrode 42 and the cathode electrode 43 are arranged on the same plane and so that the display regions of these electrodes are parallel to each other.例文帳に追加

エミッタ付カソード電極４３、ゲート電極４２、アノード電極４５を持つフィールドエミッションディスプレイの構造において、ゲート電極４２とカソード電極４３とを、同一平面上に、かつ、これらの電極の表示部領域がお互いに平行になるように配置する。 - 特許庁

In an IGBT having a vertical trench gate structure, n-type emitter regions 4 extend in a predetermined direction in a primary surface MS of a semiconductor substrate 1, and trenches 1a each including a gate electrode 7 in its inside extend in the direction crossing the n-type emitter regions 4.例文帳に追加

縦型のトレンチゲート構造のＩＧＢＴにおいて、半導体基板１の主表面ＭＳにおいてｎ型エミッタ領域４は所定方向に延在しており、ゲート電極層７を内部に有する溝１ａはｎ型エミッタ領域４と交差する方向に延在している。 - 特許庁

The process comprises, as main components, 1) a process for manufacturing a removable side wall for manufacturing the ultra-short channel and the side wall control gate with or without a step structure, and 2) the formation of the control gate, by self-alignment, on a storage nitride film and the impurity film.例文帳に追加

本プロセスで用いられる主要素は、１）ステップ構造を有するか、または無しで、超短チャネルおよびサイドウォール制御ゲートを製造するための、除去可能なサイドウォールの製造プロセス、および２）蓄積窒化膜および不純物膜上の制御ゲートの自己整合による形成である。 - 特許庁

To reduce fixed charges in a gate insulating film and to lower the film forming temperature of a semiconductor polycrystalline film by a direct growing method in order to achieve a bottom gate structure TFT using a directly grown polycrystalline silicon film for a channel layer in order to obtain a display panel with an excellent display performance at a low cost.例文帳に追加

表示性能の優れたディスプレイパネルを安価に得るため、直接成長多結晶シリコン膜をチャネル層に用いたボトムゲート構造TFTを実現するために、ゲート絶縁膜中の固定電荷を低減し、かつ直接成長法による半導体多結晶膜の成膜温度を低温化する。 - 特許庁

To provide a field emission display comprising a gate electrode plate of strut structure requiring no support for a negative electrode plate, a positive electrode plate and a gate electrode plate by struts of more than necessary at jointing process, with simplified manufacturing process of the field emission, capable of increasing productivity.例文帳に追加

接合プロセスで必要以上の支柱により陰極および陽極板とゲート極板を支える必要はなく、フィールドエミッションの製造プロセスを簡易化し、生産率を増加させることができる支柱構造のゲート極板を含むフィールドエミッションディスプレイを提供する。 - 特許庁

By connecting dam sluice gate piers 31-35 and a management bridge 40 using the damper 70 to be rigid-frame in earthquake, a temperature load is released at a normal time and the rigid-frame structure is provided in the case of earthquake, thereby improving an earthquake resistance performance of the dam sluice gate piers 31-35.例文帳に追加

この発明の地震時ラーメン化ダンパー７０を用いて、ダム水門柱３１〜３５と管理橋４０を連結することにより、常時においては、温度荷重を解放し、地震時はラーメン構造化することで、ダム水門柱３１〜３５の耐震性能を向上させることが可能となる。 - 特許庁

To provide a side door structure of a vehicle capable of surely preventing interference between a side door and a tail gate, while largely securing an occupant boarding-alighting opening quantity of the side door and a cargo room opening quantity of the tail gate, and satisfying a request on design of an external shape of the vehicle.例文帳に追加

本発明は、車両外形のデザイン上の要請を満たし、サイドドアの乗員乗降用開口量と、テールゲートの荷室用開口量とを大きく取る事が出来、同時に、サイドドアとテールゲートの干渉を確実に防止することが出来る車両のサイドドア構造を提供する。 - 特許庁

To provide a field emission display comprising a gate electrode plate of strut structure unnecessary to support a negative electrode plate, a positive electrode plate and a gate electrode plate by struts of more than necessary at jointing process, with simplified manufacturing process of the field emission, capable of increasing productivity.例文帳に追加

接合プロセスで必要以上の支柱により陰極および陽極板とゲート極板を支える必要はなく、フィールドエミッションの製造プロセスを簡易化し、生産率を増加させることができる支柱構造のゲート極板を含むフィールドエミッションディスプレイを提供する。 - 特許庁

A method for manufacturing the semiconductor device includes a step of sequentially forming the polycrystalline silicon film 5, the tungsten silicide film 6 and an insulating film 7 on the gate insulating film 4 of the main surface of a semiconductor substrate 1, a step of patterning them, and a step of forming the gate electrode 8 having the laminated structure of the polycrystalline silicon film 5 and the tungsten silicide film 6.例文帳に追加

半導体基板１の主面のゲート絶縁膜４上に、多結晶シリコン膜５、タングステンシリサイド膜６および絶縁膜７を順に形成し、それらをパターニングして多結晶シリコン膜５およびタングステンシリサイド膜６の積層構造を有するゲート電極８を形成する。 - 特許庁