「Gate structure」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

In this manufacturing method for a field electron emission type display of a 3 pole structure type, a catalyst metal layer 27 is formed only within a gate hole 26 of a gate electrode layer 24 and an insulating layer 23 is formed at a temperature of 300 °C or higher.例文帳に追加

３極構造型の電界電子放出型表示装置の作製方法において、触媒金属層２７をゲート電極層２４のゲート孔２６内にのみ形成すると共に、絶縁層２３を３００℃以上の温度で形成する。 - 特許庁

A partially missing part is formed on a surface of an n+ emitter region 9 on surfaces between gate electrodes 7 of a MOS gate structure to form a surface pattern for expanding a surface area of a p+ contact region 9 surrounded by a surface of the n+ emitter region 9.例文帳に追加

ＭＯＳゲート構造のゲート電極７間の表面で、ｎ^+エミッタ領域９表面に一部欠落部を設け、このｎ^+エミッタ領域９表面に囲まれたｐ^+コンタクト領域９の表面積を拡張させる表面パターンとする。 - 特許庁

A p-type base layer 5, a n-type source layer 6, a gate insulating film 7, and a gate electrode 8 constituting a MOSFET structure are formed in the region, where n-type drift layers 2, barrier insulating films 3, and p-type drift layers 4 are arranged alternately and repeatedly.例文帳に追加

ｎ型ドリフト層２、バリア絶縁膜３、ｐ型ドリフト層４が交互に繰り返して配列された領域内に、ＭＯＳＦＥＴ構造を構成するｐ型ベース層５、ｎ型ソース層６、ゲート絶縁膜７およびゲート電極８を設ける。 - 特許庁

To provide a semiconductor device having a structure capable of preventing the surface of a gate electrode from becoming lower than that of a semiconductor layer even if cleaning treatment comprising oxidation treatment and oxide film removal treatment is performed after gate electrode formation.例文帳に追加

ゲート電極の形成後に酸化処理および酸化膜除去処理からなる洗浄処理が行われても、ゲート電極の表面が半導体層の表面よりも下がるのを防止することができる構造の半導体装置を提供する。 - 特許庁

To provide a block body and a stacking structure of a gate or a wall, for improving ventilation performance needless to say on a scenery, and improving the environmental deterioration such as the crime prevention or a heat island, though being the block body used for the gate or the wall.例文帳に追加

本発明は、門又は塀に使用するブロック体であるが、景観上は勿論通風性の向上及び防犯上或いはヒートアイランド等の環境悪化を改善するためのブロック体及び門又は塀の積み重ね構造の提供。 - 特許庁

To prevent deterioration of a surface profile when AlN films of a crystal thin film having a lattice constant/thermal expansion coefficient different from that of a base crystal is used as a gate insulating film in a GaN-HEMT of an insulating gate structure.例文帳に追加

絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜のＡｌＮ膜等をゲート絶縁膜として用いた時に、表面形状の劣化が生じることを防止する。 - 特許庁

By such a structure, the gate electrode 12 is made to have a gate voltage potential and a channel region is made to be on, which enables a current to flow easily between an n^+-type drain region 10 and an n^+-type source region 9.例文帳に追加

このような構造により、サージが印加されたときに、ゲート電極１２にゲート電位を持たせることができ、チャネル領域をオンさせられるため、ｎ^+型ドレイン領域１０とｎ^+型ソース領域９との間で電流が流れ易くなるようにできる。 - 特許庁

In the method of manufacturing a floating gate memory structure, the floating gate is composed of a single crystal semiconductor material, and is grown epitaxially on a single crystal substrate by selective epitaxial growth for growing in the lateral direction on a tunnel oxide layer 2.例文帳に追加

フローティングゲートメモリ構造を作製する方法に関し、フローティングゲートは単結晶半導体材料からなり、トンネル酸化物層２の上に横方向に成長する、選択エピタキシャル成長により、単結晶基板上にエピタキシャル成長される。 - 特許庁

This transistor has a structure in which a heat conducting member 3a having a thermal conductivity higher than that of a gate insulation layer is provided so as to at least thermally couple to a gate electrode 3, corresponding to only either of a source region 12 and a drain region 13.例文帳に追加

ソース領域１２及びドレイン領域１３のいずれか一方のみに対応して、ゲート絶縁層に比して高い熱伝導率を有する伝熱部材３ａが、ゲート電極３に少なくとも熱的に連結して設けられた構成とする。 - 特許庁

To provide a semiconductor device, equipped with a gate electrode of polymetal laminated structure composed of a polysilicon film and a metal film, and to provide a method for manufacturing the same, where the gate electrode of a PMOSFET can be prevented from being depleted.例文帳に追加

ポリシリコン膜と金属膜とを積層したポリメタル構造のゲート電極を有する半導体装置及びその製造方法に関し、ＰＭＯＳＦＥＴのゲート電極の空乏化を抑制しうる半導体装置及びその製造方法を提供する。 - 特許庁

The method for manufacturing the semiconductor device having a structure with a crystalline semiconductor layer with a catalitic element added, a gate insulating film, and a gate electrode laminated on an insulating substrate in this order includes a light irradiating process for irradiating the light that passes through the crystalline semiconductor layer and is absorbed by the gate electrode to the gate electrode.例文帳に追加

絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含む半導体装置の製造方法である。 - 特許庁

In a semiconductor device, a first MOS structure includes a first gate dielectric arranged on a substrate, a first work function metal layer formed on the first gate dielectric, and a first silicide arranged on the first work function metal layer; and a second MOS structure includes a second gate dielectric arranged on the substrate, a second work function metal layer formed on the second gate dielectric, and a second silicide arranged on the second work function metal layer.例文帳に追加

半導体デバイスであって、第１MOS構造は、基板上に配置された第１ゲート誘電体、前記第１ゲート誘電体上に配置された第１仕事関数金属層、および前記第１仕事関数金属層上に配置された第１ケイ化物を含み、且つ第２MOS構造は、前記基板上に配置された第２ゲート誘電体、前記第２ゲート誘電体上に配置された第２仕事関数金属層、および前記第２仕事関数金属層上に配置された第２ケイ化物を含む半導体デバイス。 - 特許庁

In a field effect transistor including a control circuit board equipped with a gate electrode having a trapezoidal structure, a T type structure, and a Y type structure, the application type resin film is interposed between the control circuit board and the sealing resin.例文帳に追加

台形型構造、Ｔ型構造またはＹ型構造をもつゲート電極を有する制御回路基板と封止樹脂とを備えてなる電界効果型トランジスタにおいて、 前記制御回路基板と前記封止樹脂との間に塗布型樹脂膜を介在させることを特徴とする電界効果型トランジスタ。 - 特許庁

In the above structure, even when gate electrodes of two thyristors in the light emitting section which are connected to identical thyristors in the transmission section are not separated, it is possible to simplify the structure of the element and to reduce a chip in size in the structure wherein the two cathode islands are placed on a common island of the gates.例文帳に追加

このような構造をとるときに、同じ転送部サイリスタに接続された２個の発光部サイリスタのゲート電極を別々にとらなくても、共通のゲートの島の上に２つのカソード島を置いた構造の方が、素子構造が簡単となり、チップを小型に作ることができる。 - 特許庁

To provide a gate structure for a disaster prevention, the cost of which is reduced and in which water inflow from an entrance for a facility can be interrupted rapidly and surely at any time as required.例文帳に追加

安価にして、必要な際には何時でも迅速かつ確実に、施設の入口から浸入する水の流れを遮断できる防災用ゲート構造を提供する。 - 特許庁

To provide a semiconductor device which achieves highly reliable trench contact structure of an electrode, which is formed by self-alignment using gate trenches as a mask, and to provide a manufacturing method of the semiconductor device.例文帳に追加

ゲートトレンチをマスクにしたセルフアラインによる電極のトレンチコンタクト構造を高い信頼性で実現できる半導体装置及びその製造方法を提供する。 - 特許庁

Each of the chambers 15 can communicate with the substrate transfer chamber through a structure in which one of side parts 20 that constitute the chamber 15 is connected with the substrate transfer chamber 14 through gate valves 21 and 26.例文帳に追加

各チャンバ１５のそれぞれは、チャンバ１５を構成する１つの辺部２０と基板搬送室１４とがゲートバルブ２１，２６を介して連通可能に接続されている。 - 特許庁

To provide an MOSFET semiconductor device including a trench gate structure, capable of reducing ON resistance and improving destruction resistance characteristics, and a manufacturing method thereof.例文帳に追加

オン抵抗の低減と破壊耐量特性を向上させることが可能なトレンチゲート構造を有するＭＯＳＦＥＴ型半導体装置とその製造方法を提供する。 - 特許庁

To provide a MOSFET semiconductor device including a trench gate structure capable of reducing on-resistance and improving insulating performance, and a manufacturing method thereof.例文帳に追加

オン抵抗の低減と絶縁性能を向上させることが可能なトレンチゲート構造を有するＭＯＳＦＥＴ型半導体装置とその製造方法を提供する。 - 特許庁

The semiconductor product is constituted in such a structure that the drain diffusion of the phosphorus-diffused ESD protective off-transistor is not provided adjacently to an off-gate and the arsenic N+ diffusion 5 is provided in the adjacent area of an element separating region 8.例文帳に追加

リン拡散のESD保護オフトランジスタのドレイン拡散をオフゲートに隣接せず、かつ素子分離領域８と隣接する領域に砒素N+拡散５を設ける構造とした。 - 特許庁

When hot-hole injection is conducted in the semiconductor nonvolatile memory device of a split gate structure, the hot-hole injection is verified using a crossing point that does not change with time.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、ホットホール注入を行う場合、時間変化しない交点を用いて、ホットホール注入動作のベリファイを行う。 - 特許庁

To provide a semiconductor device in which a threshold voltage of a P-HEMT having an embedded P-type gate structure becomes uniform at any position in the surface of a wafer.例文帳に追加

埋め込みＰ型ゲート構造をもったＰ−ＨＥＭＴの閾値電圧が、ウエハ面内のいずれの箇所においても均一となるような半導体装置を提供する。 - 特許庁

An oxide film 40 is arranged along the lateral side of the gate structure and an oxide film 50 is arranged along the lateral side of the oxide film 40 and the upper surface of the substrate 10.例文帳に追加

ゲート構造の側面に沿って酸化膜４０が配置され、酸化膜４０の側面および基板１０の上面に沿って酸化膜５０が配置されている。 - 特許庁

The freight support structure is removably and pivotally fixed at a pair of anchor assemblies 30 attached to a lift gate 12b of an automobile or a bumper 34 of the automobile.例文帳に追加

貨物支持構造は、自動車のリフトゲート１２ｂまたは自動車のバンパ３４に取り付けられた１対のアンカーアセンブリ３０に取り外し可能にかつ枢転式に固定される。 - 特許庁

To provide a dual gate field-effect transistor (DGFET) structure, with a significantly reduced parasitic capacity in the source/drain region and its formation method.例文帳に追加

ソース／ドレイン領域下の寄生容量を顕著に低減した二重ゲート型電界効果トランジスタ（ＤＧＦＥＴ）構造体およびそれを形成する方法を提供する。 - 特許庁

To achieve a connection between a case of a blower which flows a cooling wind to a cold gate fin, and a heat dissipation plate with a simple structure, while performing a corrugate fin protection of a cooling device.例文帳に追加

冷却装置のコルゲートフィンの保護を行なうと共に、コルゲートフィンに冷却風を流すブロワーのケースと放熱プレートとの連結を簡便な構造で達成する。 - 特許庁

Consequently, the semiconductor device is constituted in such a way that a punchthrough-type IGBT of a planar gate structure is realized, and that a bonding substrate 22 is bonded to the p^+ collector layer 17.例文帳に追加

こうして、プレーナゲート構造のパンチスルー型のＩＧＢＴを実現するとともに、ｐ+ 型コレクタ層１７に接合基板２２を接合してなる構成となっている。 - 特許庁

In this case, the upper arm side and lower arm side switching elements (15, 25) comprise each an element in a lateral-type structure wherein a source (S), a gate (G) and a drain (D) are arranged in parallel with each other on one side face thereof.例文帳に追加

ここで、上アーム側及び下アーム側スイッチング素子（15,25）は、その片側面にソース（S）、ゲート（G）、及びドレイン（D）が並設された横型構造の素子で構成されている。 - 特許庁

To provide a semiconductor device where a gate electrode such as an MIPS (metal-inserted polysilicon stack) structure can be simultaneously formed, and has a resistance element with high resistance, and to provide a method for manufacturing the semiconductor device.例文帳に追加

ＭＩＰＳ構造等のゲート電極と同時形成が可能であり且つ抵抗が高い抵抗素子を有する半導体装置及びその製造方法を提供する。 - 特許庁

After forming a tunnel insulating film on a substrate, first and second gate structures having substantially the same structure are formed so as to be mutually isolated from each other on the tunnel insulating film.例文帳に追加

基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜上に互いに離隔し、実質的に同じ構造を有する第１及び第２ゲート構造物を形成する。 - 特許庁

To improve electrical characteristics of a semiconductor device which employs a split-gate type memory cell structure and includes a nonvolatile memory using a nitride film as a charge accumulation layer.例文帳に追加

スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。 - 特許庁

An arrangement pattern of the n-type low-density semiconductor layer 34a and the n-type ultra-low-density semiconductor layer 34b is independent of an arrangement pattern of a gate electrode structure.例文帳に追加

ｎ型低濃度半導体層３４ａおよびｎ型極低濃度半導体層３４ｂの配置パターンは、ゲート電極構造の配置パターンから独立している。 - 特許庁

This structure enables the ON-characteristics to be improved while inhibiting increase in forward voltage Vf and the recovery current of the diode when turning ON the gate.例文帳に追加

上記構造により、ゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させることができる。 - 特許庁

To provide an element structure of a liquid crystal display device capable of preventing a short circuit in source wiring and gate wiring due to electrostatic charges in the manufacturing process.例文帳に追加

ソース配線とゲート配線とが製造工程中の静電気によるショートを防止することが可能な液晶表示装置の素子構造を提供することを目的とする。 - 特許庁

To propely control a weld line with simple mold structure in a molding method of resin molded object employing a multi-point gate type injection molding method, and a mold therefor.例文帳に追加

多点ゲート式射出成形工法を採用した樹脂成形体の成形方法及び成形金型において、簡単な型構造でウエルドラインの適正な制御を行なう。 - 特許庁

To provide a reinforcing structure of a rear pillar of a vehicle frame capable of improving the supporting stiffness of a rear frame rail installed in a vehicle having a dual mode tail gate.例文帳に追加

デュアルモードテールゲートを有する車両の後部フレームレールの支持剛性を改善することができる、車両フレームの後部ピラーの補強構造物を提供する。 - 特許庁

To solve the problem of a conventional metal/reaction preventing film/polycrystal silicon structure where the contact resistance between the reactive preventing film and the polycrystal silicon is high to raise a gate resistance, resulting in increased circuit delay of an MOS transistor.例文帳に追加

従来の金属／反応防止膜／多結晶シリコンの構造では、反応防止膜／多結晶シリコン間の接触抵抗が大きく、ゲート抵抗が高くなる。 - 特許庁

To prevent a molding material from dripping down at a non-molding time and also to ensure a flow rate of the molding material at a molding time, while simplifying the structure of a gate.例文帳に追加

ゲートを簡単な構造としながら、非成形時における成形材料の垂れ落ちを防止するとともに、成形時における成形材料の流量を確保する。 - 特許庁

Due to this structure, when removing SiO_2 deposited on side faces of the mask layer 53, there will be no remaining SiO_2, causing no burrs in the edge part of the inversion pattern of the inversion gate layer 32.例文帳に追加

これにより、マスク層５３の側面に堆積したＳｉＯ_２を除去する際にＳｉＯ_２が残留せず、反転ゲート層３２の反転パターンの縁部にバリが生じない。 - 特許庁

To provide a gallium nitride system heterojunction field effect transistor, in which the structure of a barrier is improved, the gate current is reduced, the mobility is improved, and the transistor performance is improved.例文帳に追加

窒化ガリウム系へテロ接合電界効果型トランジスタにおいて、バリアーの構造を改善し、ゲート電流を低減して、移動度を高め、トランジスタ性能の向上を図る。 - 特許庁

To provide a reliable trench structure of semiconductor device which has a gate-insulating film free of BT(bias temperature) and long in TDDB life time, and its manufacturing method.例文帳に追加

ＢＴ変動のない、ＴＤＤＢ寿命の長いゲート絶縁膜を有する信頼性の高いトレンチ構造の半導体装置およびその製造方法を提供する。 - 特許庁

To provide a forming method for a structure floating from a substrate, a manufacturing method for a floating gate electrode therewith, and a manufacturing method for an FED therewith.例文帳に追加

基板から浮遊した構造物の形成方法、及びこれを有する浮遊ゲート電極の製造方法、並びにこれを備えたＦＥＤの製造方法を提供する。 - 特許庁

To self-align to the gate structure of a field effect transistor, and prevent the occurrence of electric short-circuiting when a conductive stud is formed in a drain or source region.例文帳に追加

電界効果トランジスタのゲート構造に自己整合し、ドレイン領域またはソース領域に導電スタッドを形成する際に電気的短絡が発生するのを防止する。 - 特許庁

To provide a gate electrode having a high melting metal structure of Si/WSi/WN, low in contact resistance and high in thermal stability.例文帳に追加

電界効果型半導体装置及びその製造方法に関し、コンタクト抵抗が低く且つ熱的に安定なＳｉ／ＷＳｉ／ＷＮ／高融点金属構造のゲート電極を提供する。 - 特許庁

A gate structure 30 is formed on the substrate 8 in the region between at least a pair of adjoining NMOS transistors among the plurality of NMOS transistors.例文帳に追加

また、複数のＮＭＯＳトランジスタのうち少なくとも一組の隣接するＮＭＯＳトランジスタの間の領域において、基板８上にゲート構造３０が形成される。 - 特許庁