「Gate structure」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

In an active region 10a, a portion constituting the second bottom 16b_2 of the gate trench constitutes a sidewall channel region 10d and has a thin-film SOI structure pinched between a gate electrode 18 and the STI 14.例文帳に追加

そして、活性領域１０ａのうち、ゲートトレンチの第２の底部１６ｂ_２を構成する部分は、側壁チャネル領域１０ｄを構成し、ゲート電極１８とＳＴＩ１４との間に挟まれた薄膜ＳＯＩ構造を有している。 - 特許庁

To provide a plasma etching method wherein a side wall spacer shoulder part formed around a gate during a manufacturing process of a semiconductor device having an LDD structure is so removed as the upper part of gate is exposed with high dimension control precision.例文帳に追加

ＬＤＤ構造を有する半導体装置の製造工程中にゲート周囲に形成する側壁スペーサ肩部を、高い寸法制御精度でゲート上部が露出するように除去するプラズマエッチング方法を提供する。 - 特許庁

To achieve a MIS structure HFET, using a nitride semiconductor, which reduces a gate leakage current more effectively and improves device reliability during application of a large gate voltage.例文帳に追加

窒化物半導体を用いたＭＩＳ構造ＨＦＥＴにおいて、ゲートリーク電流をより効果的に低減し、また、大きなゲート電圧の印加に際してのデバイス信頼性の向上も可能とする、ＭＩＳ構造ＨＦＥＴを実現すること。 - 特許庁

More particularly, the element is a lanthanide element such as the ytterbium (Yb), and the patterning has a structure (for example, a gate) including silicon and/or germanium doped with the lanthanide element, for example such as the ytterbium (for example, a Yb doped gate).例文帳に追加

より詳細には、上記元素はイットリビウム（Ｙｂ）等のランタニド元素であり、上記パターニングは、例えばイットリビウム等のランタニド元素がドープされたシリコン及び／又はゲルマニウム含有構造（例えばゲート）である（例えばＹｂドープゲート）。 - 特許庁

To provide a gate plate having a few thermal deformation, a recycling property, simple structure, the few number of part items, a rust preventive property, and contributing to environmental protection, in the gate plate provided on the cargo bed of a vehicle, a commercial vehicle in particular.例文帳に追加

車，特に商業車の荷台に設けられる煽り板であって熱変形が少なく、リサイクル性を有し構造簡易で部品点数が少なく、防錆性を有し環境保護に貢献し得る煽り板を提供する。 - 特許庁

This can achieve a structure in which no void occurs in a second conductive layer 8 when a second gate insulation film 7 or the second conductive layer 8 is formed on the upper part 6b of the gate of the first conductive layer 6.例文帳に追加

このため、第１の導電層６のゲート上部６ｂの上に第２のゲート絶縁膜７や第２の導電層８が形成されたときに第２の導電層８内にボイドを発生させることなく構成することができる。 - 特許庁

This structure helped the gate door to be in a blind spot in an attack, and in many battles of the Boshin War at the end of Edo period, they were successful in preventing the New Government Army from breaking through Kita demaru Ottemon gate, allowing the castle to be held for a long time. 例文帳に追加

この構造は門扉が砲撃の死角となるようにできており、幕末戊辰戦争では緒戦において北出丸の追手門を突破しようとした新政府軍の阻止に成功し、長期籠城戦に持ち込んだ。 - Wikipedia日英京都関連文書対訳コーパス

Such structure allows a lower electrode 6 of a capacitor concurrently formed on a Si substrate 1 with the EPROM, and the control gate 5 to be formed, and the floating gate 10 to be concurrently formed with a top electrode 11 of the capacitor.例文帳に追加

このような構成にすることで、ＥＰＲＯＭと共にＳｉ基板１の上に形成するキャパシタの下部電極６と共にコントロールゲート５を形成し、キャパシタの上部電極１１と共にフローティングゲート１０を形成する。 - 特許庁

This technique utilizes a damascene gate process to obtain a MOSFET structure wherein the thickness of an oxide on source/drain regions is not related to the thickness of a gate oxide and a disposable spacer technique to form a super halo doping profile.例文帳に追加

この技法は、ソース／ドレイン領域上の酸化物の厚さがゲート酸化物の厚さとは無関係なＭＯＳＦＥＴ構造を得るためのダマシン・ゲート・プロセスと、スーパー・ハロ・ドーピング・プロフィルを形成するためのディスポーザブル・スペーサ技法とを利用する。 - 特許庁

A structure of driving a plurality of pixels arranged on a display screen 100 by source electrodes 1 and gate electrode 5 is provided with auxiliary electrodes 3 branched from gate electrodes 5 and extended in the same direction as the source electrodes 1.例文帳に追加

ディスプレイ画面１００上に配列された複数の画素を、ソース電極１、ゲート電極５によって駆動する構成において、ゲート電極５から分岐し、ソース電極１同方向に延びる補助電極３を設ける。 - 特許庁

The four revolute joint swing link mechanism 3 has a simple structure and high general-purpose property, can be applied to even the ordinary rear gate, and can reduce manufacturing cost.例文帳に追加

四節揺動リンク機構３は、構造が簡単であって一般のリヤゲートにも適用することが可能であり、汎用性が高く、製造コストも安価である。 - 特許庁

To provide a process for fabricating a semiconductor device in which a transistor of such a structure as having a large gate width and preventing formation of a parasitic channel can be fabricated.例文帳に追加

ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成できるようにした半導体装置の製造方法を提供する。 - 特許庁

The p-channel type TFT of the pixel has a multi-gate structure comprising a plurality of channel formation regions 166 and 167 for reducing variation in off current.例文帳に追加

また、画素部のｐチャネル型ＴＦＴは、オフ電流のバラツキを低減するために、複数のチャネル形成領域１６６、１６７を有するマルチゲート構造とする。 - 特許庁

To provide a door structure to secure a step-over passage space by expanding/contracting or sliding down a part of a pipe fence within a surface of a gate frame in a door to be the passage.例文帳に追加

通路となる扉は、パイプ柵の一部がゲート枠の面内で伸縮したり摺動降下して、跨ぎ越し通路スペースを確保する扉構造の提供。 - 特許庁

The top layer of an (n) semiconductor substrate 11 is provided with a trench gate structure and a (p) well area 13, and an (n) cathode area 14 is provided in the well area 13.例文帳に追加

ｎ半導体基板１１の表面層にトレンチゲート構造とｐウェル領域１３を設け、ウェル領域１３内にｎカソード領域１４を設ける。 - 特許庁

To provide a method of manufacturing a semiconductor device having structure free from short-circuit of a pad conduct and a gate wiring and that of pad contacts with each other.例文帳に追加

パッドコンタクトとゲート配線とが短絡せず、かつパッドコンタクト同士が短絡しない構造を有する半導体装置の製造方法を提供する。 - 特許庁

To provide a method for forming a high-k dielectric layer that may be utilized to form a metal gate structure in TANOS charge trap flash memories.例文帳に追加

ＴＡＮＯＳ電荷トラップフラッシュメモリにおいて金属ゲート構造を形成するために用いることができる高ｋ誘電体層を形成する方法の提供。 - 特許庁

To improve breakdown voltage of a whole element, while suppressing increase of a cell region, in a lateral high breakdown voltage semiconductor device having an insulating gate structure.例文帳に追加

絶縁ゲート構造を有する横型の高耐圧半導体装置において、セル面積の増大を抑えつつ、素子全体の耐圧を向上させること。 - 特許庁

To sufficiently narrow the interval of a cell pitch while securing an insulation breakdown voltage between a gate and a source in a semiconductor device of an interlayer insulating film etch-back structure.例文帳に追加

層間絶縁膜エッチバック構造の半導体装置において、ゲート−ソース間の絶縁耐圧を確保しつつ、セルピッチの間隔を十分に狭めること。 - 特許庁

To provide a structure for improving a harness route and a harness take-out port position and for improving the outer appearance of a harness cord arrangement using a hatch gate lower garnish.例文帳に追加

ハーネスルートおよびハーネス取り出し口位置を改善するとともに、ハッチゲートロアガーニシュを利用してハーネス配索周りの外観を改善する構造を提供する。 - 特許庁

To provide a modulator that has a simple structure using no logic gate and a delay cell and processes a differential signal with a very high frequency.例文帳に追加

論理ゲートおよび遅延セルを用いない単純な構造を有し、かつ非常に高い周波数の差動信号を処理する変調装置の提供。 - 特許庁

A nonvolatile memory is constituted in a structure that a tunnel oxide film layer 102, a first polysilicon layer for a floating gate and a nitride film layer are deposited sequentially on the upper part of a semiconductor substrate 100.例文帳に追加

半導体基板１００の上部にトンネル酸化膜層１０２、フローティングゲート用の第１ポリシリコン層及び窒化膜層を順次的に蒸着する。 - 特許庁

To provide a semiconductor device with a trench gate structure having a high punch-through withstand voltage and a wide control range for the threshold voltage Vt, and to provide its manufacturing method.例文帳に追加

パンチスルー耐圧が高く，しきい値電圧Ｖｔの制御範囲の広いトレンチゲート構造の半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory equipped with a gate insulating film having memory function in which the structure is simple and the number of manufacturing steps is few.例文帳に追加

構造が単純で形成のための工程数が少なく、かつ、メモリ機能を有するゲート絶縁膜を備えた半導体記憶装置を提供する。 - 特許庁

Then, a bonding structure comprising at least the high k dielectric material of the gate stack is formed by joining the primary planes of the first and the second structures.例文帳に追加

次に、第１及び第２の構造体の主面同士を接合して、ゲート・スタックの高ｋ誘電材料を少なくとも含む接合構造体を形成する。 - 特許庁

On the surface of the base region 44, the gate process of the CMOS transistor of the LDD structure is used to form a base cover 50B in a closed loop-shape.例文帳に追加

ベース領域４４の表面には、ＬＤＤ構造のＣＭＯＳ型トランジスタのゲートプロセスを流用してベースカバー部５０Ｂを閉ループ状に形成する。 - 特許庁

To provide chain mooring structure permitting the effective use of deck space, without any noise or the like generated from a gate chain during non-use.例文帳に追加

荷台スペースを有効に利用可能で、使用されていないときにゲートチェーンが異音等を発生させることのないチェーンの係留構造を提供する。 - 特許庁

To provide a thin film transistor that reliably improves a current driving capability in a top gate structure using an organic semiconductor layer.例文帳に追加

有機半導体層を用いたトップゲート構造において、電流駆動能力の向上を確実に図ることが可能な薄膜トランジスタを提供する。 - 特許庁

Furthermore, the parasitic capacity of the structure is further reduced, by enabling substantial oxidization to occur at a back gate, which is made possible by coating a silicon contained channel 18.例文帳に追加

また、本発明では、シリコン含有チャネル層１８を被覆しバック・ゲートが大いに酸化されうるようにして、構造体の寄生容量をさらに低減している。 - 特許庁

To provide a semiconductor device with a structure, wherein the potential of gate wirings is not affected by bit wirings when dummy pad contacts are formed on an end part of a memory cell.例文帳に追加

メモリセルの端部にダミーのパッドコンタクトを形成した場合、ゲート配線の電位がビット配線の影響を受けない構造の半導体装置を提供する。 - 特許庁

To provide a manufacturing method of a non-volatile memory element and a patterning method to realize a stepped structure gate in the non-volatile memory element.例文帳に追加

本発明は、不揮発性メモリー素子の製造方法を提供し、不揮発性メモリー素子において階段形態のゲートを具現できるパターニング方法を提供する。 - 特許庁

The vehicle carrier structure 1 includes a carrier 2 having right and left side panels 24 and tail gate 25 and opening upward, a plurality of grooves 3, and a stream lining plate 4.例文帳に追加

車両荷台構造１は、左右のサイドパネル２４とテールゲート２５とを有し上方が開放される荷台２と、複数の溝部３と、整流板４と、を備える。 - 特許庁

With such a structure, a high voltage is applied to the gate of the photosensitive oxide semiconductor transistor and a low voltage is applied to the switching transistor in a wait state.例文帳に追加

かかる構造で、待ち時には感光性酸化物半導体トランジスタのゲートにハイ電圧が印加され、スイッチングトランジスタにロー電圧が印加される。 - 特許庁

To provide a semiconductor device having a structure such that a trench gate insulating film is not broken by an applied electric field without increasing the on resistance.例文帳に追加

オン抵抗を増加させることなく、トレンチゲート絶縁膜が印加される電界により破壊されることのない構造の半導体装置を提供する。 - 特許庁

To provide a method for processing a minute semiconductor device, and particularly to provide a processing method suitable for miniaturization of a device having a structure normally called a high-k/metal gate.例文帳に追加

本発明は、微細半導体素子の加工方法にかかわり、特に、通常high-k/メタルゲートと呼ばれる構造の素子の微細化に適した加工方法に関する。 - 特許庁

Press-working can be reduced as much as possible and the structure for integration be simplified, to secure the strength of the gate door and to improve its manufacturing efficiency.例文帳に追加

プレス加工を可及的に減少し且つ一体化の構造を簡素化して、その強度を確保するとともに生産効率の向上をなし得る。 - 特許庁

At that time, a connection structure CNT for a discharge path is simultaneously formed that is connected to one end each of the gate electrode 13 and pn junction 15.例文帳に追加

その際、ゲート電極１３とＰＮ接合部１５の一方端が結ばれる電荷放電経路用の接続構成ＣＮＴも同時に形成する。 - 特許庁

A first capacitor MCA of an SOI structure has a first terminal and a second terminal which are electrically connected to the gate electrode of the first transistor TR1A.例文帳に追加

ＳＯＩ構造の第１のキャパシタＭＣＡは、第１のトランジスタＴＲ１Ａのゲート電極に電気的に接続される第１端子と、第２端子とを有する。 - 特許庁

To ensure insulation performance of a gate insulating layer of a 3-layer structure used for a semiconductor element, and to provide a means for stabilizing properties of the semiconductor element.例文帳に追加

半導体素子に用いる３層構造のゲート絶縁層の絶縁性を確保すると共に、半導体素子の特性を安定させる手段を提供する。 - 特許庁

Thus, the super-junction structure can be microfabricated without excessively miniaturizing the gate electrode 8, thereby reducing the ON-resistance.例文帳に追加

これにより、ゲート電極８を過度に微細化することなくスーパージャンクション構造を微細化することが可能となり、オン抵抗を低減することができる。 - 特許庁

For example, a trench structure of gate electrode 18 is made at the surface of an epitaxial layer 12 where a first base layer 13 and a source layer 15 are made.例文帳に追加

たとえば、第１のベース層１３およびソース層１５が形成されたエピタキシャル層１２の表面部に、トレンチ構造のゲート電極１８を形成する。 - 特許庁

To enhance reliability in a three-layer contact structure in which a gate electrode is jointed to a semiconductor region provided in a substrate through a common connection hole.例文帳に追加

ゲート電極と基板に設けられた半導体領域とを共通の接続孔で接合する３層コンタクト構造の信頼性を向上する。 - 特許庁

To provide a thin film transistor and its structure in which the variance of a parasitic capacitance between a gate electrode and a drain region is substantially reduced.例文帳に追加

ゲート電極とドレイン領域との間の寄生容量の変動を実質的に低減させた薄膜フィルムトランジスタ、及びその構造を提供する。 - 特許庁

To provide a manufacturing method of a field emission element with a structure that an emitter electrode face and a gate electrode face can be arranged as near as possible.例文帳に追加

エミッタ電極面とゲート電極面をできるだけ近接できるような構造の電界放射型素子の製造方法を提供することを課題とする。 - 特許庁

Each cell includes polysilicon gate structure having a specific spacing given by a first distance, and a portion extending beyond the perimeter a second distance.例文帳に追加

各セルは、第１の距離によって与えられた固有の間隔を有するポリシリコン・ゲート構造と、第２の距離だけ周辺を超えて延びる部分とを有する。 - 特許庁