「MACRO CELL」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a delay adjusting circuit which does not require a dedicated hard macro as a delay cell and is capable of adjusting delay with high precision on a target signal for delay adjustment.例文帳に追加

遅延セルとして専用のハードマクロを必要とせず、かつ、遅延調整対象信号について高精度の遅延調整を行うことができる遅延調整回路を提供する。 - 特許庁

In a SRAM macro-cell 1 provided in a semiconductor integrated circuit device, a clock synchronous circuit 6 is provided at a post stage of input latch circuits 4, 5 to which an address signal is inputted.例文帳に追加

半導体集積回路装置に備えられたＳＲＡＭマクロセル１において、アドレス信号が入力される入力ラッチ回路４，５の後段には、クロック同期回路６が設けられている。 - 特許庁

On an LSO chip 1, the connections 13 for connecting wiring patterns on the gate array IC circuit 11 side and the macro cell 12 side is disposed and wired automatically by respective interconnection layers.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続部１３は、互いに異なる配線層により自動配置配線されている。 - 特許庁

The connections 13 is provided with a multilayer pattern STCON for special purpose for connection in an end part, either on the gate array IC 11 side or on the macro cell 12 side.例文帳に追加

上記接続端部１３は、ゲートアレイ集積回路１１側、マクロセル１２側のうちのいずれかの配線端部に多層構造の接続専用パターンＳＴＣＯＮを設けている。 - 特許庁

To provide a simple semiconductor integrated circuit device without limitation in macro cell configuration, and a method of laying out power and ground lines in the semiconductor integrated circuit device.例文帳に追加

マクロセル配置に制約を持たない簡便な半導体集積回路装置、及び当該半導体集積回路装置における電源及びグランド配線レイアウト方法を提供する。 - 特許庁

To reduce crosstalk noise by reducing the inter-line capacitance at a crowded cell part where insertion of a buffer cell is difficult, e.g. the periphery of a hard macro block, or a crowded line part where enlargement of line interval is difficult.例文帳に追加

ハードマクロブロックの周辺のようにバッファセル等を挿入することが困難なセル混雑部分や、隣接配線の間隔を広げることが困難な配線混雑部分での、隣接配線間容量値を削減してクロストークノイズを低減させる。 - 特許庁

During a shift mode of a scanning test, selectors SEL1-SEL3 select the path of inputting an input signal for a test pattern of a macro cell 23 from data input terminals 41-43 and supplying it to the macro cell 23, and test signals for scan path inputted from scan input terminals 44 are supplied to registers FF1-FF6 for scan path arranged in a user logic circuit.例文帳に追加

スキャンテストのシフトモード時において、セレクタＳＥＬ１〜ＳＥＬ３は、データ入力端子４１〜４３からマクロセル２３のテストパターン用の入力信号を入力してマクロセル２３に供給するパスを選択すると共に、スキャン入力端子４４から入力されるスキャンパス用のテスト信号がユーザ論理回路中に配されるスキャンパス用レジスタＦＦ１〜ＦＦ６へ供給される。 - 特許庁

In the hierarchy macro-block 30, a boundary circuit area 61 extended from one section 32 of a boundary 31 to the inside and a boundary cell area 62 surrounding the boundary circuit area 61 and the other area 63 are determined (S4), and the boundary cell groups 40 to 43 and 44 to 47 are arranged in the boundary cell area 62 (S5).例文帳に追加

階層マクロブロック３０において、境界３１の一部分３２から内部に延びる境界回路領域６１と、境界回路領域６１を囲う境界セル領域６２と、それ以外の領域６３とを決定し（Ｓ４）、境界セル群４０〜４３、４４〜４７を境界セル領域６２に配置する（Ｓ５）。 - 特許庁

To efficiently arrange the other macro cell and standard cell even if a TAP cell for back bias control is used, to perform efficient wiring and to prevent occurrence of short-circuit with signal wiring and a design error without restriction at the time of revision by ECO in a layout design of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計において、バックバイアス制御のためのＴＡＰセルを用いる場合であっても、他のマクロセルやスタンダードセルを効率よく配置し、効率の良い配線を行い、ＥＣＯによる改訂時の制約にはならず、信号配線とのショートやデザインエラーを発生させない設計とする。 - 特許庁

A semiconductor integrated circuit layout design method comprises a process for storing a function TAP cell having a function inside and constituting a back bias function in a macro cell library used for layout design of the semiconductor integrated circuit.例文帳に追加

本発明は、半導体集積回路のレイアウト設計に用いられるマクロセルライブラリに、ファンクション機能を内部に備えた、バックバイアス機能を構成するためのファンクションＴＡＰセルを格納しておく工程を含む半導体集積回路レイアウト設計方法である。 - 特許庁

To provide a mobile communication system that facilitates updating of macrocell information by a macro base station or a host network and to enable a plurality of home base stations to use the updated macrocell information without causing significant delay when transmitting macrocell information to be used for radio parameter adjustment of a home cell by radio from a macro base station.例文帳に追加

ホームセルの無線パラメータ調整に利用されるマクロセル情報をマクロ基地局から無線送信する際に、マクロ基地局又は上位ネットワークの主導によるマクロセル情報の更新を容易にし、大きな遅延を生じることなく複数のホーム基地局が更新後のマクロセル情報を利用できるようにする。 - 特許庁

This data managing device has a data table for writing the data in a cell, a save macro program for storing the position information, in which the data of the data table is written, and the data corresponding to the position information in a text data, and a spreadsheet processing means for storing the data of the data table on the basis of the save macro program.例文帳に追加

本発明は、データをセルに記述するデータテーブルと、このデータテーブルのデータが記述されている位置情報と、この位置情報に対応するデータとをテキストデータで保存するセーブマクロプログラムと、このセーブマクロプログラムに基づいて、データテーブルのデータを保存する表計算処理手段とを有することを特徴とするものである。 - 特許庁

Next, the mode signal MOD is switched to a normal mode (level 'L'), the SW18, 19 are turned on, the SW20 is turned off, an operation time of a memory macro-cell 10A to which a delay time of the measuring system is added is measured.例文帳に追加

次に、モード信号ＭＯＤを通常モード（レベル“Ｌ”）に切り替え、ＳＷ１８，１９をオン、ＳＷ２０をオフにして、測定系の遅延時間を加えたメモリマクロセル１０Ａの動作時間を測定する。 - 特許庁

Characteristics of both a memory cell 200 and a peripheral circuit 201 are deteriorated due to random variation, thereby causing a macro-level characteristics deterioration when components having nearly the worst characteristics are combined.例文帳に追加

メモリセル２００と周辺回路２０１との両方がランダムばらつきによって特性が悪化し、ワースト特性に近い構成要素同士の組み合わせの際に、マクロレベルでの特性不良が発生する。 - 特許庁

On an LSI chip, an interconnection for wiring patterns on a gate array IC 11 side and on a macro cell 12 side is disposed and wired automatically by data which depends on different CAD grids.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線される。 - 特許庁

To provide a logic function circuit for facilitating a timing design of an input signal when a circuit of a semiconductor integrated circuit is designed by using a logic function circuit called a macro cell.例文帳に追加

マクロセルと呼ばれる論理機能回路を用いて半導体集積回路の回路を設計する場合に、入力信号のタイミング設計が容易に行える論理機能回路を提供することにある。 - 特許庁

To provide a heat radiation component arrangement method capable of evading various unfavorable influences of heat radiation which may be affected to circuit operation, in a cell or a macro constituting a semiconductor circuit.例文帳に追加

半導体回路を構成するセルまたはマクロによる発熱が回路動作に及ぼす様々な好ましくない影響を回避することを可能とした、放熱コンポーネントの配置方法を提供することである。 - 特許庁

In designing automatic arrangement and wiring, a wide wire extended end is designed to be arranged in a wire end either on the gate array IC 11 side or the macro cell 12 side.例文帳に追加

これは自動配置配線の設計段階において、ゲートアレイ集積回路側１１、マクロセル側１２いずれかの配線端部に対して幅広の配線延在端部を構成（配置設計）しておくものである。 - 特許庁

To provide a communication system, base station apparatus and mobile station device, capable of efficiently adjusting interference to a home base station apparatus in the communication system including the mobile station device, the base station apparatus managing a macro cell and the home base station apparatus managing a home cell.例文帳に追加

移動局装置とマクロセルを管理する基地局装置及びホームセルを管理するホーム基地局装置を含む通信システムにおいて、ホーム基地局装置に対する干渉を効率的に調整することが可能な通信システム、基地局装置及び移動局装置を提供する。 - 特許庁

To reduce the required layout area of 4-port RAM or the like for increasing operation margin, and to reduce the chip size of an LSI for ATM exchanger for mounting the RAM or the like as a macro cell or the like for increasing the operation margin.例文帳に追加

４ポートＲＡＭ等のレイアウト所要面積を縮小し、その動作マージンを拡大して、これをマクロセルとして搭載するＡＴＭ交換機用ＬＳＩ等のチップサイズを縮小し、その動作マージンを拡大する。 - 特許庁

The film (103) has multiple through holes (104) arranged to match the connection points (107) located on the back surface of a cell (102) so as to be electrically coupled via a print macro circuit (105).例文帳に追加

該フィルム（１０３）は、プリントマクロ回路（１０５）を介して電気的に結合されることが可能となるよう、電池（１０２）の裏面に位置する接続点（１０７）と一致するように配列される複数のスルーホール（１０４）を有する。 - 特許庁

Moreover, in an intermediate layer between the wiring layer at the top layer side and the wiring layer at the bottom layer side, there is provided a wiring layer in which there is formed an outer wiring which is not a wiring for constituting the function of the macro cell.例文帳に追加

また、最上層側の配線層と最下層側の配線層との間の中間層に、マクロセルのファンクションを構成するための配線ではない外部配線が形成される配線層が設けられている。 - 特許庁

In a design library construction step, an important portion which affects characteristics on a circuit operation of a macro cell is extracted as design intent information and a corresponding layout portion is extracted as a CP pattern (33).例文帳に追加

設計ライブラリ構築段階において、マクロ・セルの回路動作上で特性に影響する重要箇所を、設計インテント情報として抽出し、対応するレイアウト部分をＣＰパターン（３３）として抽出する。 - 特許庁

To provide a terminal layer-setting method that can avoid an increase in delay time of cells or macros mounted on a substrate and set a wiring layer (terminal layer) as an extension destination of a cell or macro.例文帳に追加

基板上に搭載されるセルまたはマクロに対して、遅延時間の増大を避けることが可能な、そのセルまたはマクロの延長先の配線層（端子層）を設定できる端子層設定方法を提供することである。 - 特許庁

In a mobile telephone network using a protocol of a GSM type, it is considered to use a single multiple address communication control channel frequency in a macro cell to solve an occupied problem of a frequency band.例文帳に追加

ＧＳＭタイプのプロトコルを使用する移動電話ネットワークにおいて、周波数帯域の占有問題を解決するために、マクロセル内で単一の同報通信制御チャネル周波数を使用することが考えられる。 - 特許庁

On an LSI chip, a connection end 13 for connecting wiring patterns on the gate array IC 11 side and on the macro cell 12 side is disposed automatically and wired based on the data which depend on different CAD grids.例文帳に追加

ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続端部１３は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線されている。 - 特許庁

In an ASIC chip 1 with a built-in DRAM including a large-scale logic circuit 7, or the like, an entire DRAM macro 2 including not only a cell array part 6 of the DRAM but also an internal power supply circuit 4 is formed in a well 5 such as a Deep N well, and power is supplied to the DRAM macro 2 from the internal power supply circuit 4.例文帳に追加

大規模なロジック回路７を含むＤＲＡＭ内蔵ＡＳＩＣチップ１等において、ＤＲＡＭのセルアレイ部６のみならず内部電源供給回路４を含めたＤＲＡＭマクロ２全体をＤｅｅｐ Ｎウェル等のウェル５内に形成し、このＤＲＡＭマクロの電源供給を前記内部電源供給回路から行うものである。 - 特許庁

For each block, a force line vector toward another block is obtained to calculate a composite force line vector, and according to a result of comparison between the magnitudes of an x component and a y component of the composite force line vector, arrangement of the macro cells in a block is decided, so that the macro cell can be efficiently arranged without interfering with another wiring.例文帳に追加

ブロックごとに、他のブロックに向かう力線ベクトルを求めて合成力線ベクトルを算出し、その合成力線ベクトルのｘ成分の大きさとｙ成分の大きさとを比較した結果により、ブロック内のマクロセルの配置を決定するため、他の配線の妨げにならないような効率的なマクロセルの配置を行うことができる。 - 特許庁

A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加

メモリマクロ１は、複数のメモリセル３を含むメモリセルアレイ２と、メモリセル３に接続された相補デジット線対ＤＴｊ、ＤＢｊと、相補デジット線対ＤＴｊ、ＤＢｊに接続されたカラム系周辺回路６とを備えている。 - 特許庁

To obtain a mobile communication system and a micro call base station adopting a hierarchical macro cell method where communication is made by minimizing the occurrence of hand-over control having deterioration effects on communication quality in moving mobile stations.例文帳に追加

階層化マクロセル方式において、移動する移動局に対し、通信品質の劣化に影響するハンドオーバー制御の発生を極力抑えて通信を行う移動体通信システムおよびマイクロセル基地局を提供する。 - 特許庁

In this wireless communication system, the macro cell base station stores wireless channel information used by the femtocell base station and a receiving power correction value to be added to a wireless channel and notifies wireless mobile stations within an area of them as notification information.例文帳に追加

無線通信システムにおいて、マクロセル基地局は、フェムトセル基地局で使用する無線チャネル情報と、前記無線チャネルに加える受信電力補正値を記憶し、エリア内の無線移動局に報知情報として報知する。 - 特許庁

To provide a semiconductor integrated circuit where an increase of a chip area can be prevented by surely and easily connecting an auxiliary power wiring of a cell part and a main power supply wiring to be located in the region of a macro part.例文帳に追加

セル部の補助電源配線とマクロ部の領域内に位置する主電源配線とを確実かつ容易に接続することによってチップ面積の増大を防止することが可能な半導体集積回路を提供する。 - 特許庁

To define setup time and hold time of input data in relation to the input clock and I/O path delay time of output data in relation to the input clock when the clock of a built-in PLL is used in a macro cell.例文帳に追加

マクロセルにおいて内蔵ＰＬＬのクロックを使用するとき、入力クロックに対する入力データのセットアップ時間及びホールド時間、並びに入力クロックに対する出力データのＩ／Ｏパス遅延時間を定義できるようにする。 - 特許庁

To prevent the throughput of a macro terminal to be connected with a wireless base station from decreasing due to an interference signal from a relay station provided in the cell of the wireless base station in a wireless communication system using a relay transmission technology.例文帳に追加

リレー伝送技術を用いた無線通信システムにおいて、無線基地局のセル内に設けられたリレー局からの干渉信号により、当該無線基地局に接続するマクロ端末のスループットが低下するのを防止する。 - 特許庁

To provide a radio transmission/reception apparatus for restraining futile signaling from being performed and preventing unnecessary resources from being secured even when there are many CSG (Closed Subscriber Group) cells using identical PCI in a macro cell.例文帳に追加

マクロセル内に同一のＰＣＩを使用するＣＳＧセルが複数存在する場合であっても、無駄なシグナリングが行われるのを抑えることができ、不要なリソースが確保されるのを防ぐことのできる無線送受信装置を提供する。 - 特許庁

To cope with increase in a design scale and the use of a large-scale macro cell, when designing a semiconductor device by obtaining the operation of semiconductor device which includes a plurality of circuit blocks by circuit simulation, based on virtual wiring.例文帳に追加

複数の回路ブロックを含む半導体装置の動作を仮想の配線に基づく回路シミュレーションにより求めて半導体装置の設計を行う場合に、設計規模の増大や大規模マクロセルの使用に対応可能とする。 - 特許庁

Each of the input/output parts (t) in the macro cells 1 is elongated vertically in the lengthwise direction of the cell grid (g) in an attitude, along with the cell boundary CB of the macro cells 1.例文帳に追加

複数の入出力部ｔがセルバウンダリＣＢにおいてセルグリッドｇ上に配置されたマクロセル１と、セルグリッドｇをセル配置配線領域のチップグリッドＧに平行とする状態でマクロセル１を搭載し、チップグリッドＧに沿って形成した配線Ｒがマクロセル１の入出力部ｔに接続された半導体チップ２とからなり、マクロセル１における入出力部ｔが、マクロセル１のセルバウンダリＣＢに沿う姿勢で、かつ、セルグリッドｇの長さ方向に対する垂直方向に長い形状に構成されている。 - 特許庁

To obtain a solar cell capable of keeping the appearance quality high without expressing a discoloration phenomenon in the superficial color of a silver electrode, even if used in the state of a module for a long period of time, and also without generating macro "color unevenness" or "color pattern" in the state of a module.例文帳に追加

長期間モジュール状態で使用されても、銀電極の表面色が変色現象を発現せず、モジュール状態でマクロな「色むら」や「色模様」が発生せず、外観の品質を高く保つことができる太陽電池を得る。 - 特許庁

To provide macro-cell impregnated composite materials of a micro and uniform three dimensional continuous network skeleton structure excellent in mechanical strength and chemical resistance and capable of stably having a large amount of various functional materials, and a method for producing the same.例文帳に追加

ミクロでかつ均一な三次元連続網状骨格構造を有し、機械的強度及び耐薬品性に優れ、種々の機能性材料を安定的にしかも多量に内蔵できるミクロセル含浸複合体及びその製造法を提供する。 - 特許庁

To provide a production method of a semiconductor device containing a stress generation film, wherein the characteristics of a circuit part of a semiconductor device during the production of the semiconductor device are prevented as much as possible from being changed from the characteristics of the circuit part of the semiconductor device in a stage of designing a macro cell depending on the shape of a stress generation film.例文帳に追加

応力発生膜の形状に依存して、半導体装置製造時の半導体装置の回路部品の特性がマクロセル設計段階での半導体装置の回路部品の特性から変動することを極力抑制する。 - 特許庁

To enable the operation timing in connection to inside to be guaranteed without addition of an extra terminal and function to a macro cell itself by enabling the testing precise timing relation between a clock signal and an input/output data signal or the other control signal to be performed.例文帳に追加

マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。 - 特許庁

To provide a circuit design aid device, a circuit design method and a program which reduce the influence of arrangement or wiring of a macro cell on a result of timing analysis and can accurately determine whether a circuit after arrangement and wiring satisfy a timing condition.例文帳に追加

マクロセルの配置や配線がタイミング解析の結果にもたらす影響を低減させた上で、配置配線後の回路がタイミング条件を満たすか否かを的確に判定できる回路設計支援装置、回路設計方法およびプログラムを提供する。 - 特許庁

To achieve high speed operation by shortening a total delay time from input to output of a signal in a semiconductor integrated circuit device incorporating a macro-cell (circuit block which can be designed independently) such as a storage circuit and operating synchronously with an external clock.例文帳に追加

記憶回路のようなマクロセル（独立して設計可能な回路ブロック）を内蔵し外部クロックに同期して動作する半導体集積回路装置において、信号の入力から出力までのトータルの遅延時間を短縮し高速化を達成する。 - 特許庁

The calcium phosphate ceramic porous body has 55 to 90% porosity, macro pores having 50 to 1000 μm pore diameter and micro pores having ≤5 μm diameter connecting one another, and the surface electrified into negative charges and is used as a cell culture medium.例文帳に追加

気孔率が５５〜９０％であり、連通する気孔径５０〜１０００μｍのマクロ気孔と５μｍ以下のミクロ気孔を有し、かつ面が負に帯電していることを特徴とする、細胞培養用担体としてのリン酸カルシウム系セラミック多孔体。 - 特許庁

A down common channel detecting part 130 detects the signal of a down common channel (P- CCPCH1) in a macro cell, and a frame number detecting part 140 detects a system frame number (SFN1) contained in each frame of the signal on P-CCPCH 1.例文帳に追加

下り共通チャネル検出部１３０は、マクロセルにおける下り共通チャネル（Ｐ−ＣＣＰＣＨ１）の信号を検出し、フレーム番号検出部１４０は、Ｐ−ＣＣＰＣＨ１の信号の各フレームに含まれるシステムフレーム番号（ＳＦＮ１）を検出する。 - 特許庁