「Polysilicon」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

A repeater is formed on or under a wiring, disposed between interlayer films in the form of a polysilicon transistor or a single-crystalline SOI transistor, the repeater is provided above a global wiring 70 layer or on a device layer threrebelow, thus suppressing increase in the area of a chip and reducing signal delay for high-speed operation.例文帳に追加

リピータを、層間膜に挟まれた配線の上方又は下方にポリシリコントランジスタ又は単結晶ＳＯＩトランジスタにより形成し、リピータをグローバル配線層の上方又は下方のデバイス層に設けることで、チップ面積の増大が抑制され信号遅延を低減し高速動作が可能となる。 - 特許庁

The method of manufacturing the substrate for the semiconductor device comprises a process of forming a material film 204b having conductivity on the substrate 200; a process of forming an amorphous silicon film 1 on the substrate; and a process of forming the polysilicon film on the substrate by heating and crystallizing the amorphous silicon film by subjecting a material film to high frequency induction heating.例文帳に追加

半導体装置用基板の製造方法は、基板２００上に導電性を有する材料膜２０４ｂを形成する工程と、基板上にアモルファスシリコン膜１を形成する工程と、材料膜を高周波誘導加熱することによって、アモルファスシリコン膜を加熱して、アモルファスシリコン膜を結晶化して、基板上にポリシリコン膜を形成する工程と、を含む。 - 特許庁

Stacked capacitor lower electrodes 7 of the memory cells of a dynamic semiconductor semiconductor memory device(DRAM) are patterned, and an insulating oxide film 9 is filled into a gap between the lower electrodes 7 to be flush with the top surface of the lower electrode 7, and then a rugged polysilicon (HSG-Si) 7a is formed on the top surfaces of the lower electrodes 7.例文帳に追加

ダイナミック型半導体記憶装置（ＤＲＡＭ）のメモリセルのスタックキャパシタ下部電極７をパターニング後、隣接するスタックキャパシタ下部電極７間にキャパシタ下部電極７の上面と同一高さに絶縁酸化膜９を埋設し、次いでスタックキャパシタ下部電極７上面にポリシコンからなる凹凸ポリシコン（ＨＳＧ−Ｓｉ７ａ）の形成する。 - 特許庁

Oxide films 2 and 3 for a process monitor are provided on the surface of a wafer consisting of a semiconductor substrate 1 and a polysilicon film 5 is provided on the films 2 and 3, whereby a monitoring pattern 10 is formed and a voltage and/or a current is applied between the substrate 1 and the film 5 to evaluate the film quality of the films 2 and 3.例文帳に追加

半導体基板１からなるウェハの表面にプロセスモニター用の酸化膜２、３を設け、その上にポリシリコン膜５を設けることによりモニター用パターン１０を形成し、半導体基板１とポリシリコン膜５との間に電圧および／または電流を印加して前記酸化膜２、３の膜質を評価する。 - 特許庁

The threshold voltage is controlled by constituting a gate electrode region constituted of a polysilicon, forming an opposite conductivity type completely depleted region to source and drain regions to be brought into contact with a gate oxide film in the gate region, and constituting a residual gate region brought into contact with the gate oxide film of the same conductivity type as those of the high concentration source and drain regions.例文帳に追加

ポリシリコンにより構成されるゲート電極領域を構成し、ソース及びドレイン領域とは反対導電型の完全空乏化された領域をゲート領域中かつゲート酸化膜に接して形成し、それと接触する残りのゲート領域は、高濃度かつソース領域及びドレイン領域とは同じ導電型で構成することにより、しきい値電圧を制御する。 - 特許庁

To solve the problem that a transistor varies in element characteristics resulting from unevenness in film thickness, patterning precision, etc., of a semiconductor film and a gate insulating film laminated in a manufacturing stage, and a polysilicon transistor further has variance in crystallinity depending upon a crystal growth direction, a defect at a crystal gain boundary, etc.例文帳に追加

トランジスタは、製造過程における積層された半導体膜やゲート絶縁膜の膜厚の不均一性や膜のパターニング精度等に起因して素子特性がばらつき、ポリシリコントランジスタの場合は加えて、結晶成長方向や結晶粒界における欠陥等により結晶性がばらついてしまう。 - 特許庁

To provide a method for manufacturing a MOS type semiconductor integrated circuit device which integrates a MISFET element, a flash memory element, a capacitance element such as a polysilicon capacitor which use silicon nitride films formed in a hot wall type batch vacuum CVD furnace which prevents the generation of a foreign substance caused by the deformation and minute movement of a wafer.例文帳に追加

ウエハが変形し微妙な移動によって異物が発生を防止したホット・ウォール型のバッチ式減圧ＣＶＤ炉で成膜される窒化シリコン膜を使用したＭＩＳＦＥＴ素子、フラッシュ・メモリ素子、およびポリシリコン・キャパシタ等の容量素子等を集積したＭＯＳ型半導体集積回路装置の製造方法を提供する。 - 特許庁

An insulation film 102 is deposited on the surface of a transmissive insulating substrate 101, amorphous thin silicon films 103a, 103b are deposited on the insulation film and the rear surface of the transmissive insulating substrate, the amorphous thin silicon film on the insulation film is formed insularly and irradiated with laser light 106 to form thin polysilicon films 104a, 104b.例文帳に追加

透光性絶縁基板101の表面上に絶縁膜102を堆積し、前記絶縁膜上と透光性絶縁基板の裏面の両面に非晶質シリコン薄膜103a,103bを堆積し、前記絶縁膜上の非晶質シリコン薄膜を島状に形成し、前記島状に形成された非晶質シリコン薄膜にレーザー光106を照射してポリシリコン薄膜104a,104bを形成する。 - 特許庁

A semiconductor device has a structure comprising a first and second layer insulation films 9, 10 using oxide films between a charge storing lower electrode (P-doped polysilicon) 14 and a diffused layer region 2 and a nitride film 11 to be a wet etching stop layer laminated on the second layer insulation film 10 being an upper layer.例文帳に追加

半導体装置は、電荷蓄積用下部電極（リンドープポリシリコン）１４と、拡散層領域２との間の層間膜である第１層間膜９、第２層間膜１０に酸化膜を用い、上層の第２層間膜１０上に、ウエットエッチングストップ層となる窒化膜１１が積層された構造を有するものである。 - 特許庁

To obtain the subject element capable of satisfying characteristics driven by a polysilicon thin-film transistor(TFT) element, having a wide liquid crystal temperature range and a low viscosity and excellent in high-speed responsiveness by using a composition containing a specific compound.例文帳に追加

ポリシリコンＴＦＴ素子で駆動される液晶ディスプレイ(ＰＴＦＴ—ＬＣＤ)に求められる種々の特性を満足し、かつ、セル構成に応じた所望のΔｎに調整でき、広いネマチック液晶温度範囲、高い保持率を高温度まで維持できる液晶組成物およびこれを使用した液晶表示素子の提供。 - 特許庁

Higher output and smaller physical size are achieved by integrating an output amplifier circuit composed of TFT having a crystal structure semiconductor film (typically polysilicon film) with a sensor element using an amorphous semiconductor film (typically amorphous silicon film) on a heat-resistant plastic film substrate which can resist temperature at a time of packaging for solder reflow treatment and the like.例文帳に追加

本発明は、半田リフロー処理などの実装時の温度に耐えうる耐熱性プラスチックフィルム基板上に、結晶構造を有する半導体膜（代表的にはポリシリコン膜）を有するＴＦＴからなる出力増幅回路と、非晶質半導体膜（代表的にはアモルファスシリコン膜）を用いたセンサ素子とを一体化させることで、高出力化及び小型化を図る。 - 特許庁

Consequently, oxidation of polysilicon composing the gate electrode 9 in wet atmosphere can be controlled, and such a matter that the gate electrode 9 is oxidized entirely and does not play a role as a gate electrode 9 or a matter that ohmic contact cannot be taken with the gate electrode 9 can be prevented from occurring.例文帳に追加

このため、ゲート電極９を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制でき、ゲート電極９がすべて酸化されてしまってゲート電極９の役割を果たさなくなったり、ゲート電極９とのオーミックコンタクトが取れなくなるという問題が発生を防止できる。 - 特許庁

After an ONO film is sandwiched to deposit two polysilicon films, patterning is performed, a memory gate electrode 8 comprising a floating gate electrode 5, an inter-electrode insulation film 6 and a control gate electrode 7 is formed on a tunnel insulation film 4, and a selection gate electrode part 18 is formed sideward thereof.例文帳に追加

ＯＮＯ膜を挟んで２つのポリシリコン膜を堆積した後、パターニングして、トンネル絶縁膜４の上に、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極８を形成するとともに、その側方にセレクトゲート電極部１８を形成する。 - 特許庁

To provide a manufacturing method of a semiconductor device for achieving superior boron concentration uniformity, and to provide a substrate treatment apparatus in the manufacturing method of the semiconductor device for film-forming boron-doped polysilicon germanium or boron-doped amorphous silicon germanium in a reduced pressure CVD apparatus, and to provide a substrate treatment apparatus.例文帳に追加

減圧ＣＶＤ装置におけるボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法および基板処理装置において、良好なボロン濃度均一性の実現をを可能とする半導体装置の製造方法および基板処理装置を提供すること。 - 特許庁

In this way, the antireflection film of the junction area for the division part 8 outside of the light receiving area 12 and the cathode is protected against etching, etc. with the polysilicon film 14, so that crystal defects or impurity density variations are suppressed; and devices with built-in high performance, high quality photo diodes can be formed.例文帳に追加

これにより、受光領域１２外の分割部８とカソードとのジャンクション領域の反射防止膜がポリシリコン膜１４によってエッチング等から保護されるようになるため、この領域での結晶欠陥の発生や不純物濃度の変動等が抑えられ、高性能かつ高品質のフォトダイオード内蔵型半導体装置が形成される。 - 特許庁

This manufacturing method of a semiconductor device is performed by a method, wherein a polysilicon film 13 is formed in a contact hole 12 formed in a first interlayer insulating film 11 on a silicon substrate 10, in such a way that the upper part of the film 13 is left in the hole 12.例文帳に追加

シリコン基板１０上の第１の層間絶縁膜１１に形成されたコンタクトホール１２に、その上部が残るようにポリシリコン膜１３を形成した後、ポリシリコン膜１３上に堆積されたコバルト膜に対して熱処理を行なって、ポリシリコン膜１３の表面部にコバルトシリサイド層１５を形成する。 - 特許庁

There is provided a capacitor structure 10 including a semiconductor base region 30 having a top face, a wale 12 which is formed adjacent to the top face in the semiconductor base region 30, a primary dielectric layer 38 adjacent to at least one part of the top face, and a polysilicon layer 16 adjacent to the primary dielectric layer 38.例文帳に追加

上面を有する半導体ベース領域３０と、半導体ベース領域内でかつ上面に隣接して形成されたウェル１２と、上面の少なくとも一部分に隣接する第１の誘電層３８と、第１の誘電層に隣接するポリシリコン層１６とを含んだキャパシタ構造１０を提供する。 - 特許庁

To provide a polishing composition capable of obtaining the polishing speed and polishing speed ratio of a polysilicon film, a silicon nitride film and a silicon oxide film needed for executing CMP for contact plug formation by a self alignment system by one kind of the polishing composition, reducing the manufacture cost of a semiconductor element and improving an yield.例文帳に追加

セルフアライン方式によるコンタクトプラグ形成のためのＣＭＰを、１種類の研磨用組成物で実施するために必要な、ポリシリコン膜、シリコン窒化膜及びシリコン酸化膜の研磨速度と研磨速度比が得られ、かつ半導体素子の製造コスト低減、歩留まり向上が可能となる研磨用組成物を提供する。 - 特許庁

The method for forming the silicon carbide film 13 includes: a step for forming a silicon film 14 containing at least either amorphous silicon or polysilicon on a substrate 11, and a step for applying carbonizing treatment to the silicon film 14 to form the silicon carbide film 13 containing the carbonized film.例文帳に追加

本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 - 特許庁

A trench capacitor vertical-transistor DRAM cell in an SiGe wafer compensates for overhang of a pad nitride, by forming an epitaxial strained silicon layer on trench walls that improves transistor mobility, removes voids from the polysilicon filling, and reduces resistance on the bit line contact.例文帳に追加

ＳｉＧｅウェハ中のトレンチ・コンデンサ型縦形トランジスタＤＲＡＭセルにおいて、トレンチ壁上にトランジスタの移動度を向上させるエピタキシャル歪シリコン層を形成することによってパッド窒化物のオーバハングを補償し、トレンチのポリ充填物から空洞を除去し、ビット線接点の抵抗値を小さくする。 - 特許庁

Plasma oxidation with high oxidation rate is performed by changing to higher RF electric power from a point when ashing of the resist 301 is completed, and the plasma oxidation silica film 401 as an outside diffusion prevention film of dopant is formed on surfaces of an n-type wiring 103 and a p-type wiring 104 which are composed of polysilicon.例文帳に追加

レジスト３０１の灰化が終了した時点から高めのＲＦ電力に切り替えることで酸化レートの高いプラズマ酸化を行い、ポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４の表面に不純物の外方拡散防止膜としてのプラズマ酸化珪素膜４０１を形成する。 - 特許庁

Polysilicon electric charge transfer electrodes 34, 35, adjacent to each other in an electric charge transfer direction, are polished by the CMP method and formed to have nearly the same thickness, without being overlapped, and electric charge transfer electrodes adjacent in a direction of crossing (or orthogonal to) the electric charge transfer direction are electrically connected by a metallic wiring layer 37, provided to the upper layer.例文帳に追加

電荷転送方向に隣接するポリシリコン電荷転送電極３４，３５がＣＭＰ法により研磨されて重ならずに略同じ厚みに形成され、電荷転送方向と交差（または直交）する方向に隣接する電荷転送電極の間が上層に設けられた金属配線層３７によって電気的に接続されている。 - 特許庁

To solve the problem that since hydrogen in a radical state free from a hydrogen supply source, i.e., a protective film of silicon nitride is diffused isotropically during heat treatment for terminating dangling bond in a polysilicon semiconductor film, the majority of hydrogen is desorbed to the outside of a thin film semiconductor element to cause deterioration in the mobility or swing characteristics thereof due to the insufficient termination of the dangling bond.例文帳に追加

多結晶シリコン半導体膜中のダングリングボンドを終端することを目的とした熱処理時に水素の供給源である窒化珪素の保護膜から遊離したラジカル状態の水素が等方的に拡散するため、その多くが薄膜半導体素子の外へと脱離してしまい、ダングリングボンドの終端が不十分となり薄膜半導体素子の移動度やスイング特性が劣化する。 - 特許庁

An isolation structure 117 is formed on a semiconductor substrate for limiting an active region, a gate structure insulated from the surface of the active region is formed, amorphous Si film is formed on the gate structure, the surface of the substrate and the isolation structure and the first and second parts of the amorphous Si film are respectively converted into an epitaxial film 145 and a polysilicon film 143.例文帳に追加

半導体基板に分離構造１１７を形成して活性領域を限定し、活性領域の表面から絶縁されたゲート構造を形成し、非晶質Ｓｉ膜をゲート構造や基板表面及び分離構造に形成し、非晶質Ｓｉ膜の第１部分をエピタキシャル膜１４５に、非晶質Ｓｉ膜の第２部分をポリＳｉ膜１４３に変換する。 - 特許庁

In the manufacture of a semiconductor device, a polysilicon film is made on a thermal oxide film formed on a silicon substrate 31, and a gate electrode 35 and a gate oxide film 32a are formed through etching, and after removal of a photoresist film, a peripheral oxide film 38 united with the gate oxide film 32a and the thermal oxide film is made through thermal oxidation method around the gate electrode 35.例文帳に追加

半導体装置の製造方法は、シリコン基板３１上に形成した熱酸化膜３２上にポリシリコン膜３３を形成し、エッチングを行ってゲート電極３５及びゲート酸化膜３２ａを形成し、フォトレジスト膜３４を除去してから、ゲート電極３５の周囲に、ゲート酸化膜３２ａ及び熱酸化膜３２と一体化した周囲酸化膜３８を熱酸化法で形成する。 - 特許庁

A gate oxide film 102, a polysilicon layer 103, a barrier metal layer 104, a tungsten layer 105, and a mask layer 106 are formed on a silicon substrate 101 from a lower side successively in this order, a gas N_2+O_2+NF_3 is used as etching gas, and the tungsten and barrier metal layers 105 and 104 are etched by plasma etching.例文帳に追加

シリコン基板１０１の上には、ゲート酸化膜１０２、ポリシリコン層１０３、バリアメタル層１０４、タングステン層１０５、マスク層１０６が下側からこの順で形成されており、エッチングガスとして、Ｎ_2 ＋Ｏ_2 ＋ＮＦ_3のガスを使用し、プラズマエッチングにより、タングステン層１０５及びバリアメタル層１０４をエッチングする。 - 特許庁

A recess 11a is formed in a side of laminated pattern B in which a gate structure A including at least a gate (polysilicon 8a) for controlling, a metal electrode 9a, and a hard mask 10a on a silicon substrate 1; and a side wall 13 is formed in the side of laminated pattern B so that it may be embedded.例文帳に追加

シリコン基板１の上で少なくとも制御用ゲート（ポリシリコン８ａ）を含むゲート構造Ａ、金属電極９ａ、ハードマスク１０ａを積層した積層パターンＢの側面に窪み１１ａを形成して、これを埋め込むように積層パターンＢの側面にサイドウォール１３を形成した構造とする。 - 特許庁

In the semiconductor device, the diffusion resistance region 3 has a constitution which is electrically separated by a second trench 6 and an impurity region of one conductivity type, and a conductive polysilicon 5 provided at a sidewall of the second trench 6 via an insulating film 7 is short-circuited and connected to either of ends 4a of the diffusion resistance region 3.例文帳に追加

前記拡散抵抗領域３は第二トレンチ６および一導電型の不純物領域により電気的に分離される構成を有し、さらに、前記第二トレンチ６の側壁に絶縁膜７を介して設けられている導電性ポリシリコン５が、前記拡散抵抗領域３のいずれかの端部４ａと短絡接続されている半導体装置とする。 - 特許庁

A P+- well 9 with improved substrate concentration is formed at the substrate surface side of the inside of a P well 6, a polysilicon gate electrode 12 is formed on the substrate surface via a gate oxide film 10, and a source 14 and a drain 17 in double diffusion structure are formed in the P+- well 9 while sandwiching the gate electrode 12.例文帳に追加

Ｐウエル６の内側の基板表面側には基板濃度を高めたＰ^+-ウエル９が形成され、基板表面にはゲート酸化膜１０を介してポリシリコンゲート電極１２が形成され、そのゲート電極１２を挾んでＰ^+-ウエル９内に二重拡散構造のソース１４とドレイン１７が形成されている。 - 特許庁

The vertical transfer electrodes V1-V4 are formed of a translucent electrode material, e.g. a thin film of In_2O_3 or ZnO based translucent conductive material represented by ITO, a polysilicon film thin enough to exhibit translucence, or a multilayer of these films functioning as an integrated electrode.例文帳に追加

この垂直転送電極Ｖ１〜Ｖ４は、ＩＴＯを代表とするＩｎ_2Ｏ_3系、またはZnＯ系などの透明導電材料薄膜、多結晶シリコンを光透過性を有する程度の膜厚に薄膜化したもの、あるいはそれらを積層して一体的な電極として機能させたものなど、光透過性の電極部材で形成する。 - 特許庁

A gate electrode 7P of the PMOS transistor consists of a lower layer film comprising an a-Si film 71 and a SiGe film 72, an upper layer film comprising a polysilicon film 73, a barrier film (SiO) 74 and a cap silicon film (a-Si) 75 thereover, and a metal silicide layer 12 formed on the surface of the cap silicon film 75.例文帳に追加

ＰＭＯＳトランジスタのゲート電極７Ｐはａ−Ｓｉ膜７１及びＳｉＧｅ膜７２からなる下層膜と、その上のポリシリコン膜７３、バリア膜（ＳｉＯ）７４、キャップシリコン膜（ａ−Ｓｉ）７５からなる上層膜と、キャップシリコン膜７５の表面に形成された金属シリサイド層１２とを備えている。 - 特許庁

After only a backside 16b of the SIMOX substrate 16 is etched and the oxide film 18 on the backside 16b of the SIMOX substrate 16 is removed, the SIMOX substrate 16 is etched and the polysilicon film 17 on the backside 16b of the SIMOX substrate 16 is removed, and the backside 16b of the SIMOX substrate 16 is removed by a prescribed thickness.例文帳に追加

次にこのＳＩＭＯＸ基板１６の裏面１６ｂにのみエッチングを施してＳＩＭＯＸ基板１６の裏面１６ｂの酸化膜１８を除去した後に、このＳＩＭＯＸ基板１６にエッチングを施してＳＩＭＯＸ基板１６の裏面１６ｂのポリシリコン膜１７を除去するとともにＳＩＭＯＸ基板１６の裏面１６ｂを所定の厚さだけ除去する。 - 特許庁

In the method for manufacturing the synthetic quartz glass substrate for the polysilicon TFT formed by multistage polishing consisting of a lapping process and a polishing process, the end surface of the substrate is subjected to mirror surface finishing just prior to the final polishing process of the polishing process and after subjecting the substrate to etching.例文帳に追加

ラッピング工程とポリッシュ工程からなる多段研磨により形成されるポリシリコンＴＦＴ用合成石英ガラス基板の製造方法において、前記ポリッシュ工程は複数の研磨工程からなり、該ポリッシュ工程の最終の研磨工程の直前、かつ、前記基板にエッチングを施した後に前記基板の端面に鏡面加工を施す。 - 特許庁

The method of forming the polysilicon layer comprises (a) a step of preparing a substrate, (b) a step of forming a barrier layer on the substrate, (c) a step of forming a porous layer on the barrier layer, (d) a step of forming an amorphous silicon layer on the porous layer, and (e) a step of carrying out a laser annealing process.例文帳に追加

ポリシリコン層製造方法は、（ａ）基板を設けるステップと、（ｂ）基板上にバリア層を形成するステップと、（ｃ）バリア層上に多孔質層を形成するステップと、（ｄ）多孔質層上にアモルファスシリコン層を形成するステップと、（ｅ）レーザアニールプロセスを行うステップと、を備えている。 - 特許庁

A method for preventing plasma damage includes a stage of depositing an etching stop layer 27 on a substrate in which a predetermined device is formed, a stage of depositing a PMD 29 and a polysilicon 28 on the etching stop layer, a stage of depositing an insulating film 30 on the substrate, and a stage of forming a metal wiring 31 on the insulating film.例文帳に追加

所定の素子が形成された基板の上に蝕刻止まり層２７を蒸着する段階と；前記蝕刻止まり層上にPMD２９及びポリシリコーン２８を蒸着する段階と；前記基板の上に絶縁膜３０を蒸着する段階と；及び前記絶縁膜の上に金属配線３１を形成する段階と；を含んで成り立つことを特徴とするプラズマのダメージを防止する方法。 - 特許庁

On a first surface of a Si wafer 1, a pad oxide film 4 and a nitride film 5 are laminated successively, field oxidation is formed between the etched nitride films 5 to form a field oxide film 6, and on a second surface of the Si wafer an oxide film 2, a polysilicon film 3, a pad oxide film 4 and a nitride film 5 are laminated successively.例文帳に追加

シリコンウェハ１の第１の面側においては、パッド酸化膜４及び窒化膜５を順次積層し、エッチングされた窒化膜５間をフィールド酸化させてフィールド酸化膜６を形成し、シリコンウェハの第２の面側には、酸化膜２とポリシリコン膜３とパッド酸化膜４と窒化膜５とを順次積層する。 - 特許庁

The method includes steps of forming a silicon nitride film 103 on a p-type silicon substrate 101, forming an aperture of a predetermined pattern on the silicon nitride film 103, forming a gate trench 104 on a semiconductor substrate 101 with a silicon nitride film 108 used as a mask, and thereafter embedding a polysilicon film 106 inside the gate trench 104 and in the aperture thereby self-alignedly forming a gate electrode.例文帳に追加

Ｐ型シリコン基板１０１上にシリコン窒化膜１０３を形成し、シリコン窒化膜１０３に所定のパターンの開口を形成し、シリコン窒化膜１０８をマスクとして用いて半導体基板１０１にゲートトレンチ１０４を形成した後、ゲートトレンチ１０４の内部および開口内にポリシリコン膜１０６を埋め込むことにより、ゲート電極を自己整合的に形成する。 - 特許庁

A bipolar transistor (semiconductor device) 100 comprises a silicon layer 7, an impurity region 8 formed on the surface of the silicon layer 7, an emitter electrode 10a made of a polysilicon layer formed on the impurity region 8, and a SiGe layer 9 formed between the impurity region 8 and the emitter electrode 10a and having a width W2 smaller than the width W3 of the emitter electrode 10a.例文帳に追加

このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 - 特許庁

Then, as shown in Figure 2 (a), N-type impurity ions are implanted with an accelerating energy using the same photoresist layer 116 as a mask, so as to penetrate through the first polysilicon layer 115b and the first oxide film 113 but not to penetrate through the second oxide film 114, and the lower electrode 118 of a capacitive element is formed.例文帳に追加

次に、図２（ａ）に示すように、同一のホトレジスト層１１６をマスクとして、第１のポリシリコン層１１５ｂ及び第１の酸化膜１１３を貫通し、第２の酸化膜１１４を貫通しないような加速エネルギーで、ｎ型不純物をイオン注入し、容量素子の下部電極１１８を形成する。 - 特許庁

An array substrate has wiring and circuit elements formed by a polysilicon process on a transparent substrate of glass etc., wherein an analog video signal supply section 11 and an analog video signal supply part 12 are arranged point-symmetrically, and a scan line driving part 21 and a scan line driving part 22 are also arranged point-symmetrically.例文帳に追加

ガラスなどの透明な基板上に、ポリシリコンプロセスにより配線や回路素子を形成したアレイ基板において、アナログ映像信号供給部１１とアナログ映像信号供給部１２の配置を点対称とし、併せて走査線駆動部２１と走査線駆動部２２の配置も点対称とした構成とする。 - 特許庁

A polysilicon layer 105 is formed on a wafer, with which a P well 102 and an N well 103 are formed, and after a gate electrode 105A is formed on the P well 102 with a photoresist pattern 106 as a mask, the LDD region of N-channel MOS is formed by conducting ion implantation, in a state of the photoresist pattern 106 being left.例文帳に追加

Ｐウェル１０２、Ｎウェル１０３の形成された基板上にポリシリコン層１０５を形成し、フォトレジストパターン１０６をマスクとして、Ｐウェル１０２上にゲート電極１０５Ａを形成した後、フォトレジストパターン１０６が残存した状態でイオン注入を行ってＮチャネルＭＯＳのＬＤＤ領域を形成する。 - 特許庁

In a method of forming the protective film of a silicon nitride (SiNx) film on a semiconductor surface of low-temperature polysilicon, material gas containing gas for H_2 passivation and Si is introduced into the semiconductor surface and a low-temperature plasma process is carried out to achieve H_2 passivation and deposition with a silicon nitride (SiN_x) film.例文帳に追加

低温ポリシリコンの半導体表面に窒化シリコン（ＳｉＮ_ｘ）膜の保護膜を形成する成膜方法において、半導体表面にＨ_２パッシベーション用ガスとＳｉを含む材料性ガスとを導入し、低周波プラズマ処理により、Ｈ_２パッシベーションと窒化シリコン（ＳｉＮ_ｘ）膜の成膜とを行う。 - 特許庁

In the surface channel type MOS transistor, a gate electrode 6, formed via the gate insulating film 5 on a semiconductor substrate 1, is composed of a polysilicon with 100-200 nm of thickness where at least impurity is nearly uniformly doped, and then a source/drain region 11 formed in the semiconductor substrate 1, is formed self-aligningly to the gate electrode 6.例文帳に追加

半導体基板１上にゲート絶縁膜５を介して形成されたゲート電極６が少なくとも不純物がほぼ均一にドープされた膜厚１００〜２００ｎｍのポリシリコンからなり、半導体基板１内に形成されたソース／ドレイン領域１１がゲート電極６に対して自己整合的に形成された表面チャネル型ＭＯＳトランジスタ。 - 特許庁

The semiconductor device has: a gate insulating film 3 formed on a semiconductor substrate 1; a second gate electrode part 20b of a gate electrode 20, which is sequentially formed on the gate insulating film 3, and which includes a TiN film 4 and a polysilicon film 5; and a layer insulating film 8 formed on the semiconductor substrate 1 to cover the gate electrode 20.例文帳に追加

半導体装置は、半導体基板１の上に形成されたゲート絶縁膜３と、該ゲート絶縁膜３の上に順次形成され、ＴｉＮ膜４とポリシリコン膜５とにより構成されたゲート電極２０の第２のゲート電極部２０ｂと、半導体基板１の上にゲート電極２０を覆うように形成された層間絶縁膜８とを有している。 - 特許庁

In the semiconductor device including an N-type MOS transistor 701 for an internal element and a P-type MOS transistor 711 for an internal element provided in an internal circuit region and an N-type MOS transistor 721 for ESD protection provided between an external connection terminal and the internal circuit region, a gate electrode of the N-type MOS transistor 721 for ESD protection is formed of P-type polysilicon.例文帳に追加

内部回路領域に内部素子のＮ型ＭＯＳトランジスタ７０１と内部素子のＰ型ＭＯＳトランジスタ７１１を有し、外部接続端子と前記内部回路領域との間にＥＳＤ保護用のＮ型ＭＯＳトランジスタ７２１を有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ７２１のゲート電極はＰ型のポリシリコンにより形成した。 - 特許庁