「Polysilicon」に関連した英語例文の一覧と使い方(54ページ目) - Weblio英語例文検索

Since the semiconductor device has a Ge-containing layer 72 under the gate electrode 7P and a polysilicon film 73 having small particle diameters (a mean particle diameter of ≤100 nm) on the Ge-containing layer 72, the B doped into the gate electrode 7P is roughly uniformly distributed in the gate electrode 7P in the thickness direction when source and drain electrodes are subjected to an activating heat treatment.例文帳に追加

ゲート電極７Ｐの下層にＧｅを含む膜７２を有し、Ｇｅを含む膜７２の上に粒径の小さい（平均粒径１００ｎｍ以下の）ポリシリコン膜７３を有しているので、ゲート電極７Ｐ中にドープされるボロンが、ソース／ドレイン電極の活性化熱処理によりゲート電極中に厚さ方向にほぼ均一に分布する。 - 特許庁

Then a high-dielectric layer 22, a capacitor upper electrode 24 and a dielectric layer 25 such as TEOS are layered, etching is carried out up to the polysilicon plug 12 leaving platinum conductors 20 to form an opening 32, a liner film 28 is formed, a conductive contact 30 is formed being insulated from the upper electrode 24, and the upper part is filled with TEOS 32 or the like.例文帳に追加

次いで高誘電層２２、キャパシタ上部電極２４、ＴＥＯＳなどの誘電層２５を積層した後、白金導電体２０を残してポリシリコンプラグ１２までエッチして開口部３２を穿ち、ライナー２８を成膜して上部電極２４と絶縁した形で導電コンタクト３０を成形して上部をＴＥＯＳなどて充填３２する。 - 特許庁

In addition, the first thermally oxidized film 4 and the surface section of the element isolating film 16 are wet-etched until the film 4 is removed by using an etchant containing a hydrogen fluoride (Fig.1 (E)) and, after a pressure-reduced oxide film 30 is formed on the etched surface, a polysilicon layer 36 which is used as a resistance element or transistor element is formed.例文帳に追加

次に、第１の熱酸化膜４が除去されるまで、第１の熱酸化膜４および素子分離膜１６の表面部を、フッ化水素を含むエッチング液を用いてウェットエッチングし（図１の（Ｅ））、その上に、減圧酸化膜３０を形成した後、抵抗素子やトランジスタ素子とするポリシリコン層３６を形成する。 - 特許庁

An exposure part of a silicon oxide film 37 which is a sacrifial layer left behind as the anchor below a fixing part 2C is coated with a stopper(polysilicon thin film) 38 for preventing sideetching, thereby eliminating the side-etching of the sacrificial layer silicon oxide film 37 and preventing the entering in of chip fractures and of particles.例文帳に追加

固定部２Ｃの下にアンカーとして残される犠牲層であるシリコン酸化膜３７の露出部がサイドエッチングを防止するためのストッパ（ポリシリコン薄膜）３８で覆われ、これにより、犠牲層用シリコン酸化膜３７のサイドエッチングを無くし、チップの欠損およびパーティクルの入り込みを防止する。 - 特許庁

Fabrication process is simplified by forming a Co silicide layer 20 simultaneously on the surface of the gate electrode 7B, source, and drain (n^+-type semiconductor region 16) of an MISFET constituting a logic LSI, and on the surface of a polysilicon film 7 becoming the gate electrode of an MISFET for selecting the memory cell of a DRAM in a subsequent process.例文帳に追加

ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極７Ｂ、ソース、ドレイン（ｎ^＋型半導体領域１６）のそれぞれの表面と、後の工程でＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極となる多結晶シリコン膜７の表面とにＣｏシリサイド層２０を同時に形成することによって、製造プロセスの簡略化を実現する。 - 特許庁

A substrate (20) for a MEMS element in one embodiment includes a base material (40) having a first side (42), a strain gauge (30) comprising a polysilicon material formed on the first side, a dielectric material (52) disposed over the strain gauge, and a conductive material (62) in communication with the strain gauge through the dielectric material.例文帳に追加

本発明の一実施例のＭＥＭＳ素子のための基板（２０）には、第１の表面（４２）を有する礎材（４０）と、前記第１の表面上に形成されたポリシリコン材料を含むひずみゲージ（３０）と、該ひずみゲージ上に配置される誘電体材料（５２）と、該誘電体材料を貫通して前記ひずみゲージと導通する導電材料（６２）とを含む。 - 特許庁

Since the fine silicon particles 302 and the polysilicon film 502 are separated by a specified distance over a relatively wide area, a large quantity of charges can be delivered between the second electrode and the fine silicon particles 302 in a short time through the projecting film part 202a, resulting in a memory film structure capable of high speed operation with low power consumption.例文帳に追加

凸状膜部２０２ａによって、シリコン微粒子３０２とポリシリコン膜５０２とが、比較的大きい面積で所定の距離に隔てられるので、この凸状膜部２０２ａを介して第２電極とシリコン微粒子３０２とが短時間で多くの電荷を授受でき、低消費電力で高速動作可能なメモリ膜構造が得られる。 - 特許庁

Then the first CMP process is performed, and with the polysilicon film 6 after the first CMP process as a mask, etching process is performed for the silicon oxide film 5, and the silicon oxide film 5 which lies in the region over the projecting part region removed, and then a second CMP process is further performed to cause the top of a semiconductor substrate 1 to be flattened.例文帳に追加

その後、第１のＣＭＰ処理を行い、第１のＣＭＰ処理後のポリシリコン膜６をマスクとしてシリコン酸化膜５に対するエッチング処理を実行して、凸部領域の上部領域のシリコン酸化膜５を除去した後、さらに第２のＣＭＰ処理を行って半導体基板１上を平坦化させる。 - 特許庁

The trench isolation structure 20 has structures that an insulation film 4 is disposed on the inner surface of a trench provided inside a silicon substrate 1, and that doped polysilicon for which phosphorus is doped to the density of about 1×1020/cm3 for instance as the conductor 3 is buried on a lower part side inside a trench space stipulated by the insulation film 4.例文帳に追加

トレンチ分離構造２０はシリコン基板１内に設けられたトレンチの内面に絶縁膜４を配設し、絶縁膜４で規定されるトレンチ空間内の下部側に、導電体３として、例えばリンを１×１０^20／ｃｍ^3程度の濃度にドープしたドープトポリシリコンが埋め込まれた構成を有している。 - 特許庁

To use a metal gate electrode to prevent depletion of majority carriers and Fermi level pinning which will occur in a gate electrode made by using polysilicon or silicide, and to easily form the metal gate electrode for an n-type MOSFET and for a p-type MOSFET separately by a simple process, in manufacturing a semiconductor device including the n-type MOSFET and the p-type MOSFET.例文帳に追加

半導体装置の製造方法に関し、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴを含む半導体装置を作製する場合、ポリシリコンもしくはシリサイドを用いたゲート電極で発生する空乏化やフェルミレベルピンニングを抑止する為、メタルゲート電極を用い、しかも、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの各メタルゲート電極を簡単な工程で、且つ、容易に作り分けることを可能にする。 - 特許庁

A polysilicon film 04 is formed by irradiating a non-monocrystalline silicon film 03 containing hydrogen by 1% or less with a laser beam 05, or by heat treating the non-monocrystalline silicon film 03a containing hydrogen to obtain the non-monocrystalline silicon film 03 in which content of hydrogen is reduced to 1% or less and then irradiating the non-monocrystalline silicon film 03 with a laser beam 05.例文帳に追加

水素を含み、且つその水素含有量が１％以下である非単結晶シリコン膜０３にレーザ光０５を照射するか、又は、水素を含む非単結晶シリコン膜０３ａに熱処理を施して水素含有量を１％以下に低減した非単結晶シリコン膜０３にレーザ光０５を照射することで多結晶シリコン膜０４を形成する。 - 特許庁

Using a thin film 50 of crystalline sapphire formed on a substrate 1 as a seed, a single crystal silicon layer 7 is formed from a low melting point metal layer of molten polysilicon through heteroepitaxial growth and the single crystal silicon layer 7 is employed in a top gate type MOSFET of an electrooptic device, e.g. a display section-peripheral drive circuit integrated LCD.例文帳に追加

基板１に形成した結晶性サファイア薄膜５０をシードにして多結晶シリコン等を溶解した低融点金属層からヘテロエピタキシャル成長により単結晶シリコン層７を形成し、この単結晶シリコン層７を表示部−周辺駆動回路一体型のＬＣＤなどの電気光学装置のトップゲート型ＭＯＳＴＦＴに用いる。 - 特許庁

An N-type first single-crystal silicon layer (collector region) 10c is provided on a silicon substrate 10a via a first insulating film 10b, and a P-type first polysilicon layer (base extracting region) 12 is provided on the N-type first single-crystal silicon layer 10c through the intermediary of a second insulating film 11.例文帳に追加

シリコン基板１０ａの上に第１の絶縁膜１０ｂを介してｎ型の第１の単結晶シリコン層（コレクタ領域）１０ｃが設けられており、該第１の単結晶シリコン層１０ｃの上には第２の絶縁膜１１を介してｐ型の第１のポリシリコン層（ベース用引き出し領域）１２が設けられている。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

The thin-film sample 6 comprising polysilicon is irradiated with electromagnetic waves respectively different in plane of polarization and also irradiated with exciting light of energy with the band gap of the thin-film sample 6 or above by the pulsed laser 12 and the intensities of the respective reflected waves (reflected microwaves) of the electromagnetic waves from the thin-film sample 6 are detected by a microwave detector 10.例文帳に追加

ポリシリコンからなる薄膜試料６に対し、偏波面の方向が各々異なる電磁波を照射し、パルスレーザ１２により薄膜試料６にそのバンドキャップ以上のエネルギーの励起光を照射し、その励起光の照射により変化する、薄膜試料６からの電磁波の反射波（反射マイクロ波）それぞれの強度をマイクロ波検出器１０により検出する。 - 特許庁

The input resistance 12 and the feedback resistance 13 of an inverted amplifier 10 are composed of resistance elements 100 using polysilicon, the same voltage is made to be applied to the resistances 12 and 13, and arrangement is also performed so that voltage applied to the shield part 108 of the element 100 can be the in-phase between the resistances 12 and 13.例文帳に追加

反転増幅器１０の入力抵抗１２及び帰還抵抗１３を、ポリシリコンを用いた抵抗素子１００から構成し、入力抵抗１２と帰還抵抗１３に同電圧が印加されるようにするとともに、抵抗素子１００のシールド部１０８に印加される電圧が入力抵抗１２と帰還抵抗１３とで同相となるように配置する。 - 特許庁

To provide a method of protecting the sides of laminated word lines during SAS etching to avoid the problem that the sides of the laminated word lines of flash memory cells are exposed during SAS etching and prevents an inter-polysilicon dielectric and a gate dielectric from being undercut to increase the data hold loss.例文帳に追加

フラッシュ・メモリ・セルの積層されたワード線の側をＳＡＳ食刻中に露呈すること生ずる問題点、ポリシリコン間誘電体及びゲート誘電体をアンダーカットし、データ保持損失の増加を生ずること、を防ぐため、ＳＡＳ食刻中に、積層されたワード線の側を保護する方法を提供する。 - 特許庁

The method for forming a polysilicon (p-Si) film in a process for manufacturing an integrated circuit(IC) comprises a step for sputtering an amorphous silicon (a-Si) material on a substrate, a step for supplying mixture gas containing hydrogen by about 4 vol.% during gas supply, and a step for forming an amorphous silicon film containing hydrogen.例文帳に追加

集積回路（ＩＣ）製造プロセスにおける多結晶シリコン（ｐ−Ｓｉ）膜を形成する方法は、基板上にアモルファスシリコン（ａ−Ｓｉ）材料をスパッタリングする工程と、ガス供給中に水素含有量が４体積％程度のガス混合気を供給する工程と、水素を含有するアモルファスシリコン膜を形成する工程とを包含する。 - 特許庁

The semiconductor device is provided with a transistor region 3 subjected to element isolation by a first DTI 2 formed on a semiconductor substrate 1; and an inductor region 5 formed on a second DTI 4, a silicon oxide film 6 and a polysilicon 7 are filled in the first DTI, and the silicon oxide film 6 is filled in the second DTI.例文帳に追加

半導体基板１に形成された第１のＤＴＩ２により素子分離されたトランジスタ領域３と、第２のＤＴＩ４上に形成されたインダクタ領域５を備え、前記第１のＤＴＩ内をシリコン酸化膜６とポリシリコン７により充填し、前記第２のＤＴＩ内はシリコン酸化膜６により充填している。 - 特許庁

A charge control trench 301 may have a single layer of a conductive material connected to a source metal in an uppermost part of the trench, and uses an independently biased and multiply-laminated polysilicon electrode 313.例文帳に追加

シールドポリ３１１の上にゲートポリ３１０を含み、垂直方向電荷制御のために、ゲートトレンチ３０２より深い位置にある非ゲートトレンチを含み、電荷制御トレンチ３０１は、トレンチの最上部でソース金属に接続する導電材料の単層を有し得るが、独立してバイアスがかけられ、多重に積み重ねられたポリ電極３１３を使用する。 - 特許庁

In the semiconductor device 100 where a high voltage resistance transistor 102 and a low voltage resistance transistor 104 are formed on a silicon substrate 101, gate impurity concentration of a polysilicon gate electrode film 117 of the high voltage resistance transistor 102 is set lower than that of the low voltage resistance transistor 104.例文帳に追加

シリコン基板１０１上に高耐圧トランジスタ１０２および低耐圧トランジスタ１０４が形成された半導体装置１００において、高耐圧トランジスタ１０２のポリシリコンゲート電極膜１１７のゲート不純物濃度を低耐圧トランジスタ１０４のゲート不純物濃度よりも小さくする。 - 特許庁

The semiconductor device comprises the metal fuses 11 formed in the fuse region formed above the element isolation region of a semiconductor substrate, and the polysilicon wiring 16 which are located in a lower layer than the metal fuses and are arranged along the sides of the metal fuses when viewed in top view and which are hardly blown by laser light which is irradiated to bow the metal fuses.例文帳に追加

半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズ１１と、メタルヒューズより下層側で平面的に見てメタルヒューズの側方に沿って配置され、メタルヒューズをブローする際に照射されるレーザー光ではブローし難いポリシリコンからなる配線１６とを具備する。 - 特許庁

In a trench 30 for electrically isolating bipolar transistors 20a and 20b, an insulator layer 32 is formed by heat treating SOG from the bottom to a height Xa, a sidewall oxide film 34 is formed on the sidewall at a part higher than the height Xa, and an embedded electrode 36 of polysilicon is formed on the insulator layer 32.例文帳に追加

バイポーラトランジスタ２０ａと２０ｂとを電気的に分離する分離用のトレンチ３０に、トレンチ３０の底部から高さＸａまでの部位にＳＯＧを加熱処理して形成した絶縁体層３２と、高さＸａより上部のトレンチ側壁に形成した側壁酸化膜３４と、絶縁体層３２上に形成しポリシリコンからなる埋め込み電極３６とを形成する。 - 特許庁

Moreover, a gate oxide film 13 is formed on the surface of the layer 3 between the regions 9 and 10, a polysilicon layer 14 is formed on the film 13 and an insulated-gate transistor, which uses the region 9 as its source region and uses the region 10 as its drain region, is formed in the one element region.例文帳に追加

また、Ｐ^+ ベース領域９、Ｐ^+ 過剰キャリア除去用領域１０の間のＮ^- 層３の表面にゲート酸化膜１３が形成され、その上にポリシリコン層１４が形成されて、Ｐ^+ ベース領域９をソース領域としＰ^+ 過剰キャリア除去用領域１０をドレイン領域とする絶縁ゲート型トランジスタが形成されている。 - 特許庁

A field region 15 surrounding the insulated isolation trench 13 is provided thereon with an electrode pad 16 electrically connected to the field region 15, an electrode pad 17 electrically connected to the element forming region 12a, and an electrode pad 19 electrically connected to buried polysilicon filled into the insulated isolation trench 13.例文帳に追加

絶縁分離トレンチ１３の周囲のフィールド領域１５上には、フィールド領域１５と電気的に接続された電極パッド１６、素子形成領域１２ａと電気的に接続された電極パッド１７並びに絶縁分離トレンチ１３内に充填された埋込ポリシリコンと電気的に接続された電極パッド１９が設けられる。 - 特許庁

Then, as shown in Figure 2 (a), P-type impurity ions are implanted with an accelerating energy using the same photoresist layer 116 as a mask so as to penetrate through the first polysilicon layer 115b and the first oxide film 113 but not to penetrate through the second oxide film 114, by which a P-type resistive layer 118 of prescribed resistance is formed.例文帳に追加

次に、図２（ａ）に示すように、同一のホトレジスト層１１６をマスクとして、第１のポリシリコン層１１５ｂ及び第１の酸化膜１１３を貫通し、第２の酸化膜１１４を貫通しないような加速エネルギーで、ｐ型不純物をイオン注入し、所望の抵抗値のP型抵抗層１１８を形成する。 - 特許庁

The method for manufacturing the semiconductor device comprises the step of forming the gate insulating film on a silicon substrate, the step of forming a gate electrode made of a laminated structure of a polysilicon or a metal film or a silicon film and a metal film on the gate insulating film, and the step of forming an insulating film substantially not containing an Si-H bond on the gate electrode.例文帳に追加

シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、前記ゲート電極上にＳｉ−Ｈ結合を実質的に含まない絶縁膜を形成する工程と、を具備する半導体装置の製造方法とする。 - 特許庁

Residual polysilicon 9 is left on the bottom end 6 of the trench 2, a second sacrificial oxide film 10 is formed and eliminated, the bottom end 6 of the trench 2 is rounded, and then an oxide film 11 for a capacitor is formed, thereby preventing concentration of an electric field on the bottom end 6 of the trench and the thinning of the oxide film 11.例文帳に追加

トレンチの底端部６に残渣ポリシリコン９を残こし、第２犠牲酸化膜１０を形成し、これを除去することで、トレンチ２の底端部６を丸くし、その後、キャパシタ用酸化膜１１を形成することで、トレンチの底端部６での電界集中とキャパシタ用酸化膜１１の薄膜化を防止する。 - 特許庁

A manufacturing method of a semiconductor device includes a process for supplying a material gas, having a Si source containing H and a B source containing B and Cl into a reaction chamber to form the polysilicon film containing B on a semiconductor substrate, and a process for exhausting the material gas and then supplying O_2 gas into the reaction chamber.例文帳に追加

Ｈを含むＳｉ源およびＢおよびＣｌを含むＢ源を有する原料ガスを反応室内に供給して、半導体基板上にＢを含有したポリシリコン膜を形成する工程と、原料ガスを排出した後にＯ_２ガスを前記反応室内に供給する工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。 - 特許庁

This infrared light source device having a filament formed in a micro-bridge shape on a substrate, for emitting an infrared ray by energizing the filament and generating heat therefrom is characterized by being equipped with the etching-formed filament comprising deposited polysilicon to which an impurity is added simultaneously so that the impurity concentration becomes equal in the thickness direction.例文帳に追加

基板にマイクロブリッジ状に形成されるフィラメントを有し、このフィラメントに通電して発熱させることにより赤外線を発光させる赤外線光源装置において、 厚さ方向に不純物濃度が均等になるように不純物が添加されつつ堆積されたポリシリコンからなりエッチング形成されたされてエッチング形成されフィラメントを具備したことを特徴とする赤外線光源装置である。 - 特許庁

A semiconductor device 50 is provided with polysilicon regions 17 and 18 which are so selectively buried and formed as not to contact with a gate insulating film 6 or an element separating insulating film 11, at portions where a drain region 8 and a source region 9 within a major surface of a SOI layer and which has a function as gettering.例文帳に追加

半導体装置５０は、ドレイン領域８及びソース領域９が形成されている部分のＳＯＩ層４の主面内において、ゲート絶縁膜６及び素子分離絶縁膜１１に接触しないように選択的に埋め込み形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域１７，１８を備えている。 - 特許庁

A p type semiconductor base layer 16 is formed on the pillar layer and trenches reaching the tapered n type pillar layer 15 are provided in the p type semiconductor base layer 16 while spaced apart equally and then a gate electrode 18 composed of polysilicon, or the like, is buried in the trench through an insulating film 17.例文帳に追加

このピラー層の上には、ｐ型の半導体ベース層１６が形成されており、この半導体ベース層１６は、テーパ状に形成されｎ型ピラー層１５に達するトレンチを等間隔に有しており、このトレンチに絶縁膜１７を介してポリシリコン等からなるゲート電極１８が埋め込まれている。 - 特許庁

To provide a simple and improved process of efficiently preparing polysilicon and in detail, a process of supplying heat directly to a reactor by producing the heat just on the surface of silicon present in a reaction zone or in a reactor in the vicinity of the reaction zone where deposition occurs.例文帳に追加

従来の加熱方法の限界を克服することによって、ポリシリコンを効率的に調製する単純で改良された方法を提供することであり、より詳細には、反応領域にあるシリコンのまさに表面で、または析出が生じる反応領域の近傍の反応器内で熱を発生させることによって反応器に直接熱を供給する方法を提供すること。 - 特許庁

More specifically, after a protective film is formed, heat treatment is performed while providing an overcoat film of metal as the diffusion barrier of hydrogen in order to prevent the desorption of hydrogen desorbed from the protective film to the outside of a thin film semiconductor element and hydrogen is supplied sufficiently to the polysilicon semiconductor film, thus accelerating the termination of the dangling bond.例文帳に追加

具体的には、保護膜を成膜後、水素の拡散バリヤとして金属からなるオーバーコート膜を設けた状態で熱処理を行い、保護膜から脱離した水素が薄膜半導体素子の外へ脱離することを防止し、多結晶シリコン半導体膜へ十分な水素を供給して、ダングリングボンドの終端を促進する。 - 特許庁

The thin-film transistor comprises an insulating undercoat layer formed on a substrate, a semiconductor active layer composed of polysilicon formed on the insulating undercoat layer, and a gate electrode formed on the semiconductor active layer, while being insulated wherein the insulating undercoat layer is a silicon oxide film layer formed by plasma CVD, using tetraethoxy silane as the material.例文帳に追加

基板に対して形成される絶縁性アンダーコート層と、該絶縁性アンダーコート層の上に形成される多結晶シリコンからなる半導体活性層と、該半導体活性層上に絶縁して形成されるゲート電極とを備え、該絶縁性アンダーコート層は、テトラエトキシシランを材料とし、プラズマＣＶＤで形成されたシリコン酸化膜層である薄膜トランジスタである。 - 特許庁

To provide compositions for abrasion which is applicable to the process of forming a floating gate in a flash memory, and suitable for a CMP process in which a protrusion on a polysilicon film is flattened and polishing is stopped before exposing a ground.例文帳に追加

フラッシュメモリーにおけるフローティングゲート形成工程などに適用可能な、ポリシリコン膜の凸部を研磨して平坦化し、下地を露出する前に研磨を停止するＣＭＰ工程に適した、研磨用組成物を提供するものであり、これにより、優れた平坦性と残膜厚制御性が得られるため、半導体素子の歩留まり、信頼性の向上が可能となる。 - 特許庁

To stabilize adjustment, device costs and production by freely changing a filter concentration distribution by a small relative moving amount of a dot size level for a gradation filter used for an excimer laser annealing (ELA) device for irradiating the surface of a low temperature polysilicon TFT liquid crystal panel with excimer laser beams and annealing it.例文帳に追加

低温ポリシリコンＴＦＴ液晶パネルの表面にエキシマレーザビームを照射してアニールするエキシマレーザアニーリング（ＥＬＡ）装置に用いるグラデーションフイルタを、ドットサイズレベルの小さな相対移動量で、フィルタ濃度分布を自在に変化させ、調整・装置コスト・生産の安定化を実現する。 - 特許庁

A method for manufacturing a solid state imaging element comprises the steps of sequentially forming a first polysilicon film 152A and a first silicon oxide film 154A on a silicon substrate 100A via a transfer gate insulating film 150, then dry etching or the like via a photomask 160, and patterning the film 154A and the film 152A together.例文帳に追加

シリコン基板１００Ａ上に転送ゲート絶縁膜１５０を介して第１ポリシリコン膜１５２Ａ、第１シリコン酸化膜１５４Ａを順次成膜した後、フォトマスク１６０を介してドライエッチング等を行い、第１シリコン酸化膜１５４Ａと第１ポリシリコン膜１５２Ａとを併せてパターニングする。 - 特許庁

The method for forming the silicon carbide film 13 includes: a step for forming a silicon film 14 containing at least either amorphous silicon or polysilicon on a substrate 11, a patterning step for patterning the silicon film 14, and a step for applying carbonizing treatment to the silicon film 14 to form the silicon carbide film 13 after the patterning step.例文帳に追加

本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４をパターニングするパターニング工程と、パターニング工程の後にシリコン膜１４を炭化処理し炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 - 特許庁

A tungsten silicide film is formed through such a manner that when a tungsten silicide layer is formed on a polysilicon layer, phosphorus atom-containing gas is added to reactive gas in an initial stage in which the tungsten silicide layer is formed, and the amount of phosphorus atom-containing gas added to the reactive gas is set at 0.2 to 0.45 vol.%.例文帳に追加

本発明のタングステンシリサイド膜の成膜方法は、ポリシリコン層上にタングステンシリサイド層を形成する際に、反応性ガスに燐原子を含むガスを少なくともタングステンシリサイド層の形成初期段階で添加すると共に、燐原子を含むガスの添加量を０．２〜０．４５vol.％に設定したことを特徴とする。 - 特許庁

Among semiconductor devices, power MOSFETs 15 incorporated into a wafer 16 arranged on a wafer prober, electricity is turned on polysilicon heaters which the selected semiconductor device, the power MOSFET 15 have for heating, a burn-in test of the semiconductor device, the power MOSFET 15 is performed for the wafer.例文帳に追加

ウエハプローバ上に配置したウエハ１６に作り込んだ半導体デバイス、パワーＭＯＳＦＥＴ１５のうち、選択された半導体デバイス、パワーＭＯＳＦＥＴ１５が有すするポリシリコンヒータに通電して加熱し、ウエハ状態のまま当該半導体デバイス、パワーＭＯＳＦＥＴ１５の通電試験を行なう。 - 特許庁

The thin-film transistor having LDD/offset regions to be provided is constituted such that a "primary" grain boundary of the polysilicon base layer is not positioned in the LDD/offset regions, thereby a thin-film transistor having excellent electrical characteristics such as leakage current characteristics is provided.例文帳に追加

ＬＤＤ/オフセト領域を具備している薄膜トランジスターに関するもので、前記ＬＤＤ/オフセット領域ではポリシリコン基板の“プライマリー”結晶粒境界が位置してないことを特徴とする薄膜トランジスターを提供することによって、漏洩電流特性等の電気的特性が優れる薄膜トランジスターを提供することができる。 - 特許庁

The method for manufacturing the flash memory device comprises the steps of forming the dielectric film 25, and then forming an amorphous silicon layer 31 to alleviate a topology generated by patterning a first polysilicon layer 24 in a cell region so that the silicon layer 31 conducts a role of a dielectric film protective layer of the cell region at the time of forming the gate oxide film 26 of the peripheral circuit region.例文帳に追加

誘電体膜２５を形成した後、アモルフォスシリコン層３１を形成してセル領域で第１ポリシリコン層２４のパターニングで発生したトポロジーを緩和させ、アモルフォスシリコン層３１が周辺回路領域のゲート酸化膜２６形成の時にセル領域の誘電体膜保護層の役割をするようにする。 - 特許庁

After HSG-Si 15a are formed on the surface of a polysilicon film 15, phosphorus is diffused in the HSG-Si 15a by performing heat treatment at a prescribed temperature by means of a phosphorus diffusing device in a state where the O2/POCl3 mol ratio is adjusted to 0.2-1.5 in the atmosphere of a mixed gas of POCl3 gas and O2 gas.例文帳に追加

ポリシリコン膜１５の表面にＨＳＧ−Ｓｉ１５ａを形成した後、リン拡散装置にてＰＯＣｌ_3ガスとＯ_2ガスとＮ_2ガスの混合ガス雰囲気下でＯ_2／ＰＯＣｌ_3モル比を０．２ないし１．５の範囲に調整した状態で所定の温度にて熱処理を行うことにより、ＨＳＧ−Ｓｉ１５ａ中にリンを拡散する。 - 特許庁

In this electrooptical device, TFTs for switching pixels in a display region and TFTs for forming a circuit in a peripheral circuit region all consist of the same conduction type (e.g. N channel) TFTs and polysilicon of the same conduction type with the TFTs is embedded in contact holes 82 and 83 for electrical connection to a source region or drain regions 1d and 1e of the TFT 30.例文帳に追加

本発明の電気光学装置は、表示領域内の画素スイッチング用ＴＦＴと周辺回路領域内の回路形成用ＴＦＴが全て同一導電型（例えばＮチャネル）のＴＦＴであり、ＴＦＴ３０のソース領域またはドレイン領域１ｄ，１ｅとの電気的接続をとるコンタクトホール８２，８３内に前記ＴＦＴと同一導電型のポリシリコンが埋め込まれている。 - 特許庁