「arithmetic」に関連した英語例文の一覧と使い方(92ページ目) - Weblio英語例文検索

A multi-variable transmitter which inputs a plurality of physical quantity signals detected by a process to execute arithmetic processing has a microprocessor means which executes processing for obtaining data from a sensor at each time and executes the arithmetic processing in a time-division manner.例文帳に追加

プロセスより検出される複数の物理量信号を入力して演算処理を実行する多変数伝送器において、センサからのデータ取得処理を毎回実行すると共に、前記演算処理を時分割的に実行するマイクロプロセッサ手段を備えたことを特徴とする多変数伝送器。 - 特許庁

In the case that the dividend and the divisor respectively corresponding to the Y operand and the Z operand are not stored in the cache memory 3, the cache control circuit 2 stores an arithmetic result by the division arithmetic circuit 1 as the quotient in the cache memory 3 corresponding to the dividend and the divisor.例文帳に追加

キャッシュ制御回路２は、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されていない場合には、除算演算回路１による演算結果を商として、当該被除数、除数と対応付けてキャッシュメモリ３に記憶させる。 - 特許庁

A feedback bypass route for transferring the pixel data from a blend circuit 102 for performing a prescribed arithmetic processing is provided, one of the pixel data from a buffer memory 100 for storing the pixel data and the pixel data of the feedback bypass route is selected and the arithmetic processing is performed in the blend circuit 102.例文帳に追加

所定の演算処理を行なうブレンド回路（１０２）からの画素データを転送するフィードバックバイパス経路を設け、画素データを格納するバッファメモリ（１００）からの画素データとこのフィードバックバイパス経路の画素データの一方を選択してブレンド回路（１０２）において演算処理を行なう。 - 特許庁

To provide a coding arithmetic circuit for performing respectively cyclic code and convolution code arithmetic operations that eliminates the need for preparing a shift register with the same length as a maximum order of a generation polynomial required for a system so as to reduce the circuit scale and freely set the generation polynomial.例文帳に追加

巡回符号演算と畳み込み符号演算のそれぞれの符号化演算回路にシステムで必要とされる生成多項式の最大次数と同じ長さのシフトレジスタを用意することを不要にして回路規模を削減し、生成多項式の設定を自由に行う。 - 特許庁

The auction system includes the bidding machine, a receiver for receiving the auction bidding information from the bidding machine, a central processing unit for performing arithmetic processing of the auction bidding information received by the receiver, and a display device for displaying an arithmetic operation result by the central processing unit in real time.例文帳に追加

上記の入札機と、当該入札機からのセリ入札情報を受信する受信機と、受信機が受信したセリ入札情報を演算処理する中央処理装置と、中央処理装置による演算結果をリアルタイムに表示する表示装置を備えるセリシステム。 - 特許庁

The MIMO processing section 601 performs correction arithmetic processing based on a channel matrix on each transmission-target signal so as to cancel a component of the unnecessary wave received by an antenna 236, and the modulation functional section 8300 performs modulation processing using a signal after correction arithmetic operation.例文帳に追加

ＭＩＭＯ処理部６０１は、各送信対象信号に対して、アンテナ２３６で受信される不要波の成分が相殺されるように、チャネル行列に基づく補正演算処理を行ない、変調機能部８３００は補正演算後の信号で変調処理を行なう。 - 特許庁

The waveform measuring instrument for performing real time calculation includes a plurality of arithmetic circuits having a same latency which perform each of predetermined calculations to an input signal, and an input selector to which calculation results of the plurality of the arithmetic circuits are input and which outputs by selecting any of them.例文帳に追加

リアルタイム演算を行なう波形測定器であって、入力信号に対してそれぞれ所定の演算を施し、レイテンシが同一である複数個の演算回路と、複数個の演算回路の演算結果を入力して、いずれかを選択して出力する入力セレクタとを備えた波形測定器。 - 特許庁

Synthetic restriction relevant information relevant to synthetic restriction to the whole arithmetic circuit set up beforehand is extracted from the RT level circuit description (step S2) and the synthetic restriction for conversion is set up from the synthetic restriction relevant information and the synthetic restriction to the whole arithmetic circuit (step S3).例文帳に追加

ＲＴレベル回路記述から、演算回路全体に対する合成制約に関連する予め設定した合成制約関連情報を抽出し（ステップＳ２）、合成制約関連情報と演算回路全体に対する合成制約とから変換用合成制約を設定する（ステップＳ３）。 - 特許庁

The report timing arithmetic part 28 of a controller 4 inputs an ideal route from an ideal route arithmetic part 26 and calculates a position to tart turning (the position a prescribed time and distance before a position where the drivers own vehicle 1 starts turning on the ideal route) based on the ideal route.例文帳に追加

制御装置４の報知タイミング演算部２８は、理想経路演算部２６から理想経路が入力され、この理想経路から、転舵を開始すべき位置（理想経路上で自車両１が旋回を開始する位置の所定時間或いは所定距離手前の位置）を演算する。 - 特許庁

This radiation detector includes a detecting section for detecting radiation and generating a detection signal, an arithmetic circuit formed of a high-speed OP amplifier 12 and clipping circuit 18 connected to the output side of the detecting section, and an output section that is connected to the arithmetic circuit and outputs a criticality signal.例文帳に追加

放射線を検出して検出信号を発生する検出部と、前記検出部の出力側に接続された高速ＯＰアンプ１２とクリップ回路１８からなる演算回路と、前記演算回路に接続されて臨界の信号を出力する出力部と、を備える。 - 特許庁

Moreover, the transmitting/receiving device includes a demapping arithmetic circuit 41 and a transform processing circuit 42 in demapping processing 40, performs transformation from the mapping pattern to the reception input in a demapping arithmetic circuit, and performs sign processing for demapping in the transform processing circuit for demapping.例文帳に追加

また、デマッピング処理４０ではデマッピング演算回路４１及びデマッピング用変換処理回路４２を備え、デマッピング演算回路において受信入力に対してマッピングパターンからの変換を行い、デマッピング用変換処理回路においてデマッピングのための符号処理を行う。 - 特許庁

The internal memory 102 has a structure capable of the simultaneous access of read/write as well and when one piece of processing unit data is transferred to the internal memory 102, an arithmetic processing unit 103 executes arithmetic processing by reading the transferred processing unit data simultaneously with the next processing unit data transfer.例文帳に追加

内部メモリ１０２もリート／ライトの同時アクセス可能な構造とし、演算処理ユニット１０３は、その処理単位データの１つが内部メモリ１０２へ転送されてくると次の処理単位データ転送と同時に既に転送された処理単位データを読み出し演算処理を実行する。 - 特許庁

In a moving picture decoding device employing an encoding standard for a stream form including arithmetic codes, a class I variable-length decoding means vld1 generates class I stream data in advance by applying class I variable-length decoding processing including arithmetic decoding processing to input stream data.例文帳に追加

算術符号を含んだストリーム形式の符号化規格の動画像復号化装置において、予め、第１種可変長復号化手段ｖｌｄ１が入力ストリームデータに対して、算術復号化処理を含む第１種可変長復号化処理を施して第１種ストリームデータを生成する。 - 特許庁

The output control part performs output control of connection data to the prescribed cipher core, output control of first encrypted data that is an arithmetic result of connection data, and output control of second encrypted data that is an arithmetic result of the first input data, and then sets the CTS flag of the prescribed cipher core to off.例文帳に追加

出力制御部は、所定暗号コアへの連接データの出力制御、連接データの演算結果である第１暗号化データの出力制御、及び第１入力データの演算結果である第２暗号化データの出力制御を行って、所定暗号コアのＣＴＳフラグをオフする。 - 特許庁

A control unit 1a updates phase information indicating an arithmetic request signal CRQ and a phase of an interpolation sample to be generated synchronously with a main clock ϕm of a double frequency as high as an input sampling frequency f1 and when the phase information satisfies predetermined conditions, generates an arithmetic command signal.例文帳に追加

制御部１ａは、入力サンプリング周波数ｆ１の２倍の周波数のメインクロックφｍに同期し、演算要求信号ＣＲＱと発生すべき補間サンプルの位相を示す位相情報を更新し、位相情報が所定の条件を満たしたとき、演算指令信号を発生する。 - 特許庁

The arithmetic calculation part 21 refers to a junction temperature conversion table stored in a conversion table storage part 20 according to the voltage for measurement V from the arithmetic calculation part 15 and a driving current I from a driving current detection part 19, and calculates the junction temperature of the light source (LED).例文帳に追加

ジャンクション温度演算部２１は、演算部１５からの計測用電圧Ｖ、および駆動電流検出部１９からの駆動電流Ｉに従って、換算表記憶部２０に記憶されている、ジャンクション温度換算テーブルを参照し、光源（ＬＥＤ）のジャンクション温度を算出する。 - 特許庁

The arithmetic of the quantum computer is decomposed and provided as combination of basic arithmetic to the states of two terminals for realizing the general q-bit converted from M input variables by a converting circuit by using the circuit for realizing each of basic arithmetics.例文帳に追加

変換回路によりＭ入力変数から変換された一般化されたｑ−ビットを実現する２ 端子の状態に対する基本的演算の組み合わせとして量子コンピュータの演算を分解し実現させるとともに、各基本的演算を実現させる回路を用いて実現させた。 - 特許庁

To provide a programmable digital arithmetic IC much easier for a user to comprehend and to use by separating the change of a function and setting of a coefficient in the programmable digital arithmetic IC, changing the function by a matrix switch and adopting a purely physical coefficient value for setting of the coefficient.例文帳に追加

プログラマブル・ディジタル演算ＩＣの機能の変更と係数の設定を分け、機能の変更はマトリックス・スイッチで実現し、係数の設定は純粋に物理的な係数値を採れるようにして、ユーザーにとってより分かりやすく使い易いプログラマブル・ディジタル演算ＩＣを構成する。 - 特許庁

The basic configuration of this frequency oscillation device consists of a voltage- controlled oscillator (11), the GPS (12), an FPGA (13) and a filtering part (14), and the FPGA (13) further consists of a deviation counter (15), a deviation quantity latch circuit (16), a proportional control arithmetic circuit (17) and a PWM arithmetic circuit (18).例文帳に追加

周波数発振装置の基本構成は、電圧制御発振器（１１）、ＧＰＳ（１２）、ＦＰＧＡ（１３）フィルタ部（１４）よりなり、さらに、ＦＰＧＡ（１３）は、偏差カウンタ（１５）、偏差量ラッチ回路（１６）、比例制御演算回路（１７）、それにＰＷＭ演算回路（１８）から構成される。 - 特許庁

The arithmetic section 5 grasps a detection period (t) from the detected period signal Sc, a time measurement counter measures the pulse width (w) of the received pulse signal Sb inputted within the detection period (t), and the arithmetic section 5 detects the carrier Sa on the basis of the measured pulse width (w) to demodulate the detection period (t).例文帳に追加

演算部５は、検波区間信号Ｓｃから検波区間ｔを把握し、この検波区間ｔ内に入力されるパルス信号Ｓｂのパルス幅ｗを時間計測用カウンタで計測し、計測したこのパルス幅ｗに基づいて搬送波Ｓａを検出して、検波区間ｔを復調する。 - 特許庁

When processing of a processing element ends and a processing request is made to the next processing element, if there is no response from the next processing element, an arithmetic processing unit 11 determines that the arithmetic processing unit 11 which executes the next processing element has failed.例文帳に追加

演算処理部１１は、自身が実行する処理要素の処理が終了し、次に実行される処理要素に処理を依頼した後、当該次に実行される処理要素からの応答がなかった場合、当該次に実行される処理要素を実行する演算処理部１１が故障したと判定する。 - 特許庁

A receiving apparatus control section 16 uses an observation result and data transmitted from the data transmission section 15 of the transmission apparatus 1 through the classical communication path 12 to the data reception section 18 of the reception apparatus 2 to perform arithmetic operation, and outputs the result of encryption communication derived from the arithmetic operation.例文帳に追加

受信装置制御部１６はその観測結果と、送信装置１のデータ送信部１５から古典通信路１２を通じて受信装置２のデータ受信部１８に送信されたデータとを用いて演算を行い、その演算から導き出した暗号通信の結果を出力する。 - 特許庁

When determined as the execution subject of the arithmetic processing, the sequential arithmetic processing unit 54 reads the image data of the processing target from the RAM 53 by a DMA (Direct Memory Access) part, performs calculation to the image data, and sends the image data after the calculation to the RAM 53 by the DMA part.例文帳に追加

逐次演算処理部５４は、演算処理の実行主体として決定された場合、処理対象の画像データをＤＭＡ部によりＲＡＭ５３から読み出し、画像データに対して演算を行い、演算後の画像データをＤＭＡ部によりＲＡＭ５３に送る。 - 特許庁

Then, the MRF_RA2 is controlled by the register control part 210, and the data of the register required by the arithmetic part 30 are selected from the data of the selectively output window and the data of the window of the global register input from the register file, and the data are output to an arithmetic part 30.例文帳に追加

次に、レジスタ制御部２１０によってＭＲＦ＿ＲＡ２を制御し、該選択出力されたウィンドウのデータと前記レジスタファイルから入力するグローバルレジスタのウィンドウのデータから、演算部３０が必要とするレジスタのデータを選択し、該データを演算部３０に出力する。 - 特許庁

As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.例文帳に追加

第１のビット幅より狭いビット幅を有する第１、第２のレジスタｏｖ０、ｏｖ１は、演算器１３による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器１３の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁

A symbol timing adjustment circuit 43 inputs a delay profile from a matching filter 42 and an IFFT (Inverse Fast Fourier Transform) arithmetic circuit and attaches a flag to a path existing at a predetermined position from the position of a main path among paths of the delay profile supplied from the IFFT arithmetic circuit 20.例文帳に追加

シンボルタイミング調整回路４３は、整合フィルタ４２及びＩＦＦＴ演算回路から遅延プロファイルを入力し、ＩＦＦＴ演算回路２０から供給された遅延プロファイル中のパスのうち、メインパスの位置から所定の位置に存在するパスにフラグを付加する。 - 特許庁

A stored electric charge difference between the integral capacitive element C212 of the first CDS circuit 21 and the integral capacitive element C222 in the second CDS circuit 22 is obtained through a difference arithmetic circuit 30, and voltage signals are outputted from the difference arithmetic circuit which corresponds to the electric charge difference.例文帳に追加

そして、差分演算回路３０では、第１のＣＤＳ回路２１の積分容量素子Ｃ_212および第２のＣＤＳ回路２２の積分容量素子Ｃ_222それぞれに蓄積されている電荷量の差分が求められ、その差分に応じた電圧信号が出力される。 - 特許庁

To provide a receiver for spread spectrum communication apparatus coping with a case that one synchronizing symbol is inserted into each frame on condition that an arithmetic operation is performed by using an analog arithmetic circuit, reduced in power consumption, and improved in a signal-to- noise ratio(SNR) characteristics of the output.例文帳に追加

アナログ演算回路を用いて演算を行なうことを前提にして、フレーム毎に同期シンボルを１シンボル挿入する場合に対応でき、低消費電力化を図り、出力の信号対雑音比（ＳＮＲ）特性の改善を図り得るスペクトラム拡散通信装置の受信装置を提供する。 - 特許庁

At least one binary decision, between unary binarization and the binarization corresponding to a prefix position, is subjected to binary arithmetic encoding using adaptive context, after the binarization of an absolute value of the conversion factor, and the binary arithmetic encoding of the binary decision of a suffix position, using non-adaptive context.例文帳に追加

このため、変換係数の絶対値をバイナリ化し、非適応型コンテキストを用いて接尾部のバイナリ決定をバイナリ算術符号化し、適応型コンテキストを用いて、単項バイナリゼーションまたは接頭部に対応するバイナリゼーションの少なくとも１つのバイナリ決定をバイナリ算術符号化する。 - 特許庁

When autorotation speed data F1, F2 are input to an arithmetic device 4, a rotational angle value of a rotary unit 14 in polishing devices 1-1, 1-2, after calculated by the arithmetic device 4, is input to a correction device 5, this rotational angle value is divided by 2π/3, and a remainder angle is obtained.例文帳に追加

公転速度データＦ1，Ｆ2が演算装置４に入力されると、研磨装置１−１，１−２の回転体１４の回転角度値が演算装置４で演算された後、補正装置５に入力され、この回転角度値を２π／３で除して、剰余角度が求められる。 - 特許庁

When the arithmetic processing section 15 discriminates that no music is broadcast while selecting the tuner 11 for an input source, the arithmetic processing section 15 controls changeover switch 14 to select a music reproduction device 12 for the input source and allows the music reproduction device 12 to reproduce prescribed music.例文帳に追加

演算処理部１５は、入力ソースとしてチューナ１１を選択している状態で、音楽が放送されていないと判別すると、切換スイッチ１４を制御して入力ソースを音楽再生装置１２に切り換えると共に、音楽再生装置１２に所定の楽曲を再生させる。 - 特許庁

In this surface treated steel sheet obtained by forming an inorganic film on the surface of a galvanized steel sheet, the surface roughness of the surface treated steel sheet is 0.2 to 1.0 μm by the arithmetic average roughness, and also, the average film thickness of the in organic film is 0.75 to 1.25 times the above arithmetic average roughness.例文帳に追加

溶融亜鉛めっき鋼板の表面に無機系皮膜を形成した表面処理鋼板において、該表面処理鋼板の表面粗さが算術平均粗さ0.2 μｍ以上1.0 μｍ以下であり、かつ無機系皮膜の平均膜厚が上記算術平均粗さの0.75倍以上1.25倍以下とする。 - 特許庁

A lamp voltage Va and a lamp current Ia are detected to be inputted in an arithmetic circuit 4, the product Pa of them is compared with a reference voltage E by an arithmetic amplifier 7 so as to make it constant, and a target value is outputted from a chopper driving circuit 9 in order to apply the constant power control to the discharge lamp.例文帳に追加

ランプ電圧Ｖａとランプ電流Ｉａを検出して演算回路４に入力し、その積Ｐａが一定になるように演算増幅器７で基準電圧Ｅと比較して、目標値をチョッパ駆動回路９から出力してランプの定電力制御を行なう。 - 特許庁

A complex linear arithmetic unit 111 receives M digital signals IR, QR configuring M complex numbers corresponding to the sample number {n_q} of the M sample points from a memory 107 to multiply the generalized inverse matrix (consisting of L-rows and M-columns) calculated by a complex inverse matrix arithmetic unit 110 with the M digital signals IR, QR.例文帳に追加

メモリ１０７から、Ｍ個のサンプル点のサンプル番号｛ｎ_q｝に対応したＭ個の複素数を構成する各々Ｍ個のディジタル信号Ｉ_R、Ｑ_Rが複素線形演算器１１１に出力され、複素逆行列演算器１１０が算出したＬ行Ｍ列の一般化逆行列と積をとる。 - 特許庁

A device is equipped with the seam position detecting device of a weld zone on the inside surface of a spiral steel tube, a temperature distribution detecting device 3, an arithmetic unit 4 performing the arithmetic of the shift quantities of a temperature peak position and a seam position and a controller 5 moving the position of a welding torch 7 so that the shift of the position becomes zero.例文帳に追加

スパイラル鋼管の内面溶接部のシーム位置検出装置と、温度分布検出装置３と、温度ピーク位置とシーム位置との位置ずれ量を演算する演算装置４と、位置ずれがゼロになるように溶接トーチ７の位置を移動させる制御装置５とを備えた。 - 特許庁

An inter-picture arithmetic section 5 converts the converted physical characteristic variable distribution into one picture physical characteristic variable distribution and an arithmetic operation taking the human visual characteristic into account is applied to the one picture physical characteristic variable distribution to calculate a binocular stereoscopic vision picture evaluation value.例文帳に追加

この変換した物理特性量分布を画像間演算部５で１個の画像の物理特性量分布に変換し、この１個の画像の物理特性量分布に対して人間の視覚特性を考慮した演算を施して両眼立体視画像評価値を算出する。 - 特許庁

An arithmetic means 12 at an input side of an orthogonal modulator 4 applies an arithmetic operation to outputs from the short period median information generating means 14 and the short period standard deviation information generating means 13 and a digital information signal waveform to be sent so as to simulate fading.例文帳に追加

直交変調器４の入力側で、演算手段１２により、前記短区間中央値情報発生手段１４および短区間標準偏差情報発生手段１３の出力と送信するためのデジタル情報信号波形とを演算することにより、フェージングをシミュレートする。 - 特許庁

The PN system generating means as a random number generating device operating based on a prescribed clock (clk1) is allowed to execute an arithmetic operation, for example, exclusive OR arithmetic operation with the generated random number of the PN system generating means operating with another clock in a prescribed timing, and to output a random number.例文帳に追加

所定クロック（ｃｌｋ１）に基づいて動作する乱数発生装置としてのＰＮ系列発生手段に対して、他のクロックで動作するＰＮ系列発生手段の発生乱数との演算、例えば排他論理和演算を所定タイミングで実行させて出力乱数とする。 - 特許庁

A wide angle radar is used as a radar measuring means, an arithmetic processing is performed by an arithmetic processing means with a signal from the wide angle radar measuring means, horizontal and vertical distances are calculated between a self vehicle and the preceding vehicle and, then, the interruption situation of the preceding vehicle is judged in response to the calculation value.例文帳に追加

レーダ計測手段として広角レーダを用い、広角レーダ計測手段からの信号により演算処理手段で演算処理を行い、自車と先行車の水平距離や垂直距離を算出し、算出値に応じて先行車の割り込み状況を判断する。 - 特許庁

Further the horizontal distances to objects to be measured such as a wall face, a guide rail or the like in the hoistway from a self-device are measured by a horizontal distance meter 11 while rotating a motor 14, and the control of the horizontal distance meter and the arithmetic processing of the obtained data are executed by an arithmetic unit 13.例文帳に追加

またモータ１４を回転させながら水平距離計１１によって自装置から昇降路内の壁面、ガイドレール等の被測定対象物までの水平距離の測定を行い、演算装置１３によって水平距離計の制御及び取得データの演算処理を行う。 - 特許庁

In the main unit 2 of the sensing device for damaged part of structures 7, the arithmetic processing is executed by the arithmetic unit 5 using the vibration information 10 and the first calculation formula stored in the program area 4b so as to estimate the stiffness of a post 8 and a beam 9 in each level of the structures 7.例文帳に追加

損傷部位検出装置本体２により、振動情報１０、及びプログラム領域４ｂに格納された第１の算定式を用いて演算装置５で演算処理を行い、構造物７の各層における柱８及び梁９各々の剛度を推定する。 - 特許庁

By an arithmetic circuit 17 for ATF phase error of a camera incorporated type 8 mm video tape recorder, when the recorded data of the magnetic tape 11 are reproduced, the ATF phase error of the trace by a magnetic head 12 against the recorded track of the magnetic tape 11 is detected and supplied to an arithmetic circuit 18 for amounts of speed shift and correction.例文帳に追加

カメラ一体型８mmビデオテープレコーダ１のATF位相エラー演算回路１７は、磁気テープ１１の記録データを再生する場合、磁気テープ１１の記録トラックに対する、磁気ヘッド１２によるトレースのATF位相エラーを検出し、スピードずれ量及び補正量演算回路１８に供給する。 - 特許庁

To solve the problem that, in a conventional multi-channel audio decoding technology using spatial information, high arithmetic cost and high memory requirement are caused by processing an analysis and synthesis filter bank with a complex coefficient, and when a real number arithmetic filter bank is used, computational complexity is reduced but sound quality is deteriorated by aliasing.例文帳に追加

従来の空間情報を用いたマルチチャンネルオーディオ復号技術は、分析、合成フィルタバンクを複素係数で処理しているため、高い演算コストとメモリ要求を招いてしまう．実数演算のフィルタバンクを使うと演算量は低減されるが、エリアジングによる音質劣化を招く。 - 特許庁

A difference arithmetic means 11 receives a command signal Sd (Vn in a lens unit) from the controller to the lens unit 10, computes a difference from a last command signal Vn-1 which is arrayed in time series, and outputs the difference arithmetic result Pn=Vn-Vn-1 to an adding means 12.例文帳に追加

差分演算手段１１はコントローラからのレンズ装置１０に対する指令信号Ｓｄ（レンズ装置の内部ではＶn）を受信し、時系列的に並ぶ１つ前の指令信号Ｖn-1との差分を演算し、この差分演算結果Ｐn＝Ｖn−Ｖn-1を加算手段１２に出力する。 - 特許庁

As the musical sound waveform Out is generated based on the waveform output W which is read through a second waveform buffer 104 whose buffer size is large in a high speed arithmetic cycle until key-off time after the fixed period, the sound break is avoided when the arithmetic load of the CPU 10 is increased.例文帳に追加

そして、一定時間経過してからキーオフ時点までは高速演算周期下でバッファサイズの大きい第２波形バッファ１０４を介して読み出される波形出力Ｗに基づき楽音波形Ｏｕｔを発生するので、ＣＰＵ１０の演算負荷が増大した時の音切れを回避する。 - 特許庁