「array in」に関連した英語例文の一覧と使い方(219ページ目) - Weblio英語例文検索

A data processing computer receives the measurement result file F21, classifies it into a TEG folder F35, an element type folder F36 or the like, according to the name of the matrix array TEG and the measurement target address indicated in the file, and generates a measurement data file F38.例文帳に追加

データ処理用コンピュータは、この測定結果ファイルＦ２１を受けて、その中に記載されている行列型配置ＴＥＧの名称や測定対象アドレスなどに応じて、ＴＥＧフォルダＦ３５や素子種類フォルダＦ３６といった分類を行い、測定データファイルＦ３８を生成する。 - 特許庁

To provide a method for estimating a contact defect position where electric connection between solder balls of an integrated circuit device and a metallic foil of a printed board is different from design in a ball grid array (BGA) type integrated circuit device mounted on the printed board by using solder.例文帳に追加

プリント基板上にはんだを用いて実装されたＢＧＡ（ボール・グリッド・アレイ）タイプの集積回路デバイスが、集積回路デバイスのはんだボールとプリント基板の金属箔との間で設計通りの電気的な接続をしていない接触不良箇所を推定する方法を提供する。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer executable code for specifying the tooth movement patterns using the two-dimensional array, and a computer executable code for generating treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

These non-binary bit circuits are transmitted to the energizing circuit of space optical modulator array (30), respective non-binary bits are displayed by a symmetrical time with at least one prescribed point within a video frame time as a center, and the visual artifacts in relation to binary pulse width modulation are removed.例文帳に追加

空間光変調器アレイ（３０）の附勢回路にこれら非二進ビット回路を送信し、ビデオフレーム時間内の少なくとも１つの所定の点を中心とする対称的な時間で各非二進ビットをディスプレイし、二進パルス幅変調に関連した視覚的なアーティファクトを除く。 - 特許庁

The common mode choke coil array 1 is configured by a columnar insulator 2 formed in a quadrangular prism; coil patterns 3-6 provided inside the columnar insulator 2; and external terminal electrodes 8-15 provided on end surfaces 2E and 2F of the columnar insulator 2 and connected to the coil patterns 3-6.例文帳に追加

コモンモードチョークコイルアレイ１は、四角柱形状をなす柱状絶縁体２と、柱状絶縁体２の内部に設けられコイルパターン３〜６と、柱状絶縁体２の端面２Ｅ，２Ｆに設けられコイルパターン３〜６に接続された外部端子電極８〜１５によって構成する。 - 特許庁

The mold for a microlens of double surface type and the method for manufacturing the mold for a microlens array utilize a rotary radial diamond cutting member to be operated in projecting and cutting by a technique similar to a milling machine for cutting an optical surface by a rotatable diamond material.例文帳に追加

両面型のマイクロレンズ用モールド型及びマイクロレンズアレー用モールド型を製造する方法は、光学表面を回転可能なダイヤモンド材料で切削するためのフライス盤と同様の技術でもって、突き出し切削で操作される回転式半半径ダイヤモンド切削部材を利用する。 - 特許庁

When using video device or an optical switching element array 50 as a picture display device, a silicon containing resist is applied on resin layers 35, 36 in order to separate an individual micro optical element 3 composing an individual pixel, then exposure and development are performed, and thus a resist layer 37 is formed.例文帳に追加

映像デバイスあるいは画像表示装置としての本例の光スイッチング素子アレイ５０を用いる場合に、個々の画素を構成する個々のマイクロ光学素子３を分離するため、樹脂層３５および３６の上にシリコン含有レジストを塗布し、露光及び現像を行いレジスト層３７を形成する。 - 特許庁

In the vicinity of the end portion of the display panel on which the terminal parts 7 of the gate wires 2 are arranged, the TFT array substrate has conductive dummy patterns 5 formed above the gate wires 2 through a gate insulating film 3, and glass 8 of the counter substrate is cut off on positions corresponding to the dummy patterns 5.例文帳に追加

ゲート配線２の端子部７が配設される表示パネルの端部近傍において、ＴＦＴアレイ基板は、ゲート配線２の上方にゲート絶縁膜３を介して形成された導電性のダミーパターン５を有し、対向基板のガラス８は、ダミーパターン５に対応する位置で切断される。 - 特許庁

The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.例文帳に追加

複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁

To achieve a reduction of radiation exposure and improvement in image quality of conventional scan (axial scan), cine scan, helical scan, or variable pitch helical scan by an X-ray CT apparatus with a two-dimensional X-ray area detector of a matrix arrangement represented by a multi-array X-ray detector or a flat panel X-ray detector.例文帳に追加

多列X線検出器または、フラットパネルX線検出器に代表されるマトリクス構造の2次元X線エリア検出器を持ったX線CT装置のコンベンショナルスキャン（アキシャルスキャン）またはシネスキャンまたはヘリカルスキャンまたは可変ピッチヘリカルスキャンの被曝を低減、画質改善を実現する。 - 特許庁

To provide an electrochemical treatment for realizing a micro-array and a device in which a probe with many items and high density are mounted, the coupling time of the probe with a specimen is shortened, any coupling other than the specific coupling is eliminated, the noise level is low, the background is low, and the detection of high sensibility is possible.例文帳に追加

多項目で高密度なプローブを搭載し、プローブと検体の結合時間を短縮し、特異的結合以外の結合を排除しノイズが少なく低バックグラウンドであり、高感度検出を可能とするマイクロアレーおよび装置を実現する電気化学的処理を得る。 - 特許庁

A loop scheduling decision part 114 divides the parallelizable loop by a loop repetition range, divides it into a plurality of division loops and decides the processor to allocate the execution of each division loop and the schedule so as to refer to the array elements arranged in a page page-allocated to the own processor.例文帳に追加

ループスケジューリング決定部１１４は、自プロセッサにページ割付けされたページに配置された配列要素を参照するように、並列化可能ループをループ繰返し範囲で分けて複数の分割ループに分割し、各分割ループの実行を割り当てるプロセッサおよびそのスケジュールを決定する。 - 特許庁

To adjust a line pitch T on the photoreceptor, when the multi-beam semiconductor laser 11 is assembled on a laser holder 11a, the multi-beam semiconductor laser 11 is fixed on the laser holder 11a in a turned state so that the laser array N has a predetermined inclination θ.例文帳に追加

感光体上のライン間隔Ｔ等を調整するために、マルチビーム半導体レーザ１１をレーザホルダ１１ａに組み付けるときに、レーザアレイＮが所定の傾斜角度θになるようにマルチビーム半導体レーザ１１を回転させた状態でレーザホルダ１１ａに固定する。 - 特許庁

A refresh initiated pre-charge technique using look-ahead refresh eliminates the need to close banks in a DRAM array prior to executing a refresh command by taking advantage of the fact that the actual initiation of an internal refresh operation is delayed by at least one clock cycle from the execution of the external refresh command.例文帳に追加

予測リフレッシュを用いた、リフレッシュに起動されるプリチャージ手法は、内部リフレッシュ動作の実際の開始が外部リフレッシュコマンドの実行から少なくとも１クロックサイクル分遅れることを利用することにより、リフレッシュコマンドを実行する前にＤＲＡＭアレイのバンクを閉じる必要をなくす。 - 特許庁

This system is installed with a ring-like opening 41, a condenser lens 42, a lens array 43, a well plate 44, an object lens 45, a phase plate 46 in this order from the light source, the phase membrane 46a of the phase plate 46 is placed on position of the exit pupil of the object lens 45 or the position conjugating with the exit pupil.例文帳に追加

光源側よりリング状の開口４１，コンデンサーレンズ４２，レンズアレイ４３，ウェルプレート４４，対物レンズ４５，位相板４６の順に配置され、位相板４６の位相膜４６ａが、対物レンズ４５の射出瞳位置又は射出瞳と共役な位置にあるように構成されている。 - 特許庁

A method of manufacturing an array substrate comprises the steps of forming a barrier layer in the lower portion of a source and drain electrodes using material unetched by wet etching liquid for a metal material constituting the source and drain electrodes, and patterning the barrier by anisotropic dry etching, thereby obtaining the desired CDs of a channel portion.例文帳に追加

ソース電極及びドレイン電極の下部に、ソース電極及びドレイン電極を構成する金属物質の湿式エッチング液にエッチングされない物質を利用してバリア層を形成して、バリア層を異方性の乾式エッチングによってパターニングし、望むチャンネル部のＣＤを得る。 - 特許庁

The light receiving element array has a light absorbing layer 3 formed on a conductivity type semiconductor substrate 2, and also has a plurality of diffusion regions 5 of the opposite conductivity type from the conductivity type semiconductor substrate 2 formed in a conductivity type semiconductor layer 4 provided right on the light absorbing layer 3.例文帳に追加

受光素子アレイは、導電型半導体基板２上に形成された光吸収層３を有し、かつ、導電型半導体基板２と逆の導電型の拡散領域５を光吸収層３の直上に設けられた導電型半導体層４内に複数形成されている。 - 特許庁

The electrostatic charging device for uniformly electrostatically charging the surface on an image carrier is constituted, by arranging microprojections at equal intervals in an array form, wherein the shape of the micoprojections consists of any shape among an approximately triangular prism, approximately triangular pyramid, approximately quadrangular prism, and approximately quadrangular pyramid.例文帳に追加

像担持体上の表面を一様に帯電する帯電装置であり、微小な突起が等間隔でアレイ状に配置されてなり、微小な突起の形状が、略三角柱、略三角錐、略四角柱、略四角錘の何れかの形状からなることを特徴とするものである。 - 特許庁

The mold has the lens-like projection array A comprising a conductive substrate 1, the insulating layer 2 having at least one opening 5 formed on the substrate 1, and at least two electrodeposition layers 3 and 4 formed in the opening 5 and on the insulating layer 2.例文帳に追加

導電性基板１と、この導電性基板１上に形成された少なくとも１つ以上の開口部５を有する絶縁層２と、前記開口部５および絶縁層２上に形成された２層以上の電析層３、４とからなるレンズ状突起アレイＡを備えたことを特徴とする。 - 特許庁

To provide a method of preparing an ornamental material array pattern diagram, etc., capable of quickly and very easily selecting an optimum ornamental material from among ornamental materials on hand without needing to be skillful even in the case of reproducing a design, etc., using complicated and many kinds of ornamental materials.例文帳に追加

複雑かつ多種類の装飾材を用いる絵柄等を再現する場合でも、熟練を要することなく手持ちの装飾材の中からより最適な装飾材を迅速かつ極めて容易に選択できる装飾材配列パターン図の作製方法等を提供する。 - 特許庁

A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加

メモリアレイの相補ビット線に対応した第１ダミー線と第２ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第１ダミー線と第２ダミー線との間に接続された複数の第１ダミーセルとで書き込みダミービットを構成する。 - 特許庁

The present invention relates to an inkjet recording device and a recording method thereof for recording an image on a recording medium by repeating recording scanning and recording medium conveyance operation, wherein the recording scanning performs recording by scanning a recording head equipped with a nozzle array consisting of a plurality of nozzles in the main scanning direction.例文帳に追加

本発明は、複数のノズルからなるノズル列を備える記録ヘッドを主走査方向に走査して記録を行う記録走査と、記録媒体搬送動作とを繰り返して記録媒体に画像を記録するインクジェット記録装置およびその記録方法に関する。 - 特許庁

A liquid crystal display element is provided with a liquid crystal layer 45, a pixel electrode part 46 having plural pixel openings 46A through which light can pass and at least one micro-lens array 42 in which plural microlenses 42M are two-dimensionally arranged and formed corresponding to the plural pixel openings.例文帳に追加

液晶表示素子は、液晶層４５と、光が通過可能な複数の画素開口４６Ａを有する画素電極部４６と、複数の画素開口に対応して複数のマイクロレンズ４２Ｍが２次元的に配列形成された少なくとも一つのマイクロレンズアレイ４２とを備えている。 - 特許庁

Light shielding layers LS are arranged corresponding to pixel electrodes PE between a transparent substrate SUB 1 of an array substrate AS and an interlayer insulation film ILI, and apertures are partially opened at least at the areas facing both sides of the signal lines SL and that right in front of them.例文帳に追加

アレイ基板ＡＳの透明基板ＳＵＢ１と層間絶縁膜ＩＬＩとの間に、画素電極ＰＥに対応して配列すると共に、それぞれ信号線ＳＬの両脇の領域と向き合い且つその信号線ＳＬの正面の位置で少なくとも部分的に開口した遮光層ＬＳを設ける。 - 特許庁

In the cyclic porphyrin array, substituted phenyl groups are bonded to the 5th and 15th sites of a porphyrin skeleton.例文帳に追加

高次フラーレン含有溶液にホスト化合物を作用させ、高次フラーレンを選択的に包接した後、フラーレン包接錯体と未包接フラーレンとを分離し、次いで、フラーレン包接錯体から高次フラーレンを脱包接して回収する方法、および、ポルフィリン骨格の５位と１５位に置換フェニル基が結合した環状ポルフィリン多量体。 - 特許庁

A first strobe signal Tst1 controlled to be generated at a timing closer to a second latch signal LAT2 than to a first latch signal LAT1 is inputted as a strobe signal STR so that each LED in a corresponding first LED array block emits light depending on image data DATA1.例文帳に追加

第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された第１ストローブ信号Ｔｓｔ１がストローブ信号ＳＴＲとして入力され、対応する第１ＬＥＤアレイブロックの各ＬＥＤを画像データＤＡＴＡ１に応じて発光させる。 - 特許庁

Since processing can be parallel executed to the plural storage devices connected to the same storage device connecting LOOP concerning the data storage request and the data read request to the storage device, processing in an entire array storage device can be accelerated.例文帳に追加

記憶装置に対するデータ格納要求およびデータ読み出し要求を、同一の記憶装置接続ＬＯＯＰに接続する複数の記憶装置に対して並列に処理を実行させることのできる前記手段により、アレイ記憶装置全体の処理の高速化を達成することができる。 - 特許庁

Thus, since the electrodes 40 are formed in a pectinated shape, the contact length of the surface of the unit 37a having the highest leakage light emitting output with the electrodes 40 can be gained, and the light emitting output of the overall diode array 30 can be remarkably improved.例文帳に追加

このように、電極４０を櫛形状に形成しているので、漏れ発光出力が最も高い発光部３７ａの表面と電極４０との接触長を稼ぐことができ、発光ダイオードアレイ３０全体の発光出力を大幅に向上させることができる． - 特許庁

The armored cable using FRP rod coated with polyethylene or other resin thereon has let a conductive wire material coated with polyethylene or insulating resin thereon contained in the array of coated FRP rods.例文帳に追加

鎧装線として、ＦＲＰロッド上にポリエチレンまたはその他の樹脂を被覆した被覆付ＦＲＰロッドを用いた鎧装ケーブルに対して、導電性の線材の上にポリエチレンまたは絶縁性の樹脂を被覆した線材を適切な位置；被覆付ＦＲＰロッドの配列の中に含ませた構造からなる。 - 特許庁

An array type ceramic electronic component C1 includes a ceramic blank 1 in which an internal electrode is buried, and a plurality of terminal electrodes 11 to 16 on the ceramic blank 1, wherein the terminal electrodes 11 to 16 have electrode layers formed by burning conductor green sheets.例文帳に追加

内部電極が埋設されたセラミック素体１と、当該セラミック素体１の上に複数の端子電極１１〜１６と、を備えるアレイ型のセラミック電子部品Ｃ１であって、端子電極１１〜１６は、導体グリーンシートを焼付けして形成された電極層を有する。 - 特許庁

Supply of word line voltage being boosting voltage being higher than external power source voltage, memory array substrate voltage being negative voltage supplied to a semiconductor substrate, and bit line pre-charge voltage used for reproducing data held in a memory cell are stopped for the prescribed period.例文帳に追加

リフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、半導体基板に供給する負電圧であるメモリアレイ基板電圧、及びメモリセルに保持されたデータを再生するために用いられるビット線プリチャージ電圧の供給を所定の期間だけ停止する。 - 特許庁

The composition can be used for formation of a reflector element between neighboring scintillator elements in a high energy radiation detector array.例文帳に追加

（エポキシ樹脂は、ブタジエンジオキシド、ジメチルペンタンジオキシド、ジグリシジルエーテル、１，４−ブタンジオールジグリシジルエーテル、ジエチレングリコールジグリシジルエーテル、ジペンテンジオキシド、ポリオールジグリシジルエーテル及びこれらの混合物からなる群から選択される。）かかる組成物は、高エネルギー放射線検出器アレイ中で隣接シンチレーター素子間の反射体素子形成に使用される。 - 特許庁

To provide highly reliable multilayer circuit wiring board mounting a semiconductor chip and semiconductor package mounting a semiconductor chip by preventing concentration of stress on the outermost solder ball in a solder ball array.例文帳に追加

本発明の課題は、半導体チップを搭載する多層回路配線基板及び半導体チップを搭載した半導体パッケージにおいて、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板及び半導体パッケージを提供することである。 - 特許庁

To solve the problem, wherein a replica bit line is rapidly drawn out by a leak current of a dummy cell, and wherein desired start timing of a sense amplifier cannot be obtained, in a semiconductor storage device having a memory array, a sense amplifier circuit, a replica circuit connected to the replica bit line, the dummy cell, and a sense amplifier control circuit.例文帳に追加

メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。 - 特許庁

To solve the problem that word line and data line ends are short-circuited or broken at boundary parts between a memory array and a sub-word driver or a sense amplifier due to interference of diffracted light generated at a pattern end part when a fine word line and a data line having a line width less than a wavelength are patterned in a memory.例文帳に追加

メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題を解決する。 - 特許庁

A memory cell array having (n+1) bit lines arranged in parallel inclusive of their redundant parts is divided into a plurality of blocks BLK1-BLK8, and substitution designation parts 11a1-11a8 are provided, which each designate bit lines having defective memory cells to each of the blocks BLK1-BLK8, respectively.例文帳に追加

冗長分を含めて平行に配置されたｎ＋１本のビット線を有するメモリセルアレイを複数のブロックＢＬＫ１〜ＢＬＫ８に分割し、各ブロックＢＬＫ１〜ＢＬＫ８に対してそれぞれ不良メモリセルを有するビット線を指定する置換指定部１１ａ１〜１１ａ８を設ける。 - 特許庁

The optical system wherein a CCD image sensor and a fiber face plate are combined with an optical system constituting the readout part in the reader of a light emitting image which is used to detect the existence of the reaction of a probe array with a sample on a transparent substrate as the existence of a light emitting operation is used.例文帳に追加

透明基板上でのプローブ・アレイと試料との反応の有無を発光の有無として検出するための発光像の読み取り装置における読み取り部を構成する光学系にＣＣＤイメージセンサとファイバーフェースプレートとを組合せた光学系を用いる。 - 特許庁

A memory cell comprises a ferroelectric gate type dual-gate thin-film transistor, wherein a thin transistor is provided on both surfaces of a ferroelectric thin film 1, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

強誘電体薄膜１の両面に薄膜トランジスタを設けた強誘電体ゲート型デュアルゲート薄膜トランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

To provide an SSC chip in which improvement of the yield and simplification of the step are attained compared with a conventional PLC chip having an optical waveguide circuit to which a spot size converter (SSC) is added, and to provide a fiber array with SSC, a PLC module with SSC, and a method for manufacturing the SSC chip.例文帳に追加

スポットサイズ変換器（ＳＳＣ）を付加した光導波路回路を有する従来のＰＬＣチップよりも歩留まりの向上と工程の簡素化を図れるＳＳＣチップ、ＳＳＣ付きファイバアレイ、ＳＳＣ付きＰＬＣモジュールおよびＳＳＣチップの製造方法を提供する。 - 特許庁

A plurality of scintillator layers 111-113 are arranged in the direction of X-ray transmission, optical transmission members such as a microlens array 120, an optical fiber 130, etc., are provided for each scintillator element 110 constituting the scintillator layers, and light emitted from the scintillator element 110 is transmitted to an optical detection element 140.例文帳に追加

複数のシンチレータ層１１１〜１１３をＸ線透過方向に配置し、シンチレータ層を構成する各シンチレータ素子１１０毎にマイクロレンズアレイ１２０や光ファイバ１３０等の光伝達部材を設け、シンチレータ素子からの発光を光検出素子１４０へ伝達する。 - 特許庁

A capacitor (Cs) or a resistor (Rs) is connected intentionally to either of a pair of input/output node of a sense amplifier circuit amplifying potentials of bit lines (BL, /BL) being a pair in a memory array, and time constant of the pair of input/output node of the sense amplifier circuit is made unbalance.例文帳に追加

メモリアレイ内の互いに対をなすビット線（ＢＬ，／ＢＬ）の電位を増幅するセンスアンプ回路（ＳＡ）の一対の入出力ノードのいずれか一方に、意図的に容量（Ｃｓ）もしくは抵抗（Ｒｓ）を接続して、センスアンプ回路の一対の入出力ノードの時定数をアンバランスにさせるようにした。 - 特許庁

An array substrate 100 has regions H1, H2, H3 in which an intermediate resist film thickness is formed and processed by an intermediate exposure amount which does not completely expose a resist 30, respectively on a drain electrode 8, source terminal 62 and a common connection wiring 46 which are made of a second conducive film.例文帳に追加

アレイ基板１００は、第２の導電膜からなるドレイン電極８、ソース端子６２、及び共通接続配線４６上に、レジスト３０を完全に露光しない中間的な露光量により、中間レジスト膜厚が形成されて加工された領域Ｈ１、Ｈ２、Ｈ３をそれぞれ備えている。 - 特許庁

The collet 3 has a ring-shaped sucking face 5 constructed so as to be in close contact with a terminal part 4 mounted on a liquid crystal array substrate 2 and is constructed so as to form a closed space Q by bringing the terminal part 4 and the sucking face 5 into close contact with each other to hold the terminal part 4.例文帳に追加

コレット３は、液晶アレイ基板２上に設けられた端子部４と密接するように構成された環状の吸着面５を有しており、端子部４と吸着面５とが密接することによって密閉空間Ｑを形成して、端子部４を保持するように構成されている。 - 特許庁

A layer 116 having a higher refractive index which is larger than that of a clad 211 is formed above, under or at the side of respective waveguides 102 to 108 of an array waveguide element, so that emitted light leaked from a curved portion of the waveguides 102 to 108 is enclosed in the layer 116 having a high refractive index.例文帳に追加

アレイ導波路素子の各導波路１０２〜１０８の上、下あるいは側部にクラッド２１１よりも高屈折率層１１６が形成されているので、導波路１０２〜１０８の湾曲部等から漏れた放射光が高屈折率層１１６に閉じ込められる。 - 特許庁

The angle detector 1 for motor rotating shafts is constructed by: placing magnetism generating means 11 at an axial end of a rotor 6 so that it is in certain phase relation between it and the magnetic pole position of the rotor 6 of a motor 2; and providing a fixing member 27 with a magnetic array sensor opposite to the magnetism generating means 11.例文帳に追加

このモータ回転軸の角度検出装置１は、モータ２のロータ６の磁極位置と一定の位相関係となるようにしてロータ６の軸端に磁気発生手段１１を配置し、この磁気発生手段１１と対向して磁気アレイセンサを固定部材２７に設けたものである。 - 特許庁