「array of structure」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a new and advanced fuel assembly for fast reactor which can improve breeding as an advantage of radially heterogeneous core array, reduce void reactivity of core sodium, resolve generation of thermal fatigue of core upper structure caused by temperature difference between two kinds of fuel assembly outlet sodium temperatures, bring about freedom of core arrangement and reduce the distortion of power distribution based on the control rod operation.例文帳に追加

径方向非均質炉心配置の利点である増殖性の向上および炉心部ナトリウムボイド反応度の低減を図ることができるとともに、２種類の燃料集合体出口ナトリウム温度の温度差に起因する炉上部構造の熱疲労の発生を解消し、炉心配置に自由度をもたらすことができ、制御棒操作に基づく出力分布の歪みを低減することができる、新規かつ改良された高速炉用燃料集合体を提供する。 - 特許庁

In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk.例文帳に追加

第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。 - 特許庁

When the laminated chip package 1 is manufactured, a semiconductor wafer is processed, a plurality of semiconductor chip scheduled parts arranged in an array are formed, one or more grooves extending so as to neighbor at least one semiconductor chip scheduled part are formed, an insulating layer is formed so as to fill in the groove; and further, a plurality of electrodes are formed and a fundamental structure is manufactured.例文帳に追加

積層チップパッケージ１を製造する際には、半導体ウェハを処理して、配列された複数の半導体チップ予定部を形成し、少なくとも１つの半導体チップ予定部に隣接するように延びる１以上の溝を形成し、この溝を埋めるように絶縁層を形成し、更に複数の電極を形成して、基礎構造物を作製する。 - 特許庁

With the lithium secondary battery with regular-array sodium chloride structure lithium transition metal compound oxide having a basic composition of LiMO2 (M is at least a kind selected from Ni, Co, and Mn) as a positive electrode active material, the positive electrode active material is structured with inclusion of a first and a second positive electrode active materials with different compositions.例文帳に追加

基本組成をＬｉＭＯ_2（Ｍは、Ｎｉ、Ｃｏ、Ｍｎから選ばれる少なくとも１種）とする規則配列層状岩塩構造リチウム遷移金属複合酸化物を正極活物質とするリチウム二次電池において、その正極活物質を組成の異なる第１正極活物質と第２正極活物質とを含んで構成する。 - 特許庁

An operation ASIC 10 stores the respective items of array data or structure data to be an access object in a stack area indicated by a stack pointer (SP) 13 as parameters by a push instruction beforehand, calculates a target data element address according to the respective parameters, and executes the loading/storage of the data element to a result register (RR) 12.例文帳に追加

演算ＡＳＩＣ１０は、スタックポインタ（ＳＰ）１３が示すスタック領域に、アクセス対象となる配列データまたは構造データの各項目をパラメータとしてプッシュ命令で予め格納しておき、これら各パラメータに従って、目的とするデータ要素アドレスを計算し、リザルトレジスタ（ＲＲ）１２に対してデータ要素のロード／ストアを実行する。 - 特許庁

The method and the structure provided therein reduce maximum write current consumption for writing a plurality of data bits to a NVM array by writing the data bits sharing an activated word line at different times (e.g., activating bit lines associated with an activated word line at different times).例文帳に追加

アクティブにされたワード線を共有するデータビットを異なる時刻において書込むこと（例えば、アクティブにされたワード線に関連付けられたビット線を異なる時刻においてアクティブにすること）によって、複数のデータビットを１つのＮＶＭアレイに書込むための最大書き込み電流の消費量を低減させる。 - 特許庁

To provide a mounting structure, capable of reducing a memory size and sufficiently ensuring the interval between a word line and first and second charge accumulation sections for recording information for changing a memory cell into an array for a memory, that can make a semiconductor non-volatile memory cell operate by a simpler method and can reduce the manufacturing cost.例文帳に追加

半導体不揮発性メモリセルをより簡便な方法で動作させることができ、かつ製造コストの低減が可能であるメモリについて、メモリサイズの低減化とともに、ワード線と、情報を記録する第１及び第２電荷蓄積部との間隔を十分に確保してメモリセルをアレイ化できる実装構造を提供する。 - 特許庁

The method for manufacturing the microelectrode array comprises using anodically oxidized porous alumina with regularly and ideally arranged pores, or a pores-arrayed structure prepared by using the anodically oxidized porous alumina for a mold, as a substrate, and embedding the microelectrodes having exposed surfaces in the pores of the substrate.例文帳に追加

ホールが規則的に配列された理想規則性配列陽極酸化ポーラスアルミナまたは該理想規則性配列陽極酸化ポーラスアルミナを鋳型にして作製されたホールアレイ構造体を基板とし、該基板のホール内に露出面を有する微小電極を埋設した微小電極アレイおよびその製造方法。 - 特許庁

An array substrate 1 has a structure having a drive circuit formation region 24 where the driver circuit of a signal line 9, an electrostatic shield member 19, etc., are formed, a flattening layer 23 formed on the drive circuit formation region 24, and the pixel electrode 15 and common electrode 18 forme don the flattening layer 23.例文帳に追加

アレイ基板１は、信号線９、静電遮蔽部材１９等の駆動回路が形成された駆動回路形成領域２４と、駆動回路形成領域２４上に形成された平坦化層２３と、平坦化層２３上に形成された画素電極１５および共通電極１８とを備えた構造を有する。 - 特許庁

In the direct backlight, a lenticular lens array having a plurality of parallel ridgelines arranged nearly parallelly with the axes of linear light sources, and the reflecting polarizer are disposed to one side of the linear light sources, and a reflecting plate having ridgelines and repeating slant structure is disposed to the other side of the linear light sources such that the ridgelines of the reflecting plate and the axes of the linear light sources nearly cross.例文帳に追加

直線状光源に対し、その片側には、複数の平行な稜線を有するレンチキュラーレンズアレイおよび反射偏光子が配置されており、かつレンチキュラーレンズアレイの稜線は直線状光源の長軸に概略平行に配置されており、もう一方の片側には、稜線を有し、かつ繰り返し傾斜構造を有する反射板が、反射板の稜線と直線状光源の長軸とが概略直交するように配置されていることを特徴とする直下型バックライト。 - 特許庁

The array substrate for the lateral type liquid crystal display device is manufactured through four-mask steps: in a structure wherein a semiconductor layer is exposed at both sides of a data line, a first blocking pattern which blocks light is formed under the semiconductor layer, and second blocking pattern which blocks influence of the semiconductor layer is formed over the data line, while being brought into contact with the data line.例文帳に追加

横電界方式の液晶表示装置用アレイ基板は、４マスク工程によって製作されデータ配線の両側に半導体層が露出する構造において、半導体層の下部に光を遮断する第１遮断パターンを構成して、データ配線の上部に、これと接触しながら半導体層による影響を遮断する第２遮断パターンを構成する。 - 特許庁

In the semiconductor integrated circuit device of LGA (land grid array) structure, a semiconductor integrated circuit chip is mounted on the substrate surface side, lands composing a signal terminal are located on the substrate back side in grid, and electrodes composing a power source terminal for providing a power source voltage and a ground potential are located on both sides of the substrate, respectively.例文帳に追加

ＬＧＡ（ランド・グリッド・アレイ）構成からなる半導体集積回路装置において、基板表面側に半導体集積回路チップを搭載し、信号用端子を構成するランドを上記基板裏面側にグリッド状に面配置し、電源電圧及び接地電位を供給するための電源用端子を構成する電極をそれぞれ上記基板側面側に設けるようにする。 - 特許庁

The wavelength variable filter has such structure of a ladder interferometer that the length from an input port to an output port is increased or reduced by the same length difference ΔS in order along a path from the array waveguide 13-1 connected to the input port side, and a coupling factor of the optical coupler 15-N in an output port end is rationalized, and thus filter spectrum characteristics are flattened.例文帳に追加

入力ポートから出力ポートまでの長さが、入力ポート側に接続されたアレー導波路１３−１を経路から順番に同じ長さの差ΔＳで増加又は減少するようなラダー干渉計の構造で構成され、出力ポート端の光結合器１５−Ｎの結合率を適正化して、フィルタスペクトル特性が平坦性を有するようにする。 - 特許庁

To provide a method capable of using a rugged pattern formed according to an imprinting process as a mask for controlling a micropore production initiating position when performing micropore formation onto substrate material such as aluminum and silicon according to an electrochemical process and, thereby, efficiently and reliably forming a regular hole array structure.例文帳に追加

インプリントプロセスにより形成される凹凸パターンを利用し、その凹凸パターンを、アルミニウムやシリコン等の基材材料に電気化学プロセスにより細孔形成を行う際の細孔発生開始位置の制御を行うためのマスクとして使用することで規則的なホールアレー構造を効率良く確実に形成できるようにした手法を提供する。 - 特許庁

In a structure where the array element and the organic electroluminescent diode are configured on the different substrates and connected together through a conductive spacer, in order to prevent defective contact between the conductive spacer and the organic electroluminescent diode, a difference is provided between an external pressure and an internal pressure of the substrate in a bonding process for a improved contacting force due to a pressure difference.例文帳に追加

また、アレー素子と有機電界発光ダイオードを相異なる基板に構成して伝導スペーサを通して連結させる構造において、伝導スペーサと有機電界発光ダイオード間に接触不良が発生することを防止するために、合着工程で基板の外部圧力と内部圧力に差を与えて圧力差により接触力を向上させる。 - 特許庁

To prevent an interval between ReRAM elements from becoming against the rule, by adding a simple alteration to the arrangement structure of electrodes(vias) and the ReRAM elements concerning a ReRAM, by working by applying a predefined working rule to a memory cell selection transistor array to be refined, and also by working by applying another working rule to the ReRAM elements.例文帳に追加

ＲｅＲＡＭに関し、電極（ビア）及びＲｅＲＡＭ素子の配置構造に簡単な改変を加え、微細化すべきメモリセル選択トランジスタアレイには所要の加工ルールを適用して加工し、且つ、ＲｅＲＡＭ素子には別の加工ルールを適用して加工することを可能にし、ＲｅＲＡＭ素子の間隔がルール違反にならないようにする。 - 特許庁

A periodical opening array comprising each opening having a shape which is not rotationally symmetrical by 90 degrees in a film surface is provided on a thin film of a hydrogen absorbing metal, the film surface of a surface plasmon resonance element 65 for detecting hydrogen constituting a surface plasmon resonance enhancing structure is irradiated with light from a light source means (wavelength variable laser 61), and transmitted light is detected by a photodetection means (actinometer 62).例文帳に追加

水素吸蔵金属の薄膜に、その膜面内において９０度回転対称でない形状を有する開口でなる周期的な開口のアレイを設けて表面プラズモン共鳴増強構造を構成した水素検出用表面プラズモン共鳴素子６５の膜面に光源手段（波長可変レーザ６１）からの光を照射し、透過光を光検出手段（光量計６２）で検出する。 - 特許庁

With respect to the array substrate for an in-plane switching mode liquid crystal display device, a structure which is manufactured through four mask steps and exposes semiconductor layers at both sides of a data line has a first feature that a first blocking pattern for blocking light is formed under the semiconductor layer, and a second feature that a second blocking pattern for blocking an influence of the semiconductor layer is formed over and in contact with the data line.例文帳に追加

本発明による横電界方式の液晶表示装置用アレイ基板は、４マスク工程によって製作されデータ配線の両側に半導体層が露出する構造において、第１特徴は、半導体層の下部に光を遮断する第１遮断パターンを構成して、第２特徴は、データ配線の上部に、これと接触しながら半導体層による影響を遮断する第２遮断パターンを構成する。 - 特許庁

A special array end structure and a method for manufacturing the same provided by the present invention allow most effectively backing three resistance layers including a diffusion bit line, a control gate, and a word gate polycrystalline silicon (here the control gate polycrystalline silicon may overlap on the diffusion bit line), using only a metal line of three layers while maintaining a minimum metal wiring pitch.例文帳に追加

本発明では、特別のアレー端構造体及びそれらの製作方法を提供することによって、拡散ビット線、コントロールゲート、及びワードゲート多結晶シリコンの３つの抵抗層（ここでコントロールゲート多結晶シリコンは、拡散ビット線と重なることができる）が、最小金属配線ピッチを維持しながら３層だけの金属線を使用して、最も効果的に裏打ちされる。 - 特許庁

In the optical fiber array having such a structure that at least one optical fiber is arranged and fixed between two plate members opposed to each other and spaces between the two plate members and between the plate members and the optical fiber are filled with a resin hardened material, the resin hardened material is a photosetting resin hardened material containing one or more kinds of compounds having at least a terpene skeleton.例文帳に追加

２枚の対向する板部材の間に少なくとも１本の光ファイバが配置固定されていて、その２枚の板部材の間および板部材と光ファイバの間が樹脂硬化物によって充填されている構造の光ファイバアレイにおいて、その樹脂硬化物が、少なくともテルペン骨格を有する化合物を一種以上含んでいる光硬化型樹脂硬化物である光ファイバアレイ。 - 特許庁

The optical device is obtained by forming a double refractive index layer which contains chiral agent and polymerizable liquid crystal having bar-like molecular shape, and also where the polymerizable liquid crystal is fixed by crosslinking while still forming a cholesteric phase structure where the molecular array thereof is in a planar state on light transmissive base material having a surface formed of glass or silicon oxide.例文帳に追加

ガラス又はケイ素酸化物により形成された面を有する光透過性基材上に、カイラル剤及び分子形状が棒状の重合性液晶を含有していると共に前記重合性液晶の分子配列がプレーナ状態のコレステリック相構造を形成したまま架橋により固定されている複屈折率層を形成して光学素子とすることによって、解決した。 - 特許庁

The photonic crystal having a column array structure is made by forming a metal thin film pattern (gold pattern) 25 on the surface of the (111) face single crystal silicon layer 23 on a substance layer (silicon dioxide layer)22 different from silicon in refractive index and growing silicon single crystal columns 26 on a metal thin film pattern formation part in a high- temperature silicon tetrachloride gas atmosphere to form the columns.例文帳に追加

屈折率がシリコンと異なる物質層（二酸化シリコン層）２２上の（１１１）面単結晶シリコン層２３の表面に金属薄膜パターン（金パターン）２５を形成し、高温の四塩化珪素ガス雰囲気中で金属薄膜パターン形成部にシリコン単結晶柱２６を成長させることにより柱状体を形成し、柱状体配列構造を有するフォトニック結晶を作製する。 - 特許庁

The method for producing a monolayer array structure from a metal nanoparticle colloid solution is characterized in that: the colloid solution of metal nanoparticles is sandwiched between two smooth substrates held at a constant distance from each other; the solution is dried while decreasing curvature of a drop surface; or dried while the contact area between the sandwiched metal nanoparticle colloid solution and the smooth substrates and the number of metal nanoparticles per unit contact area.例文帳に追加

金属ナノ微粒子コロイド溶液から単層アレイ構造体を作製する方法において、２枚の平滑な基板を一定距離に保持し、金属ナノ微粒子コロイド溶液を挟み込み、液滴表面の湾曲を減少させながら乾燥させること、又は、挟み込んだ金属ナノ微粒子コロイド溶液と前記２枚の平滑な基板との接触面積及び単位接触面積当たりの金属ナノ微粒子数を制御しながら乾燥させることを特徴とする。 - 特許庁

In the liquid crystal display using a color filter on-array structure wherein a color filter is formed on a lower substrate, the color filter remains in a boundary portion between pixel electrodes on a storage electrode line or pixel and common electrodes without being removed to prevent short circuit caused by residuals of the pixel electrode when the color filter is removed.例文帳に追加

カラーフィルターが下部基板に形成されるカラーフィルターオンアレイ構造を用いる液晶表示装置において、ストレージ電極線の上部の画素電極間または画素電極と共通電極との間にカラーフィルターを除去することなく残留させることにより、画素電極間または画素電極と共通電極との間におけるカラーフィルターの除去に起因する画素電極残留物による短絡を防ぐことができる。 - 特許庁

The laminated structure is manufactured using a substrate on which a plurality of columnar structures are arranged in a prescribed array.例文帳に追加

この積層構造体は、複数の柱状構造物が所定の配列で配置された基板を用いて製造される積層構造体であって、複数の柱状構造物の内の第１群の柱状構造物の周囲を除く基板又は絶縁層上に導電材料を成膜することにより形成された第１の電極層１１と、第１の電極層が形成された基板に絶縁原料の粉体を吹き付けて堆積させることにより形成された絶縁層１０と、複数の柱状構造物の内の第２群の柱状構造物の周囲を除く絶縁層上に導電材料を成膜することにより形成された第２の電極層１２と、少なくとも第１の電極層と絶縁層と第２の電極層とが形成された基板から複数の柱状構造物を除去することによって形成された空孔に導電材料を充填して形成された複数の配線１３及び１４とを含む。 - 特許庁