「bit microcomputer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The sensor signal of the usual gain is bit extended by a bit extension unit 43b, and stored in a memory 54, and the sensor signal of the magnification gain is stored in a memory 55 by the microcomputer 43.例文帳に追加

マイコン４３は、通常利得のセンサ信号はビット拡張部４３ｂでビット拡張してメモリ５４に格納し、拡大利得のセンサ信号はメモリ５５に格納する。 - 特許庁

To shorten processing time required for reading data at the time of handling the immediate data of 16 bits in an 8-bit microcomputer.例文帳に追加

８ビットマイコンにおいて、１６ビットの即値データを取り扱う際のデータの読み出しに要する処理時間を短縮する。 - 特許庁

An n-bit signal, whose value is set by the microcomputer, and a output signal from the 1HD.L. 104 are respectively selected by the control signal from the microcomputer.例文帳に追加

マイクロコンピュータにより値が設定されるｎビットの信号と１ＨＤ．Ｌ．１０４の出力信号をセレクタ１０５とセレクタ１０６でマイクロコンピュータからの制御信号によりそれぞれ選択する。 - 特許庁

During reproducing acoustic data, the microcomputer 3 carries out operations in which bit rate information is extracted from the acoustic data and supplies frequency control signals to the DSP 4 corresponding to the bit rate information every time the bit rate information is extracted.例文帳に追加

マイクロコンピュータ３は、音響データの再生時、音響データからビットレート情報を抽出する動作を実行し、ビットレート情報を抽出する度に、該ビットレート情報に応じた周波数制御信号をＤＳＰ４に供給する。 - 特許庁

Bit length of a counter including a microcomputer which is used for synchronous detection of an input signal is extended by a process for monitoring a high order bit of an actual counter at a prescribed period.例文帳に追加

入力信号の同期検出に用いるマイクロコンピュータ内蔵カウンタのビット長を所定の周期で実カウンタの上位ビットを監視する処理によりビット長を拡張する。 - 特許庁

The microcomputer attaches a number to the reduced size data, and also configures a table having the above data number and the bit size.例文帳に追加

前記マイクロコンピュータは、前記縮小データに対して、それぞれに番号を付けるとともに、前記データ番号とそのビットサイズとをテーブルにする。 - 特許庁

The microcomputer 4 discriminates the track number of the data track according to bit information in a sub-code included in read TOC information.例文帳に追加

マイコン４は、読み出したＴＯＣ情報に含まれるサブコード中のビット情報に従って、データトラックのトラック番号を識別する。 - 特許庁

The test circuit is provided with a bit 7 of a register 5 for test to hold a state value to indicate state of the microcomputer peripheral function and a comparator 7 to output a state change signal to the output terminal for test of the microcomputer through an OR gate 4 according to changes in the state value held by the bit 7.例文帳に追加

マイコン周辺機能の状態を示す状態値を保持するテスト用レジスタ５のビット７と、そのビット７に保持された状態値の変化に応じて状態変化信号をＯＲゲート４を通じてマイコンのテスト用出力端子に出力する比較器７とを備えた。 - 特許庁

The analog voltage is supplied to a microcomputer 46 via a single telecommunication line 48 from a sensor signal processing IC 28, and is demodulated and converted into the 4-bit digital data train by an A/D converter 50 of the microcomputer 46.例文帳に追加

そして、そのアナログ電圧をセンサ信号処理ＩＣ２８から単一の通信線４８を介してマイコン４６に供給し、マイコン４６のＡ／Ｄ変換器５０で４ビットディジタルデータ列に復調変換する。 - 特許庁

To provide an information processor which performs 4-byte base processing for a 32-bit microcomputer, a computer program product, an authentication code generating method, and an IC card.例文帳に追加

３２ビットマイクロコンピュータ向けの４バイト基調の処理を行う情報処理装置、コンピュータ・プログラム・プロダクト、認証コード生成方法及びＩＣカードを提供する。 - 特許庁

The memory control circuit of the microcomputer writes a first additional bit for identifying first data in writing the first data to the flash memory 4, and writes a second additional bit for identifying second data different from the first additive bit in writing the second data to the flash memory 4.例文帳に追加

本発明は、第１のデータをフラッシュメモリ４に書き込むときには、第１のデータを識別するための第１の付加ビットを書き込み、第２のデータをフラッシュメモリ４に書き込むときには、第２のデータを識別するための第１の付加ビットとは異なる第２の付加ビットを書き込む、ことを特徴とする。 - 特許庁

When a bug is found in first data 21a, software bugs of a microcomputer 10 can be corrected by rewriting the prescribed bit of second data 22a.例文帳に追加

第１のデータ２１ａにバグがあった場合、第２のデータ２２ａの所定のビットを書き換えるようにしたことにより、マイクロコンピュータ１０のソフトウェアバグを修正することができる。 - 特許庁

To provide a port circuit, a microcomputer and an output method for data, allowing a changeover of the output data in bit units without being affected by interrupt processing.例文帳に追加

割り込み処理の影響を受けずに、出力データをビット単位に切り替え可能なポート回路、マイクロコンピュータ、及びデータの出力方法を提供することにある。 - 特許庁

A ROM 12 stores mask image information of one-pixel one-bit configuration, a microcomputer 11 reads mask bit stream generating data set in the ROM 12, expands the data in a RAM 13 and writes the data to a mask generating memory 15.例文帳に追加

ＲＯＭ１２内に、１画素１ビット構成のマスク画像情報が記憶されており、マイコン１１は上記ＲＯＭ１２内に設定されたマスクビット列生成データを読み出し、これをＲＡＭ１３に展開した後、マスク生成用メモリ１５に書き込む。 - 特許庁

The detected signal from the detection circuit 43, which is treated as a bit signal of parallel signals, is converted into a serial signal by a parallel-serial conversion circuit 50 and is supplied to the microcomputer 70.例文帳に追加

検出回路４３からの検出信号をパラレル信号の１つのビット信号として、パラレル−シリアル変換回路５０でシリアル信号に変換し、マイコン７０に供給する。 - 特許庁

A target information amount control microcomputer 7 controls an encoding compressor 10 at a target bit rate, thereby performing a predetermined compression encoding process for moving image data from a filter calculator 4, so as to form an encoded bit stream.例文帳に追加

目標情報量制御マイコン７は、目標ビットレートによって符号化圧縮装置１０を制御することにより、フィルタ演算器４からの動画像データに対して所定の圧縮符号化処理を施し、符号化されたビットストリームを形成するものである。 - 特許庁

A microcomputer 11 reads mask bit stream data in a different size corresponding to image magnification/reduction from a ROM 12 and writes a prescribed magnification mask signal denoting one-pixel information in one-bit to a mask generating memory 15.例文帳に追加

マイコン１１は、画像の拡大、縮小の変倍処理に対応して大きさの異なるマスクビット列データをＲＯＭ１２内から読み出し、ＲＡＭ１３を介して、１画素情報を１ビットで表した所定の変倍マスク信号をマスク生成用メモリ１５に書き込む。 - 特許庁

In the debug function-incorporated microcomputer, a DBG (debug unit) 3, when tracing the instruction bus 12 via an output bit width of 8 bits smaller than 32 bits of the bit width of the instruction bus 12, traces every 4 higher bits of two instructions parallel output to the instruction bus 12.例文帳に追加

デバック機能内蔵型マイクロコンピュータにおいて、ＤＢＧ（デバックユニット）３は、命令バス１２のビット幅の３２ビットよりも少ない８ビットの出力ビット幅で命令バス１２をトレースする時、命令バス１２に並列出力される２つの命令を上位から４ビットづつトレースする。 - 特許庁

A microcomputer 61 outputs a sinusoidal reference forming voltage Vsin1 for a coarse adjustment and a sinusoidal reference forming voltage Vsin2 for a fine adjustment respectively from two 8-bit D/A converters built in it.例文帳に追加

マイコン６１は、内蔵された２つの８ｂｉｔＤ／Ａコンバータから、それぞれ粗調整用の正弦波基準形成電圧Ｖsin1および微調整用の正弦波基準形成電圧Ｖsin2を出力する。 - 特許庁

Moreover, the detection of the putting out of the prize balls is decided, the prize ball information signal is outputted to the microcomputer for the game control without judging whether the error bit is set or not (step S517).例文帳に追加

さらに、賞球の払出が検出されたと判定されたときには、エラービットがセットされているか否かを判断することなく、賞球情報信号が遊技制御用マイクロコンピュータに出力する（ステップＳ５１７）。 - 特許庁

In a UART encoder part 137, timer interruption is generated in every data bit time Tu, and the line of a microcomputer I/O is turned High or Low according to the value of data read from an FIFO 136 each time timer interruption is generated, and a UART signal is output.例文帳に追加

UARTエンコード部１３７では、データビット時間Ｔu毎にタイマ割込みが発生され、タイマ割込み発生毎に、FIFO１３６から読み出したデータの値に応じて、マイコンI/OのラインがHighまたはLowにして、UART信号が出力される。 - 特許庁

To provide a high speed reciprocal arithmetic unit to be easily constituted only of a general bit shift function installed in a microcomputer or the like, an adder (substracter) and a storage device of small capacity.例文帳に追加

マイクロコンピュータ等に装備されている一般的なビットシフト機能と、加算器（減算器）のみで、また、小容量の記憶装置を設けるのみで、容易に構成できる、高速の逆数演算装置を提供すること。 - 特許庁

An output part 17a for bit '0' of an A-1 register 11 and an output part 18a for bit '0' of an A-2 register 12 are respectively connected to input parts 19a and 19b of an OR gate 13a and a signal line 15a from the output part of this OR gate 13a is connected to one pin of a microcomputer chip 20.例文帳に追加

Ａ−１レジスタ１１のビット０の出力部１７ａとＡ−２レジスタ１２のビット０の出力部１８ａとがＯＲゲート１３ａの入力部１９ａ，１９ｂにそれぞれ接続され、このＯＲゲート１３ａの出力部からの信号線１５ａがマイコンチップ２０の１ピンに接続される。 - 特許庁

When a microcomputer 202 gives a muting control signal of an 'L' level to an EX-OR gate 401, and the block 101 gives the 1-bit signal of an 'L' level to EX-OR gates 401, 402, output EXORs 3, 4 go to 'H'.例文帳に追加

マイクロコンピュータ２０２から“Ｈ”のミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に入力し、“Ｌ”の１ビット信号Ｂ２をＥＸ−ＯＲゲート４０１，４０２に入力すると、出力ＥＸＯＲ３，４が“Ｈ”となる。 - 特許庁

A game controlling microcomputer reads the data (input data) in the input port 1 from the input port 1, and the exclusive OR is taken by bit between the input data and the content in a buffer of the input port 1 formed in the RAM.例文帳に追加

遊技制御用マイクロコンピュータは、入力ポート１のデータ（入力データ）を入力ポート１から読み込み、入力データと、ＲＡＭに形成されている入力ポート１バッファの内容との間でビット毎に排他的論理和をとる。 - 特許庁

To reduce the necessay program capacity and to enhance real time characteristics of an arithmetic processing when a program is arranged in an external memory in a microcomputer to perform a real number arithmetic processing, an integer division processing and a bit data processing by subroutines.例文帳に追加

サブルーチンによって実数演算処理と整数除算処理とビットデータ処理とを行うマイクロコンピュータにて、プログラム容量を低減すると共に、外部メモリにプログラムを配置した場合の演算処理のリアルタイム性を向上させる。 - 特許庁

A game control microcomputer reads data (input data) of the input port 1 from the input port 1, and takes an exclusive OR for every bit between the input data and buffer contents of the input port 1 formed in a RAM.例文帳に追加

遊技制御用マイクロコンピュータは、入力ポート１のデータ（入力データ）を入力ポート１から読み込み、入力データと、ＲＡＭに形成されている入力ポート１バッファの内容との間でビット毎に排他的論理和をとる。 - 特許庁

A register on the side of the microcomputer being the host can be reduced by connecting an address decoding circuit 7 for designating which part of the register 4 of 144 bit for temporarily storing CD text data of 1 pack consisting of 144 bit to access and a CD text interface circuit 6 consisting of a selector circuit 8 for selecting data designated by the address decoding circuit.例文帳に追加

１４４ビット１パックのＣＤテキストデータを一時的に格納する１４４ビットのレジスタ４のどこにアクセスするかを指定するアドレスデコード回路７と、前記アドレスデコード回路で指定されたデータを選択するセレクタ回路８からなるＣＤテキストインターフェース回路６を接続することによって、ホストであるマイコン側のレジスタを削減できる。 - 特許庁

When a prescribed error (prize ball error, full tank error or ball exhaustion error) occurs, the microcomputer 370 for putout control sets a data that enables the computer 560 for game control to recognize the prescribed error by changing the prescribed bit of the reception ACK signal and transmits the reception ACK signal set to the microcomputer 560 for game control as the connection OK command.例文帳に追加

払出制御用マイクロコンピュータ３７０は、所定のエラー（賞球エラー、満タンエラー、球切れエラー）が発生したときに、遊技制御用マイクロコンピュータ５６０が当該所定のエラーを認識可能なデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を接続ＯＫコマンドとして遊技制御用マイクロコンピュータ５６０に送信する。 - 特許庁

The setup time of the semiconductor testing device 2 is abridged, and the evaluation time of a microcomputer 1 becomes shorter by providing in the microcomputer 1 having a built-in flash EEPROM 20, and a faulty bit measurement circuit 60 which measures the number of faulty bits corresponding to each verify electric potential of the flash EEPROM 20.例文帳に追加

フラッシュＥＥＰＲＯＭ２０を内蔵したマイクロコンピュータ１内にフラッシュＥＥＰＲＯＭ２０の各ベリファイ電位に対応して不良ビットの個数をそれぞれ計測する不良ビット測定回路６０を備え、これら不良ビットの個数を半導体テスト装置２に送ることにより、半導体テスト装置２のセットアップ時間を短縮しマイクロコンピュータ１の評価時間を短くしたことを特徴とする。 - 特許庁

To realize a debug function-incorporated microcomputer that can create a debugging environment facilitating analysis and compress output information even when tracing contents of an instruction bus via an output signal line smaller in bit width than the instruction bus.例文帳に追加

命令バスのビット幅よりも少ないビット幅の出力信号線で命令バスの内容をトレースする場合でも、解析しやすいデバック環境を生み出し、出力情報を圧縮することが可能なデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

Also, the microcomputer for the putout control confirms the input of the fetch signals by confirming the bit of an external interruption request register, receives the putout activation command when the input of the fetch signals is confirmed, and performs the check processing of the detection signals of the clear switch.例文帳に追加

また、払出制御用マイクロコンピュータは、外部割込要求レジスタのビットを確認することによって取込信号の入力を確認し、取込信号の入力が確認されたときに払出起動コマンドを受信し、クリアスイッチの検出信号のチェック処理を行なう。 - 特許庁

To solve the problem that it is impossible to flexibly cope with the use of a user since preliminarily decided bit length or the number of timer channels is prepared in a manufacturing process although the generation of various time cycles is requested for a timer to be used for a semiconductor circuit such as a microcomputer.例文帳に追加

マイクロコンピュータ等の半導体回路に用いるタイマは、様々な時間周期の生成が要求されるが、予め決められたビット長やタイマチャンネル数は製造工程時に作りこまれる為、ユーザーの使用用途に対してフレキシブルに対応することができない。 - 特許庁

A servo controller decoder 204 obtains bit rate information from compressed digital data recorded in a disk 100, specifies a reproduction starting position based on the obtained bit rate information and currently reproduced reproduction time information obtained by a microcomputer 203, and repeat an operation to read the compressed digital data of the disk from the specified reproduction position for reproduction for every unit time.例文帳に追加

サーボコントローラ・デコーダ２０４は、ディスク１００上に記録されたデジタル圧縮データ内のビットレート情報を取得し、取得したビットレート情報とマイクロコンピュータ２０３が取得した再生動作中の現在の再生時間情報とに基づいて再生開始位置を特定し、特定した再生開始位置からディスク上のデジタル圧縮データを読み出して再生する動作を単位時間毎に繰り返す。 - 特許庁

Furthermore, at least eight of a subroutine 14 for real number arithmetic operation, a subroutine 16 for integer division and a subroutine 18 for bit operation is arranged in the specified area 12 and the program is constituted so that it is branched to the arranged subroutines 14 to 18 at the instruction JM in the microcomputer.例文帳に追加

更にこのマイコンでは、少なくとも実数演算用サブルーチン１４と整数除算用サブルーチン１６とビット操作用サブルーチン１８の何れかが特定領域１２に配置され、その配置されているサブルーチン１４〜１８へ上記命令ＪＭで分岐するようプログラムが構成されている。 - 特許庁

An output of a cell voltage detection circuit 2 is inputted into a multiplexer 3 for outputting a voltage of a selected cell, and an output of the multiplexer 3 is inputted into an AD converter of 10 bits having a scope of input voltage of 0 to 5 V and resolution of 4.88 mV/bit in a microcomputer 4.例文帳に追加

セル電圧検出回路２の出力は選択した単電池の電圧を出力するマルチプレクサ３に入力され、マルチプレクサ３の出力はマイコン４内の１０ビット、入力電圧範囲は０〜５Ｖ、分解能４．８８ｍＶ／ビットのＡＤコンバータ入力される。 - 特許庁

An adjusting device for inputting/outputting the data to be written in the EEPROM 55 or the data read out from the EEPROM by serial communication and the checking device for inputting a three-bit operation code into a microcomputer 30 to execute a photographing operation corresponding to the operation code are selectively connected to a socket 25.例文帳に追加

ソケット２５には、ＥＥＰＲＯＭ５５に書き込むべきデータまたは読み出したデータをシリアルな通信で入出力する調整装置と、３ビットの動作コードをマイクロコンピュータ３０に入力して動作コードに応じた撮影動作を行わせるチェック装置が選択的に接続される。 - 特許庁

To realize a debug function-incorporated microcomputer that can read out information on a plurality of instructions on an instruction bus in real time and to some degree of understandability when tracing contents of the instruction bus via an output signal line smaller in bit width than the instruction bus.例文帳に追加

命令バスのビット幅よりも少ないビット幅の出力信号線で命令バスの内容をトレースする場合に、命令バスの複数の命令の情報をリアルタイムにある程度まで理解可能に読み出すことができるデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

In the motherboard for control system with a microcomputer mounted thereon, for which a plurality of I/O ports are set and a plurality of connectors are connected in circuit, bit arrangement of the plurality of I/O ports is connected in the circuit, identically with the plurality of connectors, and the I/O unit substrate can be fixed perpendicular to the plurality of connectors.例文帳に追加

複数の入出力ポートを設定したマイコンと回路接続された複数のコネクターを搭載した制御システム用のマザーボードにおいて、複数のコネクターに複数の入出力ポートのビット配列を同一に回路接続するとともに、入出力ユニット基板を複数のコネクターに直立に装着できる配置とする。 - 特許庁

When a prescribed error (for example, prize ball error, full tank error or ball exhaustion error) occurs to disable the putting out of prize balls, the microcomputer for putout control sets a data indicating the ongoing preparation for putting out the prize balls by changing the prescribed bit of the reception ACK signal and transmits the reception ACK signal set.例文帳に追加

払出制御用マイクロコンピュータは、所定のエラー（例えば、賞球エラー、満タンエラー、球切れエラー）が発生して賞球払出が不可能な状態のときに、賞球払出の準備中である旨を示すデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を送信する。 - 特許庁

An 8 bit timer 11, a timer interrupting means 14 to impose an interruption to a program executed by a microcomputer for every time when the timer 11 counts 256 clock pulses, and a memorizing means 15 to memorize the number of interruptions by the interrupting means 14 in a RAM as data having 2 bites at its maximum are provided.例文帳に追加

８ビットのタイマ１１と、タイマ１１が２５６個のクロックパルスを計数する毎にマイクロコンピュータが実行するプログラムに割り込みをかけるタイマ割り込み手段１４と、割り込み手段１４による割り込みの回数を最大２バイトのデータとしてＲＡＭに記憶する割り込み回数記憶手段１５とを設ける。 - 特許庁

To realize a debug function-incorporated microcomputer that enables more accurate tracing in real time by limiting output only to necessary information and preventing truncation of the necessary information, when tracing information on an internal bus via an output signal line smaller in bit width than the internal bus.例文帳に追加

内部バスのビット幅よりも少ないビット幅の出力信号線で内部バスの情報をトレースする際に、出力を必要な情報だけに制限して、必要な情報が途中で打ち切られることを防止し、より正確なトレースがリアルタイムで可能なデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

To provide a defective bit evading method for a semiconductor device, by which the semiconductor device such as a microcomputer with a CPU and a memory formed on a single semiconductor board is delivered as a product even with a large number of defective bits, an yield is improved, and relief is efficiently performed.例文帳に追加

ＣＰＵとメモリを単一の半導体基板上に形成したマイクロコンピュータ等の半導体装置において、不良ビットの個数が多い場合でも製品として出荷することができ、歩留まりが向上し、救済効率の良い半導体装置の不良ビット回避方法及び半導体装置を提供する。 - 特許庁

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state.例文帳に追加

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。 - 特許庁