「bit-code」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To secure a variation so that there is not a position where a pulse does not rise at all while decreasing the number of bits when pulses of a stochastic code book are encoded for lowering bit rate.例文帳に追加

低ビットレート化のために確率的符号帳のパルスを符号化する際のビット数の削減を図りながら、パルスが全く立たない位置が存在しないようにヴァリエーションを確保すること。 - 特許庁

The wireless terminals 2A to 2C measure and transmit, based on the redundant bit included in the transmission unit packet, communication quality for each code block included in the transmission unit packet.例文帳に追加

無線端末２Ａ乃至２Ｃは、伝送単位のパケットに含まれる冗長ビットに基づいて、伝送単位のパケットに含まれるコードブロック毎に、通信品質を測定して送信する。 - 特許庁

The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.例文帳に追加

データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁

A coder quantity controller 22 curtails data to a code train to which rearrangement and bit shift are implemented as shown in Fig. 10 in view of obtaining the predetermined noise removing effect.例文帳に追加

符号量制御部２２は、図１０に示すように並べ替えおよびビットシフトが施された符号列に対して、所望のノイズ除去効果が得られるようにデータの切り捨てを行う。 - 特許庁

To provide a device and a method for detecting an error, capable of efficiently calculating a correction value from an error bit position obtained by error correction using a cyclic code.例文帳に追加

巡回符号を使用した誤り訂正により得られる誤りビット位置から補正値を効率よく演算する誤り検出装置および誤り検出方法を提供すること。 - 特許庁

A number corresponding to the present modulation code of each data sector is stored in memory, and at the same time, the number is recorded in the data sector on the medium as an additional bit.例文帳に追加

メモリ上に各データセクタの現在の変調コードに対応する番号を記憶させておき、また、同時に媒体上のデータセクタ内に付加ビットとして前記の番号を記録しておく。 - 特許庁

The time receiving apparatus includes a receiving circuit 4 for receiving a standard radio wave, and a time code acquisition means 22 for encoding time data received by the receiving circuit 4 for each bit.例文帳に追加

時刻受信装置は、標準電波を受信する受信回路４と、受信回路４で受信した時刻データを各ビット毎に符号化するタイムコード取得手段２２とを備える。 - 特許庁

The encoder identifies a code block of absolute value data of each received wavelet coefficient and calculates OR between the received absolute value data and the bit location data latched in the register.例文帳に追加

本装置では、各入力されたウェーブレット係数の絶対値データのコードブロックを識別し、入力された絶対値データとレジスタに格納されているビット位置データとの論理和を演算する。 - 特許庁

When the BD address of Bluetooth or the IP address of wireless LAN is included in the set value, bit map image data representative of a bar code indicating the BD address or the IP address is generated.例文帳に追加

設定値の中にブルートゥースのＢＤアドレスまたは無線ＬＡＮのＩＰアドレスが含まれている場合、ＢＤアドレスまたはＩＰアドレスを表すバーコードを表すビットマップイメージデータを生成する。 - 特許庁

To provide an iterative decoding apparatus and iterative decoding method in which processing delay can be reduced by reducing computational complexity required for decoding to a turbo code including a tail bit.例文帳に追加

テイルビットを含むターボ符号に対する復号の要する演算量を小さくして、処理遅延を小さくすることができる反復復号装置および反復復号方法を提供すること。 - 特許庁

To reduce circuit scale without performing any re-encoding after decoding when detecting the bit error rate of a communication path by a decoder on the side of a receiver in the radio communication by using a systematic code.例文帳に追加

組織符号を用いて無線通信を行なう場合、受信機側の復号器で通信路のビットエラーレートを検出する際に復号後の再符号化を行なわず回路規模を縮小する。 - 特許庁

Code generation and error detection are performed for read-out data by a parity/syndrome generator 31 and a parity bit and syndrome are generated, and they are held in the parity/syndrome register 39.例文帳に追加

パリティ／シンドロームジェネレータ３１により読み出しデータに対して、符号生成及び誤り検出を行いパリティビット及びシンドロームを生成し、パリティ／シンドロームレジスタ３９に保持する。 - 特許庁

The signal F is obtained by eliminating the changed point of an adjoining bit from the signal B and extracting a changed point by the signal inverted part in the RZ code.例文帳に追加

復号用信号Ｆは、変化点信号Ｂから、隣接するビットの変化点を取り除き、ＲＺ符号における信号反転部分による変化点を抽出した信号である。 - 特許庁

The side of a recording device 5 outside the body receives them with an antenna, corrects a bit error and removes the error correction code relative to the modulated image data, and reproduces the compressed image data.例文帳に追加

体外の記録装置４側では、アンテナで受信し、さらに復調した画像データに対してビット誤りの訂正及び誤り訂正符号の除去をして圧縮画像データを復元する。 - 特許庁

When the error detection circuit 105 detects an active error detection signal, the error detection circuit 105 activates the error detection signal for a bit length of a sequence error code from the detected position of the synchronizing word.例文帳に追加

エラー検出回路１０５は、エラー検出信号のアクティブを検出したら、同期ワード検出位置からシーケンスエラーコードのビット長の間エラー検出信号をアクティブ状態にする。 - 特許庁

Thus, 2-bit error position information is retrieved based on a syndrome value calculated from the data of a predetermined length and an EC code to realize easy error correction.例文帳に追加

したがって、所定長のデータとＥＣＣコードとから計算されたシンドローム値に基づいて、２ビットの誤り位置情報を検索し、容易に誤り訂正を行なうことが可能になる。 - 特許庁

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer.例文帳に追加

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。 - 特許庁

Further, the synchronization code recovery circuit and method of this invention applies error correction to the next synchronization candidate recovered at a plurality of synchronization locations, generates the most proper location information of the succeeding synchronization pattern on the basis of the result of error correction and recovers the synchronization code at a location corresponding to the location information when no synchronization code is detected from the received bit stream.例文帳に追加

また本発明は、入力されるビットストリームから同期コードが検出されなければ、複数の同期位置で復旧される次の同期候補に対してエラー訂正を行った後、エラー訂正結果に基づいて最も適した次の同期パターンの位置情報を発生させ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁

The synchronization code recovery circuit and method compares an original synchronization pattern with a pattern of a next synchronization candidate recovered at a plurality of synchronization locations when no synchronization code is detected from a received bit stream, produces location information at which the most proper synchronization pattern is obtained on the basis of a result of comparison, and recovers the synchronization code at a location corresponding to the location information.例文帳に追加

入力されるビットストリームから同期コードが検出されなければ複数の同期位置で復旧される次の同期候補のパターンと元の同期パターンとを比較して、比較結果に基づいて得られた最も適した同期パターンが出る位置情報を生じ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁

The program volume is reduced by decreasing the bit length of the instruction code 108 in ROM 101 by determining the actual specification address on RAM 102 from a relative address specifying code value which is contained in the instruction code 108 to access data existing in the RAM 102 and the offset value which is set in an offset register 107 before hand.例文帳に追加

ＲＡＭ１０２上に存在するデータをアクセスする命令コード１０８に含まれる相対アドレス指定コードの値とあらかじめオフセットレジスタ１０７に設定しておいたオフセット値との演算によりＲＡＭ１０２上の実指定アドレスを決定することで、ＲＯＭ１０１上の命令コード１０８のビット長を減らしプログラム容量を削減する。 - 特許庁

The continuous flag bit is a flag which makes plural two dimensional codes one when plural processing is desired to be continuously performed by making the two-dimensional codes recognized, and when the flag is one, it is connected with the code data of an already recognized two-dimensional code and expanded code data are newly generated.例文帳に追加

この連続フラグビットは、複数の２次元コードを認識させることにより、連続させて複数の処理を行わせたい時に、それらの２次元コードが１とされるフラグであり、そのフラグが１である場合は、ステップＳ８３において、既に認識されている２次元コードのコードデータと連結され、拡張されたコードデータが新たに生成される。 - 特許庁

This method reads an intermediate code of a compiler, extracts one intermediate code (110), decides whether the extracted intermediate code is an instruction needing exception check and generates exception check instruction having a bit string that is uniquely decided from an exception kind (150) without generating an instruction for substituting a label showing the exception kind for a register when the instruction needs the exception check.例文帳に追加

コンパイラの中間コードを読み込み、中間コードを一つ取り出し、取り出した中間コードが、例外チェックが必要な命令であるか判断し、例外チェックが必要な命令である場合に、例外の種類を示すラベルをレジスタに代入する命令を生成することなく、例外の種類から一意に決まるビット列を持つ例外チェック命令を生成する。 - 特許庁

An RLL decoding section 20 is provided with a regular decoder 21 which conducts decoding based on a prescribed relationship that represents the rule of the RLL code and an irregular decoder 22 which conducts decoding without daring the changed bit and the bits before or after the bit in the RLL data as decoded non-object bits.例文帳に追加

ＲＬＬデコード部２０は、ＲＬＬ符号の規約を表す所定の関係に基づいてデコードする正規デコーダ２１と、ＲＬＬデータにおける変化ビットとその前または後のビットをデコード非対象ビットとしてケアしないでデコードする不正規デコーダ２２とを備えている。 - 特許庁

A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.例文帳に追加

ＣＲＣ付与部１０は、符号化対象データが入力する毎にＣＲＣビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Ｋより１ビット少ない（Ｋ−１）ビットのデータをバッファ１２に記憶する。 - 特許庁

A device for processing the forward link only (FLO) wireless message receives a FLO message and processes the FLO message containing a header, an 8-bit FLO information block field, a 7-bit FLO count, an RF channel identifier, a transmission mode indicator, an outer code rate, and a stream identifier.例文帳に追加

ｆｏｒｗａｒｄ ｌｉｎｋ ｏｎｌｙ（ＦＬＯ）無線メッセージを処理するデバイスは、ＦＬＯメッセージを受信し、ヘッダ、８ビットＦＬＯ情報ブロックフィールド、７ビットＦＬＯカウント、ＲＦチャネル識別子、送信モードインジケータ、外側コードレート、及びストリーム識別子を含むＦＬＯメッセージを処理する。 - 特許庁

A path memory part 15 of a viterbi decoding device for decoding a superimposition code is divided into an upper RAM for storing a selection path in a transition status where the least significant bit is 0 and a lower RAM for storing a selection path in a transition status where the least significant bit is 1.例文帳に追加

畳み込み符号の復号を行うビタビ復号装置のパスメモリ部１５は、最下位ビットが０の遷移状態についての選択パスを格納する上位ＲＡＭと、最下位ビットが１の遷移状態についての選択パスを格納する下位ＲＡＭとに分割されている。 - 特許庁

An image divider 110 divides a received image into four, which are fed to division image coders 120-i (i=1-4) and an allocation bit rate arithmetic section 171 sets a bit rate to each division image coder 120-i on the basis of a generated code amount of a preceding frame or the like.例文帳に追加

入力画像を画面分割装置１１０で４分割して各分割画像符号化装置１２０_-i（ｉ＝１〜４）に入力し、割り振りビットレート演算部１７１は、前のフレームの発生符号量などに基づいて各分割画像符号化装置１２０_-iにビットレートを設定する。 - 特許庁

In the semiconductor storage device provided with an error detection correction system, a first operation mode for performing 2-bit error correction using a BCH code and a second operation mode for performing 1-bit error correction are set to the error detection correction system switchably by sharing a main part of the system.例文帳に追加

エラー検出訂正システムを備えた半導体記憶装置において、前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。 - 特許庁

A device for processing forward link only (FLO) wireless messages receives an FLO message and processes the FLO message including a header, an 8-bit FLO information block field, a 7-bit FLO count, an RF channel identifier, a transmit mode indicator, an outer code rate, and a stream identifier.例文帳に追加

ｆｏｒｗａｒｄ ｌｉｎｋ ｏｎｌｙ（ＦＬＯ）無線メッセージを処理するデバイスは、ＦＬＯメッセージを受信し、ヘッダ、８ビットＦＬＯ情報ブロックフィールド、７ビットＦＬＯカウント、ＲＦチャネル識別子、送信モードインジケータ、外側コードレート、及びストリーム識別子を含むＦＬＯメッセージを処理する。 - 特許庁

The information bit storage memory 121 reads bits according to the parity check matrix of an LDPC code out of each bit of the stored input data D121 based on a control signal D125 supplied from a control signal generation section 124 and supplies the bits as information bits D122-1 to D122-7 to a computing unit 122.例文帳に追加

情報ビット格納メモリ１２１は、制御信号生成部１２４から供給される制御信号D125に基づいて、格納している入力データD121の各ビットのうちの、LDPC符号の検査行列にしたがったビットを読み出し、情報ビットD122-1乃至D122-7として、演算器１２２に供給する。 - 特許庁

In the video transmission method, a video transmission apparatus 1 cuts a bit stream portion of an extension layer so that a code amount of bit streams in scalably encoded basic layer and extension layer is settled within a range of transmission capacity of a transmission line 3 and transmits the video stream after cutting to a video receiving apparatus 2.例文帳に追加

映像送信装置１は，スケーラブル符号化された基本レイヤと拡張レイヤのビットストリームの符号量が伝送路３の伝送容量の範囲内に収まるように，拡張レイヤのビットストリーム部分をカットし，カット後の映像ストリームを映像受信装置２へ送信する。 - 特許庁

A moving picture coding means 101 encodes input picture data with a quantization width Qj from a mean bit rate adjustment means 103 and outputs a code quantity Sj to a picture group complicated degree calculation computer 104, a mean complicated degree calculation means 105, and the mean bit rate adjustment means 103.例文帳に追加

動画像符号化手段１０１により入力画像データを平均ビットレート調整手段１０３からの量子化幅Ｑj で符号化して、符号量Ｓj をピクチャ群複雑度計算手段１０４と、平均複雑度計算手段１０５と、平均ビットレート調整手段１０３とに出力する。 - 特許庁

A channel bit "0" is recorded with 8 periods of not phase shifted wobble, while a channel bit "1" is recorded so that the phase of wobble of the initial first period is shifted by 180 degrees, further, the phase of wobble of the second period is shifted by 180 degrees again as shown by a code A of figure.例文帳に追加

そして、チャネルビット”０”は位相シフトがないウオブルの８周期によって記録され、一方、チャネルビット”１”は最初の１周期目のウオブルの位相が１８０度シフトされ、さらに、第２周期目のウオブルの位相が再び１８０度シフトされて記録されている（符号Ａ参照）。 - 特許庁

When a loop instruction detector 105 detects a loop setting instruction, a relative address of a loop head address to a loop end address, which is limited to m-bit smaller than N-bit of an instruction address fetched from an instruction code, is stored in a highest-order hierarchy 109 of the stack register 103.例文帳に追加

ループ命令検出器１０５がループ設定命令を検出した場合、命令コードから取り出した、命令アドレスのＮビットよりも小さいｍビットに制限された、ループ終端アドレスに対するループ先頭アドレスの相対アドレスを、スタックレジスタ１０３の最上位階層１０９に格納する。 - 特許庁

In this case, the logical processing includes code inverting processing by inverters 5-0 to 5-3, upper side bit/lower side bit exchange processing by XOR4-8 to 4-10 or the like or combined processing by inverters 5-4 to 5-7 or XOR4-12 to 4-15.例文帳に追加

ここで、論理処理とは、例えばインバータ５−０〜５−３による符号反転処理、ＸＯＲ４−８〜４−１０等による上位側ビット／下位側ビット入れ替え処理、またはインバータ５−４〜５−７やＸＯＲ４−１２〜４−１５等を用いて、これらを複合させた処理である。 - 特許庁

At least one code is applied to an information bit of each level in a designated subset among all level sets, the information bit with respect to the level in the designated subset is coded and information bits with respect to levels in subsets that are not designated are not coded.例文帳に追加

レベルの全セットのうち指定されたサブセットにおける各レベルの情報ビットの部分に少なくとも１つの符号を適用し、指定されたサブセットにおけるレベルに対する情報ビットの部分は符号化され、指定されないサブセットにおけるレベルに対する情報ビットの部分は符号化されない。 - 特許庁

To solve a problem that, in a radar device performing an object detection with an radar and radio communications with a moving body as a communication object, a pulse-modulated pulse train is required to be transmitted for a long time for transmitting a large amount of code data since one pulse corresponds to one bit of code data.例文帳に追加

レーダでの目標検出とともに通信対象である移動体への無線通信を行うレーダ装置において、１パルスが符号データ１ビットに対応しており、大量の符号データを伝送するには、長時間にわたってパルス変調を施したパルス列を送信しなくてはならない。 - 特許庁

The transmitter 1 consists of N slots comprised of control information, data, an external code parity, a stuff bit and an internal code parity, generates a multiplex frame to which synchronization, a pilot and a transmission control signal and parity are added and transmits data about each slot by a transmission system specified by a transmission control signal.例文帳に追加

送信装置１は、制御情報、データ、外符号パリティ、スタッフビット、内符号パリティからなるＮ本のスロットから成り、同期、パイロット並びに伝送制御信号およびパリティが付加された多重フレームを生成し、各スロットのデータを、伝送制御信号により指定された伝送方式で伝送する。 - 特許庁

A general printer driver receives the optimal preliminary development timing determination parameter from the selected printer, and decides whether or not it is necessary only to generate the intermediate code based on the parameter, or it is necessary to preliminarily develop the intermediate code into bit map image data before outputting it to the printer.例文帳に追加

汎用プリンタドライバが選択されたプリンタからそれぞれ最適の事前展開タイミング決定パラメータを受信し，そのパラメータに基づいて中間コードの生成で良いか，それともプリンタに出力する前に事前にビットマップ画像データに展開する必要があるかを判断することができる。 - 特許庁

A selector 108 selects a code bit, in which the linearity between an input signal and an output signal is maintained, and a quantization error is relatively small, in the case of quantizing the input signal among the code bits respectively generated by the A/D converters 102-1 to 102-N.例文帳に追加

選択器１０８は、Ａ／Ｄ変換器１０２−１〜１０２−Ｎのそれぞれにおいて生成された符号ビットの中から、入力信号と出力信号との線形性が保たれおり、かつ、入力信号を量子化する際の量子化誤差が相対的に小さい符号ビットを選択する。 - 特許庁

The bit map data written in the band plotting memory space 201 are compressed into a compressed code by a data compressor 202, and once held in the memory space 203 for storing the compressed code and/or directly stored in a storage apparatus 10 such as a hard disc or the like.例文帳に追加

このバンド描画用メモリ空間２０１に書き込まれたビットマップデータは、データ圧縮器２０２によりそのデータが圧縮されて圧縮符号とされ、圧縮符号保管用メモリ空間２０３に一旦保持された後、あるいは、直接ハードディスク等の記憶装置１０に格納される。 - 特許庁

An audio/video processing section 39 coverts resolution of video information to control a bit rate of the audio/video code obtained as a result of encoding by the encoder 35 and then a file size of the audio/video code recorded on a recording medium in a recorder 31 can be controlled.例文帳に追加

音声・映像処理部３９で映像情報の解像度を変換することにより、符号化器３５で符号化した結果得られる音声・映像符号のビットレートを制御でき、従って記録器３１内の記録媒体に記録される音声・映像符号のファイルサイズが制御可能となる。 - 特許庁

A transmission section 25 encrypts a base band signal S24, generates an HD-SDI (High Definition bit Serial Digital Interface) signal S3 resulting from inverting the logical value of the MSB of a module causing the inhibit code when the inhibit code is generated after the encryption, and transmits the signal S3 to a projector 4 in a serial form.例文帳に追加

送信部２５において、ベースバンド信号Ｓ２４を暗号化し、当該暗号化後に禁止コードが生じた場合にそのモジュールのＭＳＢの論理値を反転させたＨＤ−ＳＤＩ信号Ｓ３を生成し、これをプロジェクタ装置４にシリアル形式で送信する。 - 特許庁

In the various techniques and tools for coding and decoding, a variable length code in each macro block including a plurality of conversion coefficient data existence indicators is determined by a computing device provided with a processing unit and a memory, and the determined variable length code is transmitted as a signal within a bit stream.例文帳に追加

符号化しおよび復号する様々な手法およびツールは、処理ユニットおよびメモリを備えたコンピューティング・デバイスにより複数の変換係数データ存在インジケータを含むマクロブロックごとの可変長符号を決定し、決定した可変長符号をビットストリーム内で信号伝達する。 - 特許庁

When the position where the assumed error detection code coincides with the calculated error detection code calculated based on the assumed transmitted data exists, the position is judged as the final bit position and when no coincident position exists, no piece of transmission data is judged to exist or an error is judged to exist in the received frame data.例文帳に追加

仮定した誤り検出符号と、仮定した送信データに基づき算出した誤り検出符号とが一致する位置がある場合、その位置を最終ビット位置と判定し、一致する位置がない場合、送信データがない、または受信したフレーム・データに誤りがあるものと判定する。 - 特許庁