「control test」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide an IC test device which can easily analyze defect by correcting the number of output stages by adjusting to latency setting for every pin of memories to be tested, and its control method and a storage medium.例文帳に追加

本発明の課題は、被試験メモリの各ピン毎のレイテンシ設定に合わせて出力段数を補正することにより、不良解析の容易なＩＣ試験装置、その制御方法、及び記憶媒体を提供することである。 - 特許庁

The imaging apparatus comprises a control means for leaving proof print in a state waiting for designation if execution of job is not designated upon elapsing a specified time after test print and starting proof print if other job is present.例文帳に追加

試し刷りの後所定時間が経過してもジョブ実行指示無き場合には、プルーフ印刷は指示待ち状態のままとし、他のジョブが有れば起動するように制御する制御手段を有することを特徴とする。 - 特許庁

The clock signal is supplied to the first flip-flop 2 via a phase control circuit 4, out of the first and second flip-flop 2, 3 provided in both ends of a tested circuit 1 desired to conduct the operation test.例文帳に追加

動作テストを行いたい被テスト回路１の両端に設けられた第１および第２のフリップフロップ２、３のうち、第１のフリップフロップ２に位相制御回路４を介してクロック信号が供給されるようにする。 - 特許庁

To give artificial weather change to each thermostat with an atmosphere and a cycle according to a test condition, by centralizing the heat source for feeding to the plural thermostats to one spot, and executing separately cold switching control of each thermostat.例文帳に追加

複数の恒温槽に供給する熱源を一カ所にし、それぞれを個別に冷熱切替制御することにより、それぞれの恒温槽を試験条件に応じた雰囲気、サイクルで人工気象変動させる。 - 特許庁

The false signal generating device which has received the setting signal generates a false signal corresponding to the setting signal by a false signal generating means 2B and provides it for the connected control device to perform test operation.例文帳に追加

この設定信号を受信した模擬信号発生装置は、模擬信号発生手段2Bによって設定信号に対応する模擬信号を発生させ、接続されている制御装置に与えて試験動作させる。 - 特許庁

To prevent a network abnormality occurrence caused by returning a MAC frame in a loop-back test, regarding a transmission apparatus for transmitting a SONET/SDH frame obtained by multiplexing a supervisory-control signal of the MAC frame on an overhead.例文帳に追加

オーバーヘッドにＭＡＣフレームの監視・制御信号を多重化したＳＯＮＥＴ／ＳＤＨフレームを伝送する伝送装置に関し、ループバック試験時のＭＡＣフレームの折り返しによるネットワーク異常発生を防ぐ。 - 特許庁

The output adjustment value of an image signal in output control is set by the peak value of the image signal when a test pattern 20 is photographed under reference conditions, and is set to 50 to 70 IRE.例文帳に追加

出力制御における映像信号の出力調整値は、基準条件の下でテストパターン２０を撮影したときの映像信号のピーク値によって設定され、５０〜７０ＩＲＥになるように設定されている。 - 特許庁

A control unit 110 is configured to, in the low temperature/low humidity environment when the photosensitive drum 1 is new, measure a reference value as a peak voltage of a test electrostatic image 1s at 500 places on the surface of the photosensitive drum 1, and store the reference values.例文帳に追加

制御部１１０は、感光ドラム１の新品時の低温低湿環境で、感光ドラム１の表面の５００箇所につき、試験静電像１ｓのピーク電圧である基準値を測定し格納しておく。 - 特許庁

The test control circuit 18 controls the connection selecting circuit 16, and sequentially switches one of the differential signal drivers 13a-13d and the differential signal receivers 14a-14d, and connects it to arbitrary one of the other.例文帳に追加

テスト制御回路１８は、接続選択回路１６を制御して、差動信号ドライバ１３ａ〜１３ｄ及び差動信号レシーバ１４ａ〜１４ｄの一方を、他方の任意の一つに順次切り替えて接続させる。 - 特許庁

When a preset clock pulse number is achieved, an output 12 of the control circuit 9 changes for switching the selector 10 to connect the test mode setting input pin 4 to a connecting signal 14 for a circuit used for other use.例文帳に追加

設定したクロックパルス数になると、制御回路９の出力１２が変化し、セレクタ１０を切り替え、テストモード設定用入力ピン４がその他の用途に使用する回路への接続信号１４に接続される。 - 特許庁

In an action test, when two input buttons 7a and 7c alternately receive the operation input, the control section 9 sequentially detects, as a judgment time, the time from the preceding operation input to the operation input of this time.例文帳に追加

動作テストでは、制御部９は、２つの入力ボタン７ａ，７ｃが交互に操作入力を受けたとき、前回の操作入力から今回の操作入力までの時間を判断時間として順次検出する。 - 特許庁

The elevation mechanism 14 has a thread formation region S that is engaged with a support section 122 of a support rod 141 and the test head 12 at both ends, and is elevated accurately by rotary control at the side of the support rod 141.例文帳に追加

昇降機構１４は、両端の支持棒１４１及びテストヘッド１２の支持部１２２に互いに噛合うネジ目形成領域Ｓがあり、支持棒１４１側の回転制御により高精度に昇降する。 - 特許庁

A boundary scanning test circuit 3 is selectively set into an operatable/operation-incapable condition through a control gate 4c according to a signal from a function setting circuit 4a for assigning an operation mode according to a potential of a bonding pad 6b.例文帳に追加

バウンダリースキャンテスト回路（３）を、ボンディングパッド（６ｂ）の電位に従って、その動作モードを指定する機能設定回路（４ａ）からの信号に従って制御ゲート（４ｃ）より、選択的に動作可能／不能状態に設定する。 - 特許庁

A supervisory control part obtains the welded state of toner on the fixing test image by referring to table data based on the intensity information, judges the image state and further detects the dispersion of the image state.例文帳に追加

そして統括制御部５４は、これらの強度情報に基づきテーブルデータを参照して定着テスト画像におけるトナーの溶融状態を求め画像状態を判断し、さらに画像状態のバラツキをも検出する。 - 特許庁

To provide an inspection signal generating device and a semiconductor test device equipped with the inspection signal generating device concerned capable of reducing the time needed to inspection due to enhancement of the degree of freedom for address control.例文帳に追加

アドレス制御の自由度を高めることにより、検査に要する時間を短縮することができる検査信号生成装置、及び当該検査信号生成装置を備える半導体検査装置を提供する。 - 特許庁

Control results at that time are outputted to the communication equipment through the communication controller and the installation type testing device, and the test result state of the communication path to be tested is also decoded and displayed by a portable testing device.例文帳に追加

そのときの制御結果は、通信制御装置，設置型試験装置を介して、通信機に出力され、またその当該被試験通信路の試験結果状態は携帯形試験装置で解読され表示される。 - 特許庁

A control section 50 executes AC voltage setting mode, and sets a constant voltage of an AC voltage according to the AC voltage detected by applying an AC test voltage in a plurality of steps to a charging roller 12a.例文帳に追加

制御部５０は、交流電圧設定モードを実行して、複数段階の交流試験電圧を帯電ローラ１２ａに印加して検出した交流電圧に応じて交流電圧の定電圧を設定する。 - 特許庁

A cycle precision level simulation control part 220 obtains a cycle precision level simulation model, a cycle precision level test pattern, and an RTL description to make a cycle precision level simulation executing part 210 execute the cycle precision level simulation.例文帳に追加

サイクル精度レベルシミュレーション制御部２２０はサイクル精度レベルシミュレーションモデル、サイクル精度レベルテストパタン及びＲＴＬ記述を取得し、サイクル精度レベルシミュレーション実行部２１０にサイクル精度レベルシミュレーションを実行させる。 - 特許庁

The semiconductor device comprises a circuit 102 to be tested having a scan chain composed of a flip-flop; and a mode control circuit 103 for switching from the normal operation of the scan chain to the shift mode of the scan test at arbitrary clock timing.例文帳に追加

フリップフロップにより構成されたスキャンチェーンを有するテスト対象回路１０２と、任意のクロックタイミングでスキャンチェーンのノーマル動作からスキャンテストのシフトモードに切り替えるモード制御回路１０３とを備えている。 - 特許庁

To provide a semiconductor tester capable of making fine position control according to the type of a performance board in the case of moving a test head, having good positioning accuracy and simply performing the operation.例文帳に追加

テストヘッドを移動させる場合に、パフォーマンスボードの種類などに応じて微妙な位置調節が可能であり、位置合せの精度が良く、しかもその作業を簡便に行なうことが可能な、半導体試験装置を提供する。 - 特許庁

To provide a circuit for testing the operation of switching gain control signals, which controls the gain of each amplifier, in a semiconductor integrated circuit provided with a plurality of gain-controllable amplifiers, and to shorten the test time.例文帳に追加

ゲイン制御可能な複数のアンプを備える半導体集積回路において、各アンプのゲインを制御するゲイン制御信号の切り換え動作をテストするための回路を設け、かつテスト時間の短縮化を図る。 - 特許庁

The crime prevention sensor that has received the second control message randomly selects one among a plurality of response times for a test mode that are registered in advance and transmits a prescribed return message at the selected return time.例文帳に追加

第２制御メッセージを受けた防犯センサは、予め登録されている複数のテストモード用返答時間の中からランダムに一つ選択し、その選択した返答時間で所定の返答メッセージを送信する。 - 特許庁

In an operation mode which is performed by an engine part alone, such as a density control mode accompanied with patch image formation, a test pattern offset value Tot is obtained as the amount of toner consumption corresponding to the formed image pattern (step S141).例文帳に追加

一方、パッチ画像形成を伴う濃度制御モードのように、エンジン部が単独で行う動作モードでは、形成する画像パターンに応じたトナー消費量としてテストパターンオフセット値Ｔｏｔを求める（ステップＳ１４１）。 - 特許庁

To provide a microphotographic device capable of photographing each test object without restrictions of photographing intervals, etc. when implementing a multipoint time-lapse photography for a plurality of photographing ranges, and a control method thereof.例文帳に追加

複数の撮影範囲に対して多点タイムラプス撮影を行なう際、撮影間隔時間等に制限される事なく、各々の被検物の撮影を行なえる顕微鏡写真装置および制御方法を提供すること。 - 特許庁

First and second measurement sections 7, 8 receive response signals responding to the test signals from the first and second terminal control means and carry out the measurement decided by the measurement instruction.例文帳に追加

第１及び第２の測定部７，８は、それぞれの端末機器が前記第１及び第２の端末制御手段からの前記試験信号に応答した応答信号を受けて、前記測定指示で定められた測定を行う。 - 特許庁

A wireless packet controller (PCF-SC) 105 has a call processing part which performs call processing with the base station 103 etc., and transmits the error contents and a test control part which codes and transmits the error contents.例文帳に追加

無線パケット制御装置（ＰＣＦ−ＳＣ）１０５は、基地局１０３等との間で呼処理を行い、エラー内容を送信する呼処理部と、そのエラー内容をコード化して送信する試験制御部を有する。 - 特許庁

In a test mode, a control signal TDI is inputted in an input terminal 32, and is converted into an analogue signal by a D/A 37, and an analogue output signal AO is outputted from an output terminal through a selector 38.例文帳に追加

試験モード時、入力端子３２に制御信号ＴＤＩを入力し、これをＤ／Ａ３７でアナログ信号に変換し、セレクタ３８を介して出力端子からアナログの出力信号ＡＯを出力する。 - 特許庁

To provide a semiconductor memory device and a control method of a semiconductor memory device by which a testing time can be shortened at the time of a test, while keeping low current consumption operation at the time of normal access operation.例文帳に追加

通常のアクセス動作時における低消費電流動作を維持しながら、試験時において、試験時間を短縮することが可能な半導体記憶装置及び半導体記憶装置の制御方法を提供すること - 特許庁

To provide a layered ceramic capacitor which can easily control ESR(equivalent series resistance) without changing most of the regular manufacturing processes of the layered ceramic capacitor and which is remarkably stable in a reliability test.例文帳に追加

通常の積層セラミックコンデンサの製造工程をほとんど変えることなく、容易にＥＳＲ（等価直列抵抗）を制御でき、かつ信頼性試験においても極めて安定した積層セラミックコンデンサを提供することである。 - 特許庁

In this method, a test current ICnorm is measured by using a normal PMOS gate potential Gp1 as a PMOS gate potential Gp which performs on/off control on PMOS transistors MP1 and MP2 in a prescribed period in a first step S1.例文帳に追加

ステップＳ１で、ＰＭＯＳトランジスタＭＰ１及びＭＰ２を所定周期でオン／オフ制御するＰＭＯＳゲート電位ＧｐとしてノーマルＰＭＯＳゲート電位Ｇｐ１を用いて、テスト電流ＩＣｎｏｒｍを測定する。 - 特許庁

To provide a method for restoring the state of algorithmic control at that by returning a branch to a proper position in a test program when an error occurs within a DUT during testing the DUT by a memory tester.例文帳に追加

メモリテスタでのＤＵＴの試験中にＤＵＴ内でエラーが生じた場合に、テストプログラム中の適正な位置に分岐を戻し、アルゴリズム的制御のその時点の状態を回復するための方法を提供する。 - 特許庁

The ground fault interrupter is provided with a control power source circuit 13 supplying D/C voltage having A/C voltage of A/C electric path 3 stepped down to a given voltage to a leak detection circuit 7, a tripping device 9, and a test circuit 14.例文帳に追加

交流電路３の交流電圧を所定の電圧に降圧した直流電圧を漏電検出回路７、引外し装置９及びテスト回路１４に供給する制御電源回路１３を備える。 - 特許庁

When the light output value is not larger than the dark output value or the dark output value is not equal to the dark output reference value, it is judged that some abnormality occurs to the test light source or control is abnormal (step S7).例文帳に追加

一方、明出力値＞暗出力値でなかったり、暗出力値＝暗出力基準値でないような場合には、試験光源に何らかの異常が存在したり、制御に異常が存在していると判断する（ステップＳ７）。 - 特許庁

Before the start of a test, a pattern generating instruction is loaded to a pattern generation instruction storage circuit 110 and a pattern edit instruction is loaded to a pattern edit instruction storage circuit 120 respectively via a BIST control circuit 310.例文帳に追加

テスト開始前までに、ＢＩＳＴ制御回路３１０を介して、パターン発生命令記憶回路１１０にパターン発生命令が、パターン編集命令記憶回路１２０にパターン編集命令が、それぞれロードされる。 - 特許庁

While power is supplied from the thermostat apparatus 1 via an external connector 35 and input/output to and from the control unit 2 are enabled, each test unit 3 is stored in a chamber 12 in the thermostat apparatus 1.例文帳に追加

外部コネクタ３５を介して恒温槽装置１から電源が供給されと共に制御装置２との入出力が可能な形態で、各テストユニット３は、恒温槽装置１のチェンバー１２に収容される。 - 特許庁

A semiconductor chip judged rejectable through these visual inspection and electric characteristics inspection undergoes overlay processing at a test control unit 5, and a marker indicative of a rejectable product is put on the semiconductor chip by means of a concentration marker 6.例文帳に追加

これら外観検査と電気的特性検査とで不良と判別された半導体チップは、テスト制御部５において重ね合わせ処理され、集中マーカ６によって不良品を示すマーカが付けられる。 - 特許庁

The CRT 6 displays a prescribed test pattern on the basis of the smoothed video signal SP' and a control part 36 in an image processor 3 calculates the quantity of convergence.例文帳に追加

カラーＣＲＴ６では平滑化された映像信号Ｓ_P′に基づき所定のテストパターンが表示され、このテストパターンの撮像画像の信号を用いて画像処理装置３の制御部３６でコンバージェンス量が算出される。 - 特許庁

To provide an address control circuit in which expansion of the circuit scale is prevented and the circuit delay time is less when an IC memory operated at a high speed is tested in a semiconductor test device.例文帳に追加

本発明の課題は、半導体試験装置において、高速に動作するメモリＩＣの検査を行う際に、回路規模の拡大を防ぎ、回路遅延時間の少ないアドレス制御回路を提供することである。 - 特許庁

The APG 101 is common for all memory-macros, an intrinsic test for the CAM can be performed by switching operation of the inserted data generators 104A, 104B, 104C by a control signal 14.例文帳に追加

ＡＰＧ１０１は全メモリマクロに対して共通であり、ＣＡＭ固有のテストは制御信号１４によって挿入したデータジェネレータ１０４Ａ，１０４Ｂ，１０４Ｃの動作を切り替えることにより行うことができる。 - 特許庁

To provide a pre-charge control signal generating circuit having a pre-charge function of non-synchronism which can perform a required test without being restricted by performance of a memory tester, and a semiconductor memory using this circuit.例文帳に追加

メモリテスタ装備の性能に制限されないで必要なテスト動作を行うことができる非同期のプリチャージ機能を有するプリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置を提供する。 - 特許庁

To provide an information recording method which prevents a failure in recording/updating specific information caused by the shortage of an area used for a specific purpose (test recording, drive control information or the like) other in recording user data.例文帳に追加

ユーザデータの記録以外の特定用途（試し記録、ドライブ制御情報等）のための領域が不足することで、特定情報の記録／更新が不能となることを防ぐ情報記録方法を提供する。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

The outline font is rendered by adding Bezier control points, to further define the contour of an outline font and applying an in-out test, to determine if a pixel falls within the contour of an outline font.例文帳に追加

アウトラインフォントの輪郭線をさらに画定するために、ベジェ制御点を追加し、ピクセルがアウトラインフォントの輪郭線内に入るかどうか判定するために、インアウトテストを適用することによってアウトラインフォントをレンダリングすること。 - 特許庁

To provide a rewritable memory readout control device capable of positively inhibiting readout and rewriting of data written in a rewritable memory, from the outside while allowing an operation confirmation test to be easily performed from the outside.例文帳に追加

書き換え可能メモリに書き込まれたデータの外部からの読出および書き換えを確実に禁止することができ、かつ、外部から動作確テストを容易に行うことができる書き換え可能メモリ読出制御装置を提供する。 - 特許庁

Further there are described stable quality control reagents constituting as few formulations as practicable to test for from about 5 to about 20 analytes wherein each formulation is in a zero headspace container.例文帳に追加

さらに、安定な品質管理試薬が記述されており、これは、約５個〜約２０個の分析物を試験するのに実行可能な限り少数の製剤として構成され、ここで、各製剤は、ゼロヘッドスペース容器にある。 - 特許庁