1153万例文収録!

「data array」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > data arrayに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

data arrayの部分一致の例文一覧と使い方

該当件数 : 2612



例文

This active matrix display is provided with a pixel array including a first set of first pixels and at least one second set of second pixels, a first refresh configuration for refreshing the first pixels with arbitrary image data, and at least one second refresh configuration for refreshing the second pixels of the second set or respective pixels of a plurality of second sets with the same image data.例文帳に追加

本発明のアクティブマトリクスディスプレイは、第1の画素の第1のセットおよび第2の画素の少なくとも1つの第2のセットを含む画素のアレイと、第1の画素を任意のイメージデータでリフレッシュする第1のリフレッシュ構成と、第2のセットの第2の画素、または複数の第2のセットの各々を同じイメージデータでリフレッシュする少なくとも1つの第2のリフレッシュ構成とを備えた、アクティブマトリクスディスプレイ。 - 特許庁

To achieve a high-definition pixel pitch of about 50 μm without enlargement, in a radiographic image detector with a plurality of image sensor parts arranged in an array shape for converting a radiation into an electric signal, a plurality of data wires for transferring the electric signals converted by the image sensor parts, and a charge amplifying circuit for integrating the electric signals transferred by the data wires provided on a substrate.例文帳に追加

基板上に設けられた、放射線を電気信号に変換するアレイ状に配置された複数の画像センサ部と、画像センサ部で変換された電気信号を転送する複数のデータ配線と、データ配線により転送された電気信号を積分するチャージアンプ回路とを備えた放射線画像検出器において、大型化することなく50μm前後の高精細な画素ピッチを実現する。 - 特許庁

In order to erase data of a memory cell array 103 in which a plurality of memory cells where data can be written and erased electrically by a floating gate are arranged, there are provided a temperature detecting circuit 110 for detecting the temperature of a chip, a voltage conversion circuit 104 for varying erasure voltage supplied to the source of the memory cell, and a voltage conversion control circuit 111 for controlling the voltage conversion circuit.例文帳に追加

浮遊ゲートにより電気的にデータの書き込み、消去のできる複数のメモリセルを配列したメモリセルアレイ103のデータ消去を行うにあたり、チップの温度を検知する温度検知回路110と、メモリセルのソースに供給する消去電圧を変化させる電圧変換回路104と、電圧変換回路を制御する電圧変換制御回路111を備えることを特徴とする。 - 特許庁

The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.例文帳に追加

本発明の電荷トラップ型の3−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第1〜第3ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁

例文

A controller processor 14 of a data processing device 1 counts the throughput of a cell array in a cooperative state depending on image processing set in advance, and when the counted throughput reaches a specified value, rewrites configuration registers 35 of cells 30 as skipping sets of configuration data that would otherwise be written next to the registers, to skip the execution of unnecessary image processing.例文帳に追加

データ処理装置1のコントローラプロセッサ14は、予め自身に設定されてある画像処理に応じた連携状態のセルアレイの処理量をカウントし、カウントした処理量が規定値に至ると、その次にセル30のコンフィギュレーションレジスタ35に書き込むはずであったコンフィギュレーションデータのセットを飛ばして同レジスタの書き換えを行うことにより、不要となった画像処理の実行をスキップさせるようにした。 - 特許庁


例文

In the interface unit body 20, a control CPU 40 that is a control means reads the ID data 15 at the time of initialization such as power input to determine the type of the module unit 10 installed, reads transmitting or receiving configuration data from a memory 30 according to the type, and downloads it, for example, to FPGA (field programmable gate array), thereby configuring the FPGA (control processing).例文帳に追加

そして、インタフェースユニット本体20では、制御手段である制御用CPU40が、このIDデータ15を電源投入等の初期化時に読み込んで、装着されているモジュールユニット10の種別を判断し、この種別に応じて送信用又は受信用の前記コンフィグレーションデータをメモリ30から読み出して、例えばFPGAにダウンロードすることによりFPGAを構成する(制御処理)。 - 特許庁

To provide an image output apparatus that deters unevenness (jaggy) of segments from being conspicuous because the angle of the segment of a thin line of image data to be printed becomes closer to the angle (screen angle) of an array of stripes when halftones are represented using a dither method of the parallel line tint screen.例文帳に追加

画像出力装置において、万線スクリーンによるディザ法を用いて中間階調を表現する際に、印刷する画像データの細線の線分の角度と前記縞状の並びの角度(スクリーン角度)が近くなってしまって前記線分の凸凹(ジャギ)が目立ってしまうのを効率よく抑制すること。 - 特許庁

Also, since an array of pictures of coded picture signals outputted by a data format part 106 remains the same before and after the recording start instruction, it is possible to avoid complexity of the coded structure which usually occurs by switching coded structures before and after the recording start instruction and to delete unnecessary processing.例文帳に追加

また、データフォーマット部106から出力される符号化画像信号のピクチャの並びは記録開始指示前も記録開始指示後と同じであるため、従来生じていた記録指示開始前と開始後とでの符号化構造を切り替えることによる符号化構造の複雑化を回避し、不必要な処理を削減することができる。 - 特許庁

An LED head in a printing apparatus connects a plurality of driving IC DRV supplying a driving electric current to an LED element constituting an LED array chip CHP in a cascade, and transmits printing data to each driving IC DRV based on the differential clock signals HD-CLK-P and HD-CLK-N.例文帳に追加

印刷装置におけるLEDヘッドは、LEDアレイチップCHPを構成するLED素子に駆動電流を供給する複数の駆動IC DRVをカスケ−ドに接続し、差動クロック信号HD−CLK−P,HD−CLK−Nに基づいて印刷デ−タを各駆動IC DRVにデータ転送する。 - 特許庁

例文

By using a flaw detection refraction angle and beam width inputted by a flaw detection conditions inputting means 11 and the data indicating a relationship between the refraction angle and the acoustic velocity, an incidence angle/beam width calculating part 12 calculates an incidence angle and a beam width inside a linear array type probe 1 necessary for achieving these flaw detection refraction angle and beam width.例文帳に追加

入射角・ビーム幅算出部12は、探傷条件入力手段11で入力された探傷屈折角、ビーム幅と、前述の屈折角と音速の関係を示すデータとを用いて、これら探傷屈折角、ビーム幅を得るための、リニアアレイ型探触子1内での、入射角とビーム幅を算出する。 - 特許庁

例文

The test module has a register for holding a register value supplied from the control device by performing the test program by the control device, and the gate array for changing the hardware logic by the register value held by the register, and supplying the test data corresponding to the test sequence realized by the test program to the device under test.例文帳に追加

テストモジュールは、制御装置が試験プログラムを実行することによって制御装置から供給されたレジスタ値を保持するレジスタと、レジスタが保持するレジスタ値によりハードウェア論理を変更し、試験プログラムにより実現される試験シーケンスに応じた試験データを被試験デバイスに供給するゲートアレイとを有する。 - 特許庁

To obtain an NROM type memory array of such a structure as adjacent memory units MU share a diffusion bit line interposed between in which generation of a through current path is blocked at the time of reading or writing data simultaneously from or into two memory transistor cells.例文帳に追加

隣接するメモリユニットMUがその間にある拡散ビット線を共有する構成であるNROM型メモリアレイにおいて、2個のメモリトランジスタセルを同時に読み出すあるいは書込む場合に貫通電流パスが生じるため本発明は、かかる貫通電流パスの生成を阻止するNROM型メモリアレイを提供することを目的とする。 - 特許庁

To minimize influence on a response to a host by minimizing a data transfer quantity in a background when a copy volume is mirrored again after being separated with respect to such a disk array device on which a job volume and a copy volume which is mirrored, can be accessed by an instruction from a host while separated and can be mirrored again are mounted.例文帳に追加

業務ボリュームとミラー化してホストからの命令で切り離してアクセス可能で再ミラー化可能なコピーボリュームを搭載しているようなディスクアレイ装置において、切り離し後の再ミラー化時に、バックグラウンドでのデータ転送量を必要最小限にして、ホストへの応答に対する影響を最小限に抑える。 - 特許庁

The method for transmitting digital data comprises a process for dividing a coherent optical carrier having subcarriers into a plurality of optical carriers coherent all together, a process for generating an array of phase shifts corresponding to each of the plurality of the optical carriers coherent all together, and a process for interfering the plurality of the optical carriers with each other.例文帳に追加

デジタル・データを伝送するための方法が、サブキャリアを有するコヒーレントの光キャリアを共にコヒーレントの複数の光キャリアへと分割する工程、共にコヒーレントの複数の光キャリアの各々に対応する位相シフトの配列を作成する工程、およびその後、共にコヒーレントの複数の光キャリアを干渉させる工程を含む。 - 特許庁

The array substrate includes a base substrate 100, a plurality of pixel electrodes, a plurality of first conductive lines (gate lines 110), a plurality of second conductive lines (data lines 140), and semiconductor patterns 130 interposed between the first conductive lines and the second conductive lines at crossing parts of the first and second conductive lines.例文帳に追加

ベース基板100、多数の画素電極、多数の第1導電配線(ゲート線110)、多数の第2導電配線(データ線140)、第1導電配線と第2導電配線の交差部において第1導電配線と第2導電配線の間に介在される半導体パターン130を含むことを特徴とする。 - 特許庁

In a processing of adding a disk device 24 and changing the RAID level of a disk array 2, a control device 1 searches valid logical addresses according to a copy 35 of an address conversion table at a point of starting to change the RAID level and packs and collects data of the searched valid logical addresses in a read buffer 31 after a reconstruction.例文帳に追加

制御装置1は、ディスク装置24を追加してディスクアレイ2のレイドレベルを変更する処理で、レイドレベル変更開始時点のアドレス変換テーブル32のコピー35に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ31に詰めて蓄積する。 - 特許庁

The intermediate part 20 includes an intermediate authentication means 22 for collating the correlation of the packet information included in the received operation inspection value with an expectation value and also collating the array order or the like of the function number with the expectation value, adds a collated result and the individual inspection value to the data signals, and transmits them to the peripheral part 30.例文帳に追加

中間部20は、受信した動作検査値に含まれるパケット情報の相関関係を期待値と照合するとともに機能番号の配列順等を期待値と照合する中間認証手段22を備え、照合結果と個体検査値とをデータ信号に付加して周辺部30に送信する。 - 特許庁

A sparse state transition table is prepared by reducing data indicating a shifting operation for returning a collating position in a file to the direction opposite to the collating direction from a state transition table of a finite state machine in which an collating operation of the key is defined and the state transition table is stored in a compressed array form.例文帳に追加

キーの照合操作を定義した有限状態機械の状態遷移表から、ファイル内の照合位置を照合方向と逆の方向に戻すシフト操作を表すデータを削減して、スパースな状態遷移表を作成し、その状態遷移表を圧縮された配列形式で格納する。 - 特許庁

After this, a resist pattern 12 having openings 13 and 14 is formed at a part on an area with the gate electrode 6 of a desired NMOS within a memory cell array area A, and at a part on the film 4 positioned another circuit and the main circuit by using a mask for writing revised data.例文帳に追加

その後、改訂済みのデータ書き込み用マスクを用いて、メモリセルアレイ領域A内の所望のNMOSのゲート電極6を中心とする領域上の部分及び他の回路と主回路との間に位置するフィールド酸化膜4上の部分に開口13,14を有するレジストパターン12を形成する。 - 特許庁

To provide a cooling means which is capable of efficiently cooling/radiating heat of a section to be cooled on a circuit board of a disk array device in a narrow space and allows data to be stably transferred at a high speed and is highly versatile and to provide a structure of stably supplying power to electronic parts on a substrate from a DC-DC converter.例文帳に追加

ディスクアレイ装置で回路基板上の冷却対象部位を小スペースで効率良く冷却・放熱でき、かつ高速データ転送を安定して実行でき、汎用性の高い冷却手段と、基板上の電子部品に対しDC−DCコンバータから安定した給電を行う構造とを提供する。 - 特許庁

A system (60) for inductively communicating signals in a magnetic resonance imaging system (10) includes a first array (62) of primary coils (64) disposed on a patient cradle (66) of the imaging system (10), and configured to acquire data from the patient (12) positioned on the patient cradle (66).例文帳に追加

磁気共鳴撮像システム(10)において信号を誘導式に伝送するためのシステム(60)は、撮像システム(10)の患者クレードル(66)上に配置されると共に、患者クレードル(66)上に位置決めした患者(12)からデータを収集するように構成された1次コイル(64)の第1のアレイ(62)を含む。 - 特許庁

A color carrier removal/high-frequency level correction filter section 203 performs filter processing corresponding to the band correction coefficient α in the pixel units and specified area units to remove a color carrier component from the image signal data based upon a sensor signal including the color carrier component of an RGB Bayer array and output a luminance signal.例文帳に追加

色キャリア除去/高域レベル補正フィルタ部203は、画素単位や所定の領域単位で、上記帯域補正係数αに応じたフィルタ処理を行い、RGBベイヤ配列の色キャリア成分を含んだセンサ信号に基づく画像信号データから色キャリア成分を除去して輝度信号を出力する。 - 特許庁

Each pixel at the pixel array 3 comprises a capacitor C3 connected between a power supply line L1 and a control line L2, a buffer 13 for storing binary data corresponding to the accumulation charge of the capacitor C3, a transistor Q3 for performing write control to the buffer 13, and a transistor Q4 for resetting for initializing the buffer 13 and the capacitor C3.例文帳に追加

画素アレイ部3の各画素は、電源線L1と制御線L2との間に接続されるキャパシタC3と、キャパシタC3の蓄積電荷に応じた2値データを格納するバッファ13と、バッファ13への書込み制御を行うトランジスタQ3と、バッファ13及びキャパシタC3を初期化するリセット用トランジスタQ4とを有する。 - 特許庁

The disk array control unit comprises a processor 1, a memory controller 2, a memory 3, a battery 4, SCSI controllers 5 and 6, a PCI bus interface 7, a Slow bus interface 8, an NVRAM 9, an FROM 10, and a backup memory 11, and these components are connected with each other through a local bus to perform a mutual data communication.例文帳に追加

ディスクアレイ制御装置20は、プロセッサ1と、メモリコントローラ2と、メモリ3と、バッテリ4と、SCSIコントローラ5、6と、PCIバスインタフェース7と、Slowバスインタフェース8と、NVRAM9と、FROM10と、バックアップメモリ11と、により構成され、ローカルバスを介して接続され、相互にデータ通信を行うように構成される。 - 特許庁

The coordinate read section 20b consists of a light source 6 comprising a red high luminance light emitting diode that emits a light to the original 30, of a lens 7 that collects the reflected light from the original, of an optical sensor 8 being a two-dimensional array, and of an arithmetic means 9 consisting of a digital signal processor that calculates coordinates from image data read by the optical sensor 8.例文帳に追加

座標読みとり部20bは原稿30を照射する赤色高輝度発光ダイオードからなる光源6、原稿からの反射光を集光するレンズ7、2次元アレイの光学センサー8、光学センサー8で読みとった画像データから座標値を演算するデジタルシグナルプロセッサーより成る演算手段9から成る。 - 特許庁

To improve the numerical aperture of a liquid crystal display device by using two or more minute slits much narrower than a single slit to reduce the distance between pixel electrodes constituted on an array substrate for liquid crystal display device and forming a minute pattern of data wiring.例文帳に追加

単一スリットに比べて幅が非常に狭い微少のスリットを2本以上使用することにより、液晶表示装置用アレー基板に構成される画素電極間の距離を縮めて、それによるデータ配線の微少パターン形成が可能にして液晶表示装置の開口率を改善することを目的とする。 - 特許庁

A pixel determined to be a pixel constituting an edge from image data is determined whether it corresponds to a prescribed condition, and the gradation value of the halftone processed pixel that has been determined to correspond to the prescribed condition is replaced with a dot array pattern corresponding to a gradation value on an N (N is integer being ≤1) level.例文帳に追加

画像データからエッジを構成する画素であるとして決定された画素が、所定の条件に該当するか否かを判定し、所定の条件に該当すると判定された画素のハーフトーン処理後の階調値をN(Nは1以上の整数)レベル上の階調値に対応するドット配置パターンに置換する。 - 特許庁

In the structure wherein a color filter is formed at an upper part of an array substrate, black matrix is formed at the upper part of a thin film transistor, a gate wiring and a data wiring by using an opaque organic resin and first and second transparent electrodes are formed at the upper and the lower parts of the color filter as a center.例文帳に追加

アレイ基板の上部にカラーフィルターを構成する構造において、薄膜トランジスタとゲート配線及びデータ配線の上部に不透明な有機樹脂でブラックマトリックスを形成して、カラーフィルターを中心にして上部と下部に各々第1透明電極及び第2透明電極を形成する。 - 特許庁

This liquid crystal display device is provided with plural pixel electrodes 9a which are arranged in a matrix form, plural thin film transistor(TFT) 30 for switching pixels, plural data lines 6a and plural scanning lines 3a on a TFT array substrate 10, and also a counter electrode 21 on a counter substrate 20.例文帳に追加

本発明の液晶装置は、TFTアレイ基板10上に、マトリクス状に配置された複数の画素電極9aと、複数の画素スイッチング用TFT30と、複数のデータ線6aおよび複数の走査線3aが備えられるとともに、対向基板20上には対向電極21が備えられている。 - 特許庁

The image sensor includes a pixel array with unit pixels N in rows and M in columns, where M and N are a natural number, and data output terminals "dataout" of the unit pixels 100 arranged on first and second column lines 10, 20, which are adjacent to each other, are connected to one common column bus.例文帳に追加

イメージセンサは、単位画素がロー方向にN個、カラム方向にM個(N及びMは自然数)配列され、相互に隣接する第1及び第2カラムライン10、20に位置する単位画素100のデータ出力端子data outが、1本の共通カラムバスに接続されて構成された画素アレイを備えている。 - 特許庁

A host I/F driver 203 calculates frequency statistics of the data access request from application software 201, recognizes a file as a high- access-frequency file when a predetermined frequency reference value is exceeded, and then informs a disk array device 100 of related information on sectors, etc., that the file uses when this high-access-frequency file is accessed.例文帳に追加

ホストI/Fドライバ203は、アプリソフト201からのデータアクセス要求の頻度統計をとり、予め定めた頻度基準値を越えた時点で高アクセス頻度ファイルとして認識し、以後、この高アクセス頻度ファイルへのアクセスが発生した時点でこのファイルの使用するセクター等の関連情報をディスクアレイ装置100に通知する。 - 特許庁

An error calculation part 43 calculates respective errors of a position and parallelism of a microlens array and an error of respective pitches of a plurality of microlenses generated when the imaging apparatus 2 is generated by using the data of the light field image acquired by the image acquisition part 41 and an ideal parameter acquired by an ideal parameter acquisition part 42.例文帳に追加

誤差算出部43は、画像取得部41により取得されたライトフィールド画像のデータ、及び、理想パラメータ取得部42により取得された理想パラメータを用いて、撮像装置2の製造時に生ずる、マイクロレンズアレイの位置及び平行度の各誤差や、複数のマイクロレンズの個々のピッチの誤差を算出する。 - 特許庁

On an outside wall of a vessel body part 10 of the sodium heating steam generator, five or more accelerometers 24 are aligned in a single line to form an acoustic data receiving array 20, acoustic signals detected by the respective accelerometers are taken in a computer 32 through a multichannel analog/digital converter 30, and delay summing beam forming processing is carried out in the computer.例文帳に追加

ナトリウム加熱蒸気発生器の容器胴部10の外壁に、5個以上の加速度計24を一列に配置して音響データ受信アレイ20を形成し、各加速度計で検出した音響信号を多チャンネルアナログ/デジタル変換器30を通してコンピュータ32に取り込み、該コンピュータで遅延和法ビームフォーミング処理を施す。 - 特許庁

From among transducers 41 of two-dimensional array type constituting an ultrasonic search unit 22, a transducer for irradiation to irradiate a strong ultrasonic wave on a tumor 2 of a subject 1, a transducer for transmission to collect an ultrasonic image data of a section including the tumor 2, or a transducer for receiving is selected and used.例文帳に追加

超音波プローブ22を構成する2次元アレイ型の変換素子41の中から、被検体1の腫瘍2に強力超音波を照射するための照射用変換素子と、この腫瘍2を含む断面の超音波画像データを収集するための送信用変換素子、あるいは受信用変換素子を選択して用いる。 - 特許庁

In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.例文帳に追加

制御装置1は、ディスク装置24を追加してディスクアレイ2の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル32のコピー35に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ31に詰めて蓄積する。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路10は、設定可能ロジックアレイ15と、プロセッサ11と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ13,14とを備える。 - 特許庁

A mechanical structure is simplified by fixing an ultrasonic array probe to a rotary shaft at a prescribed angle; an ultrasonic beam is electronically controlled so that an ultrasonic wave transmission/reception direction is roughly vertical to the surface of the breast, and the data of the entire breast area including a C' part are gathered just by the rotation of the probe.例文帳に追加

超音波アレイプローブを所定の角度で回転軸に固定して機械構造を簡単にし、超音波送受信方向が乳房表面にほぼ垂直になるように超音波ビームを電子的に制御し、プローブの回転だけでC’部分を含む乳房全域のデータを収集できるようにした。 - 特許庁

When a coincidence detecting signal MTH is activated, the internal control circuit (2) performs an operation mode specified by a command CMD from the outside, when an uncoincidence detecting signal is activated, the control circuit (2) sets an array read-mode reading out data of a memory cell of a bank specified by an address signal AD from the outside.例文帳に追加

バンク制御回路(2)は、一致検出信号MTHが活性化されたときには、外部からのコマンドCMDにより指定された動作モードを実行し、不一致検出信号ZMTHが活性化されたときには、外部からのアドレス信号ADが指定するバンクのメモリセルのデータを読み出すアレイリードモードを設定する。 - 特許庁

The MONOS memory 2 has a memory cell array in which a plurality of memory cells storing data by accumulating electric charges in an electric charge trap in a plurality of ferroelectric films laminated on the semiconductor are arranged in a matrix state and memory cells are connected by a plurality of common lines of a row direction and a column direction.例文帳に追加

MONOSメモリ2が、半導体上に積層された複数の誘電体膜内の電荷トラップに電荷を蓄積してデータを記憶する複数のメモリセルを行列状に配置させ、行方向および列方向の複数の共通線によりメモリセル間を接続させたメモリセルアレイを有している。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路10は、設定可能ロジックアレイ15と、プロセッサ11と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ13,14とを備える。 - 特許庁

The pieces of the PGC information are of an original type and a user-definition type; and respective pieces of cell information of the PGC information of the user-definition type specify extracts as editing raw materials from partial sections in the AV data and their array order is reproduction order temporarily determined by video editing operation.例文帳に追加

PGC情報には、オリジナルタイプのものとユーザ定義タイプのものとがあり、ユーザ定義タイプのPGC情報におけるそれぞれのセル情報は、AVデータ内の部分区間のうち編集素材として抜擢されたものを指定しており、その配列順序は、映像編集作業によって仮決めされた再生順序を示したものである。 - 特許庁

To provide a technology which is advantageous from a financial and maintainable aspect for realizing the high density wiring of data signal wiring or power feeding wiring, and for flexibly facilitating countermeasures even to specification change or processing performance improvement by a backboard in a DKC mounting system which is different from a conventional manner in a disk array device.例文帳に追加

ディスクアレイ装置において、従来とは別のDKC実装方式により、バックボードでデータ信号配線や給電配線の高密度配線が実現でき、また仕様変更や処理性能向上などに対しても柔軟に対応でき、また経済性及び保守性の面で有利となる技術を提供する。 - 特許庁

A TFT array inspecting device 1 is equipped with a TFT drive digital circuit portion 3, which outputs digital serial data of a TFT drive pattern outside the prover 2 and a plurality of TFT drive analog circuit portions 4 which output analog inspection signals of the TFT drive patterns inside the prober 2, and both the circuits are connected by serial communication 20.例文帳に追加

TFTアレイ検査装置1は、TFT駆動パターンのデジタルシリアルデータを出力するTFT駆動デジタル回路部3をプローバ2の外部に備え、TFT駆動パターンのアナログ検査信号を出力する複数のTFT駆動アナログ回路部4をプローバ2の内部に備え、両回路間をシリアル通信20で接続する。 - 特許庁

With a lens array 30 mounted on a lens focal position measuring device, a light receiving sensor 42 is moved by an interval corresponding to desired resolution, for example, 1,200 DPI, for recording the position of a minute light source 41 to have the maximum output at each position, configuration data of an LED chip 21 optimum for each lens 31 are acquired.例文帳に追加

レンズ結像位置測定器にレンズアレイ30を装着し、所望の解像度、例えば1200DPIに相当する間隔で受光センサ42を移動し、各位置でその出力が最大となる微小光源41の位置を記録することにより、各レンズ31のそれぞれに最適なLEDチップ21の配置データを取得する。 - 特許庁

During normal operation of a plurality of disks of a disk array part 3, data stored in one disk among the disks is copied to a reserve disk, the failure risk rate of each of a copy source disk and a copy destination disk is calculated and compared after the copying, and the disk of lower failure risk rate of the copy source disk or copy destination disk is employed.例文帳に追加

ディスクアレイ部3の複数個のディスクが正常に動作している間に、そのうちの1つのディスクに格納されているデータを予備ディスクに複写し、複写後に複写元と複写先の各ディスクの故障危険率を算出・比較し、複写元と複写先の故障危険率の低いディスクを採用する。 - 特許庁

The liquid crystal display panel 1 includes a counter substrate 5 having a display area R1 and an data inputtable input area R2 overlapped with the display area, and an array substrate 4 arranged in opposition to the counter substrate through a space and having a display area and an input area.例文帳に追加

液晶表示パネル1は、表示領域R1およびこの表示領域に重なったデータ入力可能な入力領域R2を有した対向基板5と、この対向基板に隙間を置いて対向配置されているとともに表示領域および入力領域を有したアレイ基板4とを有している。 - 特許庁

A second strobe signal Tst2 controlled to be generated at a timing closer to the second latch signal LAT2 than to the first latch signal LAT1 is inputted as a strobe signal STR so that each LED in a corresponding second LED array block emits light depending on image data DATA2.例文帳に追加

第1ラッチ信号LAT1よりも第2ラッチ信号LAT2に近いタイミングで発生するように制御された第2ストローブ信号Tst2がストローブ信号STRとして入力され、対応する第2LEDアレイブロックの各LEDを画像データDATA2に応じて発光させるものとする。 - 特許庁

An imaging system comprises: a plurality of gate lines; a plurality of data lines; a common ground lines; a plurality of capacitors; and a pixel array alternately arranged so that the common ground line may be shared by the plurality of capacitors, and that the common ground line may be shared by at least two pixel lines or rows.例文帳に追加

イメージングシステムは、複数のゲートラインと、複数のデータラインと、共通グランドラインと、複数のキャパシタと、前記共通グランドラインが前記複数のキャパシタに共有され、前記共通グランドラインが少なくとも2つの画素の行又は列により共有されるように、互い違いに配列された画素のアレイと、を備える。 - 特許庁

The stimulated luminous light M obtained from the accumulative fluorescent material sheet IP is guided to a line sensor 24 through the parallel plane plate 36, a condenser lens array 22, and the parallel plane plate 36 and converted into an electric signal, which is corrected by a shading correction part 32 according to shading correction data corresponding to the kind information.例文帳に追加

蓄積性蛍光体シートIPから得られた輝尽発光光Mは、平行平面板36、集光レンズアレイ22および平行平面板36を介してラインセンサ24に導かれ、電気信号に変換された後、シェーディング補正部32において、種別情報に応じたシェーディング補正データに従って補正処理が行われる。 - 特許庁

例文

In a biochip reader wherein the biochip, which has a plurality of specimens arranged thereto in a spot like or line array like state, is irradiated with a plurality of light fluxes to read the image data corresponding to a plurality of the specimens by a photodetector, the spatial arrangement of a plurality of the specimens is allowed to coincide with that of a plurality of light fluxes.例文帳に追加

複数の試料をスポット状またはラインアレイ状に配置したバイオチップに複数の光束の光を照射して、受光器により前記複数の試料に応じた画像情報を読取るバイオチップ読取り装置において、前記複数の試料と前記複数の光束の空間配置を一致させる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS