「data array」に関連した英語例文の一覧と使い方(50ページ目) - Weblio英語例文検索

To provide a disk array device and its control method which can speed up the reading or writing of data by putting together requests to read or write mutually adjacent recording areas belonging to different stripes in the same disk drive.例文帳に追加

同一ディスク装置内の異なるストライプに属する互いに隣接する記録領域に対する読み込みまたは書き込みの要求をひとまとめにすることによってデータの読み込みはたは書き込みを高速化することのできるディスクアレイ装置およびその制御方法を提供すること。 - 特許庁

Further claimed is a radio frequency identification transponder wherein a signal processor extracts an identifier from the interrogation signal and is responsive to the identifier and the stored data to determine whether some or all of the identifiers is stored in the dynamic memory array.例文帳に追加

また、信号プロセッサが呼掛け信号から識別子を抽出し、かつ、識別子および記憶されているデータに応答して、識別子のいくつか、あるいはすべてをダイナミック・メモリ・アレイに記憶させるかどうかを決定する無線周波数識別トランスポンダが特許請求される。 - 特許庁

A frequency offset estimating part 38 generates array data in a time base direction from the digital complex receiving baseband signal and estimates a frequency offset by using an ESPRIT method, and a correction part 39 applies time base correction to the digital complex receiving baseband signal to cancel the frequency offset.例文帳に追加

周波数オフセット推定部３８はディジタル複素受信ベースバンド信号から時間軸方向のアレーデータを作成しＥＳＰＲＩＴ法を用いて周波数オフセットを推定し、補正部３９がディジタル複素受信ベースバンド信号に対し当該周波数オフセットをキャンセルするように時間軸補正する。 - 特許庁

A first strobe signal Tst1 controlled to be generated at a timing closer to a second latch signal LAT2 than to a first latch signal LAT1 is inputted as a strobe signal STR so that each LED in a corresponding first LED array block emits light depending on image data DATA1.例文帳に追加

第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された第１ストローブ信号Ｔｓｔ１がストローブ信号ＳＴＲとして入力され、対応する第１ＬＥＤアレイブロックの各ＬＥＤを画像データＤＡＴＡ１に応じて発光させる。 - 特許庁

A high frequency carrier signal is alternatively supplied to each output electrode with contacting the finger to each output electrode of the electrode array, and then unevenness data of the finger is obtained by fetching a signal from an input electrode placed adjacent to an outside of the second area.例文帳に追加

そして、電極アレイの各出力電極に指を接触させた状態で、各出力電極に高周波のキャリア信号を択一的に供給し、このとき第２領域の外側に隣接して配置した入力電極から信号を取出すことで指の凹凸情報を得る。 - 特許庁

The image sensing and processing circuit can be operative so that a frame of image data output by the image sensing and processing circuit for storing in a CPU addressable image frame memory can include monochrome pixel positions that correspond to color pixel positions of the image sensor pixel array.例文帳に追加

ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためのイメージセンサおよび処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応するモノクロピクセル位置を含むことができるように、イメージセンサおよび処理回路は作動可能である。 - 特許庁

The memory part 9 is provided with a main cell array 7 having a plurality of nonvolatile memory cells 29, a nonvolatile first reference cell 3 being reference, and a first sense amplifier 5 reading out data of the memory cell 29 based on an output of the main memory cell 29 and an output of the first reference cell 3.例文帳に追加

記憶部９は、複数の不揮発性メモリセル２９を有するメインセルアレイ７と、基準となる不揮発性第１リファレンスセル３と、メモリセル２９の出力と第１リファレンスセル３の出力とに基づいてメモリセル２９のデータを読み出す第１センスアンプ５とを備える。 - 特許庁

This antenna device is provided with plural element antennas arrayed in planar fashion, plural receivers, a beam former having plural A/D- conversion circuits, plural weight arithmetic circuits, plural weight multiplying circuits and one adder circuit, and a memory device for holding calibration data and an array-oriented directivity weight.例文帳に追加

平面状に配列された複数の素子アンテナと、複数の受信機と、複数のＡ／Ｄ変換回路と、複数のウェイト演算回路、複数のウェイト乗算回路、及び1つの加算回路を有するビーム形成器と、キャリブレーションデータとアレー指向性ウェイトを保持するメモリ装置を備えるアンテナ装置とする。 - 特許庁

Thereby, in the space such as the data center where many disk array apparatuses and electronic equipment systems are arranged, energy required for cooling of the apparatus and cooling of the space is reduced, capacity increase and speedup can be achieved while sharply raising processing speed and reliability of the system.例文帳に追加

これにより、ディスクアレイ装置および電子装置システムが多数配置されたデータセンタ等の空間において、装置自体の冷却と空間の冷却に要するエネルギを低減させ、装置・システムの処理速度と信頼性を大幅に向上させるとともに、大容量化・高速化を実現させることができる。 - 特許庁

This invention provides the digital filter where the array of filter coefficients (tap coefficients) is extended and reading of data from the ring buffer is started from a head (or end) of the ring buffer continuously up to the end (or head) of the ring buffer in a way of not exceeding the boundary of the buffers and provides its processing method.例文帳に追加

フィルタ係数（タップ係数）の配列を拡張するとともに、リングバッファからのデータの読み出しは、リングバッファの先頭（または終端）から開始してリングバッファの終端（または先頭）までバッファの境界を越えないよう連続して読み出すデジタルフィルタおよびその処理方法。 - 特許庁

A plurality of bit lines are separated into first and second bit line groups at the border of a selected memory cell column in a memory array at data write and read, and one of first and second voltages and the other are applied to the first and second bit lines groups, respectively.例文帳に追加

データ書込および読出時において、メモリアレイ内の選択メモリセル列を境界として複数のビット線を第１および第２のビット線群に分割し、第１のビット線群と第２のビット線群とをそれぞれ第１および第２の電圧の一方および他方と接続する。 - 特許庁

An AD converter 10 converts the sine wave output and cosine wave output of a resolver from analog to digital when the exciting sine wave of the resolver has a plus (or minus) maximum value and inputs the results to an FPGA(field programmable gate array) 13, which calculates a digital value according to the input data and outputs the digital value to a DA converter 11.例文帳に追加

レゾルバの励磁用正弦波が正（または負）の最大値のときにADコンバータ１０はレゾルバの正弦波出力及び余弦波出力をAD変換してFPGA１３に入力し、FPGA１３は入力データに基づいて計算し、得られたデジタル値をDAコンバータ１１などに出力する。 - 特許庁

To carry out data communication for controlling a line head, at a high speed and stably while an increase of communication lines are suppressed in an image forming apparatus equipped with a plurality of image formation stations that include the line head with a plurality of light emitting elements arranged in an array shape, and in its image formation method.例文帳に追加

複数の発光素子が列状に配列されたラインヘッドを有する画像形成ステーションを複数備えた画像形成装置およびその画像形成方法において、通信線の増加を抑制しながら、ラインヘッドを制御するためのデータ通信を高速でしかも安定して行う。 - 特許庁

Moreover, a light shielding pattern (410) which is formed on the TFT array substrate while being extended or cut off from the capacitance lines and, seen two-dimensionally, is extended along both edges of the data lines and covers both end parts of a boundary of deep and pale color materials constituting the color filter is provided.例文帳に追加

ＴＦＴアレイ基板上に、容量線から延設されて又は切り離されて形成されると共に平面的に見てデータ線の両縁に沿って延び且つカラーフィルタを構成する濃淡２色の色材の境界の両端部を覆う遮光パターン（４１０）を更に備える。 - 特許庁

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.例文帳に追加

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁

An intermediate data generation part 100 reads out elements in a prescribed order from a zero bit plane number RAM 20 storing 256 array elements with 8-bit addresses added thereto in the order of, for example, raster scan, and writes a minimum value for each 2^(2n) elements to tag plane nRAMs 11 to 15.例文帳に追加

中間データ生成部１００は、例えばラスタスキャン順に８ビットのアドレスが付され２５６個の配列要素が格納されたゼロビットプレーン数ＲＡＭ２０から所定の順序で各要素を読み出し、それぞれ２＾(２ｎ)個毎の最小値をタグプレーンｎＲＡＭ１１〜１５に書き込む。 - 特許庁

The mobile telephone 15 can eliminate a processing of converting the numeric information into the bit string or a processing of generating the array pattern data, and, when an information code such as the QR code or the like is displayed, it is possible to avoid in advance applying a numerous load to a CPU.例文帳に追加

携帯電話機１５では、数字情報をビット列に変換する処理や、配列パターンデータを生成する処理を不要とすることができ、ＱＲコードなどの情報コードを表示するに際して、ＣＰＵに多大な負荷がかかることを未然に回避することができる。 - 特許庁

A graphic relative position management part 9 linked to a CAD/CAM part obtains plural rectangles which have such size that graphic data Kdi (Kd1 and Kd2) in a plane space may be divided by the smallest number of divisions, and diagonal coordinates of these rectangles are written in an X-axis and Y-axis array memory.例文帳に追加

図形データＫｄｉ（Ｋｄ１、Ｋｄ２）をＣＡＤ／ＣＡＭ部にリンクした図形相対位置管理部９が平面空間における図形データＫｄｉを最も分割数が少なくなる大きさの複数の矩形を得て、この矩形の対角座標をＸ、Ｙ軸配列メモリに書き込む。 - 特許庁

A plurality of scanning lines 3 and a plurality of data lines 6 that cross one another are arranged on an FET array substrate for composing this optoelectronic device, a TFT 30 and a pixel electrode 9 are arranged at each crossing part, and further capacitors 3b are arranged nearly in parallel for each of the scanning lines 3.例文帳に追加

電気光学装置を構成するＴＦＴアレイ基板上には、互いに交差する複数の走査線３と複数のデータ線６とが配置され、各交差部にはＴＦＴ３０および画素電極９が配置され、更に走査線３毎に、ほぼ平行に容量３ｂが配置されている。 - 特許庁

To provide such a CT imaging system (10) and method as collects projection data by connecting a group of the adjacent detector elements (22) of a detection array (18) in an (x)-direction and scanning a patient (22) by using the connection group (60) of the adjacent detector elements.例文帳に追加

検出器アレイ（１８）の隣接する検出器素子（２０）からなるグループをｘ方向に連結すると共に、隣接する検出器素子の連結グループ（６０）を用いて被検体（２２）をスキャンして投影データを収集しているようなＣＴイメージング・システム（１０）及び方法を提供すること。 - 特許庁

A CPU discriminates the kind of an information code based on a feature pattern detected by a feature detecting gate array (step B4), and changes the fetch time for information code data, that is, the read state by a CCD sensor according to the discriminated kind (step B11).例文帳に追加

ＣＰＵは、特徴検出用ゲートアレイによって検出される特徴パターンに基づいて情報コードの種類を判別し（ステップＢ４）、判別した種類に応じてＣＣＤセンサによる情報コードデータの取り込み時間、即ち読取り状態を変化させる（ステップＢ１１）。 - 特許庁

Even if the light made incident from the back side of a TFT array substrate 30 is reflected by the black matrix film 13 and data lines 11 and is further reflected by the 1st shading film 3, any of the reflected light is emitted to the 2nd shading film 5, and is absorbed and interrupted by the 2nd shading film 5.例文帳に追加

ＴＦＴアレイ基板３０の裏面側から入射した光がブラックマトリックス膜１３やデータ線１１で反射され、さらに第１遮光膜３で反射されても、それらの反射光はいずれも第２遮光膜５に照射され、第２遮光膜５で吸収されて遮断される。 - 特許庁

This device is constituted so that input/output of data is performed in two directions of two side parts 113, 114 being adjacent and orthogonal each other of a square memory cell array in which memory cells are arranged in a matrix state at intersection positions of word lines and bit lines arranged in a lattice state and intersecting orthogonally each other.例文帳に追加

格子状に配列された互いに直交するワード線およびビット線の交差位置にメモリセルがマトリクス状に配置されている方形のメモリセルアレイの、互いに隣接して垂直な２つの縁（辺）部１１３，１１４の２方向にデータの入出力を行うように構成する。 - 特許庁

The common line control means 22 applies a voltage at reading a data, to the common line, which is higher than the gate application voltage of a selection memory transistor and lower than a threshold voltage Vth (W) in its writing state, so that a bypass transistor in a non- selection cell in a selection NAND array is conductive.例文帳に追加

共通線制御手段２２は、データ読み出し時に選択メモリトランジスタのゲート印加電圧より高く、その書き込み状態のしきい値電圧Ｖth(W) より低い電圧を共通線に印加して、選択ＮＡＮＤ列の非選択セル内のバイパストランジスタを導通にする。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer executable code for specifying the tooth movement patterns using the two-dimensional array, and a computer executable code for generating treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

Supply of word line voltage being boosting voltage being higher than external power source voltage, memory array substrate voltage being negative voltage supplied to a semiconductor substrate, and bit line pre-charge voltage used for reproducing data held in a memory cell are stopped for the prescribed period.例文帳に追加

リフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、半導体基板に供給する負電圧であるメモリアレイ基板電圧、及びメモリセルに保持されたデータを再生するために用いられるビット線プリチャージ電圧の供給を所定の期間だけ停止する。 - 特許庁

A memory device is such of a constitution that the device is provided with an array of resistive memory cells, including multi-bit storage, a counter having an increment step based on ambient temperature during operation, and a refresh circuit refreshing the memory cell, in response to the counter exceeding the preset value, and damages to storage data can be prevented.例文帳に追加

メモリ装置は、マルチビット記憶を含む抵抗メモリセルのアレイと、動作時の周囲温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備え、記憶データの破損を回避できる構成としている。 - 特許庁

The semiconductor memory device is provided with a memory array including a plurality of memory cells having any of phase change elements, metal oxide resistance elements, and solid electrolytic elements, and a reference cell, and a reading circuit for reading data of a cell selected from the plurality of memory cells.例文帳に追加

半導体記憶装置は、相変化素子、金属酸化物抵抗素子、及び、固体電解質素子のいずれかを有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路とを具備する。 - 特許庁

When combined with well-designed micro-array based experimental systems, method embodiments of the present invention provide markedly increased quantitative precision in the identification of chromosomal abnormalities, including amplified and deleted DNA subsequences based on the CGH data.例文帳に追加

本発明の実施態様の方法は、うまく設計されたマイクロアレイに基づく実験システムと組み合わせると、ＣＧＨデータに基づく増幅及び欠失したＤＮＡ部分配列を含む、染色体の異常の識別において、著しく定量的精度を向上させることができる。 - 特許庁

The thin film transistor array substrate has gate wiring comprising gate lines 22, gate pads 24 and gate electrodes 26; storage capacitor wiring 28 extending laterally and receiving common voltage; data wiring comprising source electrodes 65 and drain electrodes 66; and pixel electrodes 82 connected with the drain electrodes 66.例文帳に追加

ゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と；横方向に延びており共通電圧が伝達される保持容量用配線２８と；ソース電極６５及びドレーン電極６６を含むデータ配線と；ドレーン電極６６と連結された画素電極８２と；を有している。 - 特許庁

To solve the problem that similarities can not be represented sufficiently by only one kind of distance although they are displayed in the increasing order of distances by the conventional similarity display method as to a geometricizing method for similarities in a data group which displays similarity information on a base array group, an amino acid group, etc.例文帳に追加

塩基配列群やアミノ酸群などの類似度情報を表示するデータ群内類似度の幾何学化方法において、従来の類似度表示方法では、距離の近い順に表示していたが、１種類の距離だけでは十分に類似度を示すことができなかった問題を解決する。 - 特許庁

The R/W control circuit 5 performs control so that voltages Vout_B0, Vout_B1 applied to the reference resistance circuit are increased when the value of resistance in the magnetoresistive element is the maximum resistance value Rmax when reading data from the memory cell array 4, and reduces voltages Vout0, Vout1 applied to the magnetoresistive element.例文帳に追加

Ｒ／Ｗ制御回路５は、メモリセルアレイ４からデータを読み出すとき、磁気抵抗素子の抵抗値が最大抵抗値Ｒｍａｘであるとき、基準抵抗回路に印加される電圧Ｖｏｕｔ＿Ｂ０，Ｖｏｕｔ＿Ｂ１を高くするように制御することにより、磁気抵抗素子に印加される電圧Ｖｏｕｔ０，Ｖｏｕｔ１を低下させる。 - 特許庁

A writing control part 12 quantizes the target pixel address and generates each quantized pixel address showing each pixel position to be used for the sprite display in the pixel array of the display device 6, and then, writes the image data of the sprite in each area in a frame memory 4 shown by each quantized pixel address.例文帳に追加

書込制御部１２は、目標画素アドレスを量子化して、表示装置６の画素配列においてスプライトの表示に用いる各画素の位置を示す各量子化画素アドレスを発生し、各量子化画素アドレスが示すフレームメモリ４内の各エリアにスプライトの画像データを書き込む。 - 特許庁

In a memory cell array 2, a plurality of word lines WLp are arranged for selecting memory cells 1 in the row direction thereof and also read bit line pairs RBLt, RBLc are arranged for reading out data from the memory cells 1 in the direction orthogonal to the word lines WLp.例文帳に追加

メモリセルアレイ２には、メモリセル１を行方向において選択するため複数のワード線ＷＬｐが配列されると共にと、メモリセル１からのデータ読み出しを行うためワード線ＷＬｐと直交する方向に読み出しビット線対ＲＢＬｔ、ＲＢＬｃが配列される。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer-implementable code for specifying the tooth movement patterns using the two-dimensional array, and a computer-implementable code for generating the treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

When storing a plurality of data to the storage area L2 of a nonvolatile memory cell MC1 and the storage area L1 of a nonvolatile memory cell MC2 in a memory cell array 12, a first control circuit 200 closes a switch circuit SW52 to output a prescribed write level VCCW to a bit line BL2.例文帳に追加

メモリセルアレイ１２内の不揮発性メモリセルＭＣ１の記憶領域Ｌ２と不揮発性メモリセルＭＣ２の記憶領域Ｌ１とに複数のデータを記憶するとき、第１制御回路２００はスイッチ回路ＳＷ５２をオンさせ、所定の書込電位ＶＣＣＷをビット線ＢＬ２に出力する。 - 特許庁

While a read-out command for designating a band BK0 is inputted externally and read-out operation is being performed to a data buffer 13a from a memory array 10a in the bank BK0, a read-out command for designating a bank BK1 can be inputted externally.例文帳に追加

バンクＢＫ０を指定した読み出しコマンドが外部から入力され、バンクＢＫ０においてメモリアレイ１０ａからデータバッファ１３ａへの読み出し動作を行っている間に、バンクＢＫ１を指定した読み出しコマンドを外部から入力することが可能であるものである。 - 特許庁

To improve the performance of read/write processing of a disk array device by reducing the application ratios of control devices and resources to be used for the generation and writing of new parity data and allocating the control devices and the resources to the read/write processing, based on requests from a host computer.例文帳に追加

本発明は、新パリティデータの生成及び新パリティデータの書き込み処理に使用される制御装置及び資源の使用率を軽減し、ホストコンピュータからの要求に基づく読み込み／書き込み処理に充てることでディスクアレイ装置の読み込み／書き込み処理の性能を向上させる。 - 特許庁

By a control circuit 2000, after receiving the flag signal by the control circuit, a memory device begins to output data associated with a previously received command onto at least one data signal line from a memory array in the predetermined number of read clock cycles, and the aforementioned number of read clock cycles is preliminarily determined according to a feature of signal propagation in order to equalize it to the read latency of the memory device.例文帳に追加

制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 - 特許庁

The nonvolatile semiconductor storage device includes a memory cell array having a plurality of blocks respectively including a plurality of memory cells to store normal data in normal blocks among the plurality of blocks and store a time code set in each of the normal blocks and for including time data corresponding to a time when the last write operation of the normal block is executed in time code blocks among the plurality of blocks.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリセルをそれぞれ含む複数のブロックを有し、前記複数のブロックのうちの通常ブロックに、通常のデータが記憶され、前記複数のブロックのうちのタイムコードブロックに、前記通常ブロック毎に設定され且つ前記通常ブロックの最後の書き込み動作を実行した時間に対応する時間データを含むタイムコードが記憶されたメモリセルアレイを備える。 - 特許庁

With respect to an optical automatic recognition code wherein a plurality of cells are arrayed, each cell internally has three or more positions in a prescribed displacement direction and has one position marked; a position value indicating the marked position is determined in each cell; and data are represented by transitions of position values of respective cells in a data array direction which is the direction in which the plurality of cells are arrayed.例文帳に追加

複数のセルが配列されてなる光学式自動認識コードにおいて、前記各セルは、所定の変位方向に３以上のポジションをその内部に有し、いずれか１個のポジションにマークが付されており、前記マークが付されているポジションが表すポジション値が定められており、前記複数のセルが配列される方向であるデータ配列方向の前記各セルの前記ポジション値の遷移によってデータが表される。 - 特許庁

The filter circuit 1 is equipped with: a multiplier 21 for multiplying the pixel data by one of the two filter coefficients having an identical value out of a plurality of filter coefficients having the value symmetrical centering around a center of a filter coefficient array; and delay circuits 24, 25 for delaying the value of multiplication result by the multiplier until the use of the calculation product of the other out of these two filter coefficients and the pixel data.例文帳に追加

そして、フィルタ回路１は、フィルタ係数配列の中央を中心にして値が対称となっている複数のフィルタ係数のうち、同一値を有する２つのフィルタ係数のうちの一方を画素データに乗算する乗算器２１と、それらの２つのフィルタ係数のうちの他方とその画像データとの積を使用するときまで、乗算器による乗算結果の値を遅延させる遅延回路２４，２５とを備える。 - 特許庁

With respect to the array substrate for an in-plane switching mode liquid crystal display device, a structure which is manufactured through four mask steps and exposes semiconductor layers at both sides of a data line has a first feature that a first blocking pattern for blocking light is formed under the semiconductor layer, and a second feature that a second blocking pattern for blocking an influence of the semiconductor layer is formed over and in contact with the data line.例文帳に追加

本発明による横電界方式の液晶表示装置用アレイ基板は、４マスク工程によって製作されデータ配線の両側に半導体層が露出する構造において、第１特徴は、半導体層の下部に光を遮断する第１遮断パターンを構成して、第２特徴は、データ配線の上部に、これと接触しながら半導体層による影響を遮断する第２遮断パターンを構成する。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

A print driver 40 when installed in a user PC 30 converts function information described in XML into function information 44 in the form of binary data in which elements of the same layer are sorted, converts prohibition information described in XML into prohibition information 45 in the form of binary data in a multidimensional array, and saves the function information 44 and prohibition information 45 after the conversion in a setting file 43.例文帳に追加

印刷ドライバー４０は、ユーザーＰＣ３０へのインストール時において、ＸＭＬで記述されている機能情報から同一階層の要素をソートしたバイナリデータである機能情報４４へ変換したり、ＸＭＬで記述されている禁則情報から多次元配列したバイナリデータである禁則情報４５へ変換したりし、変換後の機能情報４４及び禁則情報４５を設定ファイル４３に保存する。 - 特許庁